CN107688681B

CN107688681B - 一种提供动态配置参数的硬件加速器验证方法

Info

Publication number: CN107688681B
Application number: CN201611208200.1A
Authority: CN
Inventors: 张显东; 周海斌
Original assignee: Beijing Cgt Co ltd; CETC 14 Research Institute
Current assignee: BEIJING GUORUI ZHONGSHU TECHNOLOGY CO LTD; CETC 14 Research Institute
Priority date: 2016-12-23
Filing date: 2016-12-23
Publication date: 2020-10-09
Anticipated expiration: 2036-12-23
Also published as: CN107688681A

Abstract

本发明公开了一种提供动态配置参数的硬件加速器验证方法，包括：在待测设计DUT映射到硬件加速器之前，根据改写代码需求编制控制逻辑代码；在综合映射硬件电路时，指定所述控制逻辑代码中的动态参数的数据类型为外部软件可读写的ram类型；将所述控制逻辑代码与待测设计DUT代码共同综合映射到硬件加速器设备上；启动所述硬件加速器进行测试，并加载配置控制逻辑电路动态参数的数据文件；根据用户需求改变所述控制逻辑代码中的动态参数。本发明具有如下优点：把需要修改调整的HDL代码变量在编译综合时，指定为软件可读写的ram结构去实现，这样在启动硬件加速器仿真测试时，可以通过软件随时动态读写所需调整的HDL代码变量。

Description

一种提供动态配置参数的硬件加速器验证方法

技术领域

本发明涉及硬件加速器技术领域，具体涉及一种提供动态配置参数的硬件加速器验证方法。

背景技术

芯片设计完成后需要进行验证，验证的设计一般使用硬件描述语言(HDL)进行建立模型测试，但随着芯片设计规模急剧增长，HDL语言基于软件平台搭建的验证环境，仿真运行速度主频在kHz，而真实芯片为GHz甚至以上，速度上的差别过大使得硬件描述语言(HDL)仿真器的验证难以跟上验证需求。对于这种情况，硬件加速器仿真作为新兴的加速验证手段，可以用来协调软件和硬件越来越多的加入到大规模的集成电路验证中，其运行速度在MHz，速度较快，其内部逻辑行为大部分寄存器对用户可见。

硬件加速器仿真在提升验证速度的同时也有其缺点，大型芯片的HDL代码映射综合到硬件加速器，目前大致需要1个工作日甚至更多的编译时间，并且综合后逻辑不可更改，如果在测试运行中需要修改硬件加速器中DUT的某些逻辑行为，基本要重新修改HDL代码再经过重新编译综合，在项目验证时间紧张的时候，为了某些小的代码改动或者想创造特定的DUT行为而编译综合一次硬件加速器版本对于项目来说很占用时间。

发明内容

本发明旨在至少解决上述技术问题之一。

为此，本发明的目的在于提出一种提供动态配置参数的硬件加速器验证方法，在启动硬件加速器仿真测试时，可以通过软件随时动态改写所需调整的配置参数。

为了实现上述目的，本发明的实施例公开了一种提供动态配置参数的硬件加速器验证方法，包括以下步骤：S1：在待测设计DUT映射到硬件加速器之前，根据改写代码需求编制控制逻辑代码；S2：在综合映射硬件电路时，指定所述控制逻辑代码中的动态参数的数据类型为外部软件可读写的ram类型；S3：将所述控制逻辑代码与待测设计DUT代码共同综合映射到硬件加速器设备上；S4：启动所述硬件加速器进行测试，并加载配置控制逻辑电路动态参数的数据文件；S5：根据用户需求改变所述控制逻辑代码中的动态参数。

进一步地，所述控制逻辑代码中包括硬件断点触发条件，当所述硬件断点触发条件被触发时，接受用户对所述控制逻辑代码中的动态参数的配置。

进一步地，所述控制逻辑代码包括动态变量参数，所述动态变量参数包括使能位，当使能位有效且当所述硬件断点触发条件被触发时，接受所述用户对所述控制逻辑代码中的动态参数的配置。

进一步地，在接受所述用户对所述控制逻辑代码中的动态参数的配置期间还包括：判断芯片的逻辑是否与预期一致；如果与所述预期不一致，则对所述芯片的当前状态进行调试；刷新ram，以便所述硬件加速器进行运行时触发下一个配置的硬件断点。

进一步地，所述动态变量参数为多个，所述多个动态变量参数一一对应设置有所述使能位和外部定时采样值，还包括：对所述多个动态变量参数进行计时，并对所述多个动态变量参数在主时钟的驱动下进行累加循环；当所述多个动态变量参数均达到外部定时采样值时，判断所述多个动态变量参数的使能位是否有效；接收对使能位有效的动态变量参数的配置，屏蔽对使能位无效的动态变量参数的配置。

进一步地，所述接收对使能位有效的动态变量参数的配置进一步包括：根据插入的控制寄存器值修改测试硬件场景；监测在修改后的硬件仿真结果是否与预期一致，以便根据监测结果改写测试场景，进行循环测试。

根据本发明实施例的提供动态配置参数的硬件加速器验证方法，把需要修改调整的HDL代码变量在编译综合时，指定为软件可读写的ram结构去实现，这样在启动硬件加速器仿真测试时，可以通过软件随时动态改写所需调整的HDL代码变量。

本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：

图1是本发明实施例的提供动态配置参数的硬件加速器验证方法的流程图；

图2是本发明第一实施例的提供动态配置参数的硬件加速器验证方法的流程图；

图3是本发明第二实施例的提供动态配置参数的硬件加速器验证方法的流程图。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。

参照下面的描述和附图，将清楚本发明的实施例的这些和其他方面。在这些描述和附图中，具体公开了本发明的实施例中的一些特定实施方式，来表示实施本发明的实施例的原理的一些方式，但是应当理解，本发明的实施例的范围不受此限制。相反，本发明的实施例包括落入所附加权利要求书的精神和内涵范围内的所有变化、修改和等同物。

以下结合附图描述本发明。

图1是本发明实施例的提供动态配置参数的硬件加速器验证方法的流程图。如图1，一种提供动态配置参数的硬件加速器验证方法，包括以下步骤：

S1：在待测设计DUT映射到硬件加速器之前，根据改写代码需求编制控制逻辑代码；

S2：在综合映射硬件电路时，指定控制逻辑代码中的动态参数的数据类型为外部软件可读写的ram类型；

S3：将控制逻辑代码与待测设计DUT代码共同综合映射到硬件加速器设备上；

S4：启动硬件加速器进行测试，并加载配置控制逻辑电路动态参数的数据文件；

S5：根据用户需求改变控制逻辑代码中的动态参数。

在本发明的一个实施例中，控制逻辑代码包括动态变量参数，动态变量参数包括使能位，当使能位有效且当硬件断点触发条件被触发时，接受用户对控制逻辑代码中的动态参数的配置。

在本发明的一个实施例中，在接受用户对控制逻辑代码中的动态参数的配置期间还包括：判断芯片的逻辑是否与预期一致；如果与预期不一致，则对芯片的当前状态进行调试；刷新ram，以便硬件加速器进行运行时触发下一个配置的硬件断点。

在本发明的一个实施例中，动态变量参数为多个，多个动态变量参数一一对应设置有使能位和外部定时采样值，还包括：对多个动态变量参数进行计时，并对多个动态变量参数在主时钟的驱动下进行累加循环；当多个动态变量参数均达到外部定时采样值时，判断多个动态变量参数的使能位是否有效；接收对使能位有效的动态变量参数的配置，屏蔽对使能位无效的动态变量参数的配置。

在本发明的一个实施例中，接收对使能位有效的动态变量参数的配置进一步包括：根据插入的控制寄存器值修改测试硬件场景；监测在修改后的硬件仿真结果是否与预期一致，以便根据监测结果改写测试场景，进行循环测试。

为使本领域技术人员进一步理解本发明，将通过以下实施例进行详细说明。

第一实施例

图2是本发明第一实施例的提供动态配置参数的硬件加速器验证方法的流程图。如图2所示，本实施例的提供动态配置参数的硬件加速器验证方法包括以下步骤：

A1：在控制逻辑模板中写出动态变量参数，[32:0]A_T,[32:0]B_T,[32:0]C_T，[32:0]D_T,[32:0]E_T,每个动态变量的最高位为有效使能位，当最高位为1时，表面此寄存器在当次控制逻辑中生效，当最高位为0时，表面此寄存器在当次控制逻辑中无效，低32bit为数据位。

A2：为了在后面步骤中可以灵活的控制、查看硬件加速器的逻辑，需要把动态变量和动态变量使能使用ram来实现，实现ram定义为一个宽度为33bit位，深度为5的ram结构:reg[32:0]MEM[5]。

A3：连接代码：

assign A_T＝MEM[0]

assign B_T＝MEM[1]

assign C_T＝MEM[2]

assign D_T＝MEM[3]

assign E_T＝MEM[4]。

A4：写入逻辑示例使用verilog HDL硬件描述语言编写，五个状态寄存器有一个满足条件并且此寄存器动态参数所对应的使能位有效，那么就触发硬件加速器的硬件断点V_O，暂停测试：

if(((A＝＝A_T[31:0])&&(A_T[32]＝＝1))

||((B＝＝B_T[31:0])&&(B_T[32]＝＝1))

||((C＝＝C_T[31:0])&&(C_T[32]＝＝1))

||(D＝＝D_T[31:0]))&&(D_T[32]＝＝1))

||(E＝＝E_T[31:0]))&&(E_T[32]＝＝1)))

V_0＝1

A5：在综合映射脚本中指定MEM为ram类型结构MemoryType:BRAM{MEM}。

A6：在综合映射脚本中指定V_O为真时，触发加速器运行断点：

zceiTrigger trig_V_0(.output_bin({V_O}))。

A7：写入的控制逻辑代码与DUT待测设计代码同时使用综合映射工具综合到硬件加速器设备。

A8：综合编译完成后会输出一个硬件工程，再使用硬件加速器的运行make file脚本加载初始化测试程序、主测试程序和用户自定义的配置文件，用户自定义配置文件格式如下，MEM[0]～MEM[4]的配置示例如下：

十六进制代码文件

1AECF5A6C

1BCAC0130

118102436

02A5B4A37//(第33bit使能位为0)

14D322514

通过配置代码可知，本次监控测试3号寄存器D对应的动态参数配置数据第33bit位使能位为0其他动态参数的为1，那么本次配置只监测A,B,C,E这四个寄存器满足条件时的芯片状态。

A9：启动硬件加速器仿真测试后，设置硬件断点在V_O＝＝1时，暂停硬件加速器的测试，然后启动硬件加速器测试。

A10：运行硬件加速器仿真后，当V_O的断点触发时，说明运行测试程序已经运行到用户监控的芯片状态。

A11：用户可以在此状态下调试芯片的其他逻辑是否与预期一致。

A12：在用户调试完成后可随时改变配置文件中的数据，刷新ram，这样在继续运行硬件仿真加速器时会触发下一个的配置断点。

以上步骤完成了在硬件加速器仿真中精准的监控多个内部寄存器的值跳变抓取，而不需要因断点信号单一，重新综合编译硬件加速器的工作。

第二实施例

图3是本发明第二实施例的提供动态配置参数的硬件加速器验证方法的流程图。如图3所示，本实施例的提供动态配置参数的硬件加速器验证方法包括以下步骤：

B1：在控制逻辑模板中写出动态变量参数，[32:0]A_T,[32:0]B_T,[32:0]C_T,[32:0]D_T,[32:0]E_T。每个动态变量的最高位为有效使能位，当最高位为1时，表面此寄存器在此控制逻辑中生效，当最高位为0时，表面此寄存器在此控制逻辑中无效，低32bit为数据位。

B2：定义定时计数器，[31:0]CNT_A,[31:0]CNT_B，[31:0]CNT_C,[31:0]CNT_D,[31:0]CNT_E,计数器断点标志动态信号[31:0]CNT_A_V,[31:0]CNT_B_V,[31:0]CNT_C_V,[31:0]CNT_D_V,[31:0]CNT_E_V。

B3：为了在后面步骤中可以灵活的控制查看硬件加速器的控制，需要把动态变量使用ram来实现，实现ram定义为一个宽度为33bit位，深度为10的ram结构:reg[32:0]MEM[10]。

B4：连接代码:

assign A_T＝MEM[0]

assign CNT_A_V＝MEM[1]

assign B_T＝MEM[2]

assign CNT_B_V＝MEM[3]

assign C_T＝MEM[4]

assign CNT_C_V＝MEM[5]

assign D_T＝MEM[6]

assign CNT_D_V＝MEM[7]

assign E_T＝MEM[8]

assign CNT_E_V＝MEM[9]

B5：写入逻辑示例使用verilog HDL硬件描述语言编写，五个定时计数器会在主时钟的驱动下进行累加循环,当每个计数器都达到外部定时采样值时,那么检测更新的值最高bit位是否为1,如果为1更新新写入的值,如果最高bit位为0,那么屏蔽此写入值,逻辑代码以寄存器A为例如下所示:

B6：在综合映射脚本中指定MEM为ram类型结构MemoryType:BRAM{MEM}。

B7：写入的控制逻辑代码与DUT待测设计代码同时使用综合映射工具综合到硬件。

B8：综合编译完成后会输出一个硬件工程，再使用硬件加速器的运行的make file脚本加载初始化测试程序、主测试程序和用户自定义的配置文件，用户自定义配置文件格式如下，MEM[0]～MEM[9]的配置如下：

十六进制代码文件

13ADEF010

013412109

1134978AC

045239481

14DDACD98

0947819AB

1534958AC

0EAC28374

042394458//(第33bit33bit使能为0)

049581230

通过配置代码可知，本次监控测试4号寄存器E的对应动态参数第33bit位为0其他的动态参数配置为1，那么本次改写寄存器的状态为A,B,C,D这四个寄存器。

B9：启动硬件加速器仿真测试。

B10：当配置的动态参数条件触发时，控制逻辑电路根据插入的控制寄存器值修改测试硬件场景,用户可以监测在修改后的硬件仿真结果是否与预期一致。

B11：当对比结果后可以结束硬件加速器或者修改MEM中的配置值，启动改写成其他测试场景，循环测试。

根据本发明实施例的提供动态配置参数的硬件加速器验证方法，把需要修改调整的HDL代码变量在编译综合时，指定为软件可读写的ram结构去实现，这样在启动硬件加速器仿真测试时，可以通过软件随时动态读写所需调整的HDL代码变量。

另外，本发明实施例的

的其它构成以及作用对于本领域的技术人员而言都是已知的，为了减少冗余，不做赘述。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

尽管已经示出和描述了本发明的实施例，本领域的普通技术人员可以理解：在不脱离本发明的原理和宗旨的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由权利要求及其等同限定。

Claims

1.一种提供动态配置参数的硬件加速器验证方法，其特征在于，包括以下步骤：

S2：在综合映射硬件电路时，指定所述控制逻辑代码中的动态参数的数据类型为外部软件可读写的ram类型；

S3：将所述控制逻辑代码与待测设计DUT代码共同综合映射到硬件加速器设备上；

S4：启动所述硬件加速器进行测试，并加载配置控制逻辑电路动态参数的数据文件；

S5：根据用户需求改变所述控制逻辑代码中的动态参数。

2.根据权利要求1所述的提供动态配置参数的硬件加速器验证方法，其特征在于，所述控制逻辑代码中包括硬件断点触发条件，当所述硬件断点触发条件被触发时，接受用户对所述控制逻辑代码中的动态参数的配置。

3.根据权利要求2所述的提供动态配置参数的硬件加速器验证方法，其特征在于，所述控制逻辑代码包括动态变量参数，所述动态变量参数包括使能位，当使能位有效且当所述硬件断点触发条件被触发时，接受所述用户对所述控制逻辑代码中的动态参数的配置。

4.根据权利要求2或3所述的提供动态配置参数的硬件加速器验证方法，其特征在于，在接受所述用户对所述控制逻辑代码中的动态参数的配置期间还包括：

判断芯片的逻辑是否与预期一致；

如果与所述预期不一致，则对所述芯片的当前状态进行调试；

刷新ram，以便所述硬件加速器进行运行时触发下一个配置的硬件断点。

5.根据权利要求3所述的提供动态配置参数的硬件加速器验证方法，其特征在于，所述动态变量参数为多个，所述多个动态变量参数一一对应设置有所述使能位和外部定时采样值，还包括：

对所述多个动态变量参数进行计时，并对所述多个动态变量参数在主时钟的驱动下进行累加循环；

当所述多个动态变量参数均达到外部定时采样值时，判断所述多个动态变量参数的使能位是否有效；

接收对使能位有效的动态变量参数的配置，屏蔽对使能位无效的动态变量参数的配置。

6.根据权利要求5所述的提供动态配置参数的硬件加速器验证方法，其特征在于，所述接收对使能位有效的动态变量参数的配置进一步包括：

根据插入的控制寄存器值修改测试硬件场景；

监测在修改后的硬件仿真结果是否与预期一致，以便根据监测结果改写测试场景，进行循环测试。