CN107659270A - 低功耗单平衡谐波混频器 - Google Patents
低功耗单平衡谐波混频器 Download PDFInfo
- Publication number
- CN107659270A CN107659270A CN201710840650.0A CN201710840650A CN107659270A CN 107659270 A CN107659270 A CN 107659270A CN 201710840650 A CN201710840650 A CN 201710840650A CN 107659270 A CN107659270 A CN 107659270A
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- stage
- electric capacity
- power consumption
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/14—Balanced arrangements
- H03D7/1425—Balanced arrangements with transistors
- H03D7/1433—Balanced arrangements with transistors using bipolar transistors
Abstract
本发明公开了低功耗单平衡谐波混频器,所述混频器包括:跨导级、开关级、负载级、输出缓冲级;其中,跨导级与开关级连接,开关级与负载级和输出缓冲级均连接;跨导级、开关级中的NMOS管均工作在亚阈值区,解决了传统的混频器存在的功耗大、版图面积大的技术问题,实现了单平衡谐波混频器功耗小、版图面积小的技术效果。
Description
技术领域
本发明涉及接收机射频前端的混频器研究领域,具体地,涉及低功耗单平衡谐波混频器。
背景技术
随着通信技术的进步,无线通信设备已成为人们生活中不可缺少的部分,大家对重量轻、体积小、成本低、功耗低的产品需求越来越强烈。同时,由于深亚微米CMOS工艺的不断进步和成熟,加上CMOS工艺跟其他工艺相比具有价格低、功耗低、集成度高等特点,用CMOS工艺设计射频集成电路已成为当前的热点。
混频器作为接收机的重要组成部分,其作用在于实现频率变换功能。线性度、变频增益、噪声系数和功耗是混频器的主要性能指标,直接影响整个接收机系统的性能。为了延长系统电池的使用寿命,则要降低系统功耗,而混频器作为接收机的核心模块,其功耗决定着系统的功耗。低功耗的混频器可用于物联网、蓝牙、WiFi、RFID等含有射频接发系统的领域。
传统的混频器结构常采用如图1所示的Gilbert混频器,其主要分为跨导级、开关级和负载级三个部分。跨导级的NMOS管M1和M2作用是把射频电压信号转换成电流信号;开关级的NMOS管M3-M6其实工作在开关状态,通过控制管子的导通来进行射频信号与本振信号的混频,实现频率转换;负载级电阻R1和R2的作用在于把电流信号变换成电压信号,最后输出得到的中频信号。Gilbert混频器采用双平衡基波混频结构,其优点为变频增益较高,隔离度好,但缺点也很明显,功耗大、版图面积大。而且基波混频存在本振自混频的现象,以及对本振信号要求较高,改用谐波混频的方法可以解决这些问题。
发明内容
本发明提供了低功耗单平衡谐波混频器,解决了传统的混频器存在的功耗大、版图面积大的技术问题,实现了单平衡谐波混频器功耗小、版图面积小的技术效果。
为解决上述技术问题,本申请提供了低功耗单平衡谐波混频器,所述混频器包括:跨导级、开关级、负载级、输出缓冲级;其中,跨导级与开关级连接,开关级与负载级和输出缓冲级均连接;跨导级、开关级中的NMOS管均工作在亚阈值区。
进一步的,跨导级包括:NMOS管M1、电感L1、电容C1、电容C2;开关级包括:NMOS管M2和M3、电感L2和L3、电容C3和C4;缓冲级包括:电容C5、电阻R2、NMOS管M4、电阻R3和电容C6;电容C1的正极与电容C2的正极均与射频信号RF的输入端连接,电容C1的负极接地,电容C2的负极与NMOS管M1的栅极和电感L1的一端连接,电感L1的另一端与偏置电压Vrf的输入端连接,NMOS管M1的源极接地,NMOS管M1的漏极与NMOS管M2的源极和NMOS管M3的源极均连接;电容C4和C3的正极分别与本振差分信号的一路LO+输入端和本振差分信号的另一路LO-输入端连接,电容C4的负极和C3的负极分别与NMOS管M2的栅极和NMOS管M3的栅极连接,偏置电压Vlo的输入端与电感L2的一端和电感L3的一端均连接,电感L2的另一端与NMOS管M2的栅极连接,电感L3的另一端与NMOS管M3的栅极连接,NMOS管M2的漏极、NMOS管M3的漏极、电容C5的正极均与负载级的一端连接,负载级的另一端与电源VDD连接;电容C5的负极与电阻R2的一端和NMOS管M4的栅极均连接,NMOS管M4漏级和电阻R2的另一端均与电源VDD连接,NMOS管M4的源极与电阻R3的一端和电容C6的正极均连接,电阻R3的另一端接地,电容C6的负极接信号输出端。
其中,所述跨导级元件包括NMOS管M1、电感L1、电容C1和电容C2。首先,射频信号RF通过匹配网络C1和C2加到NMOS管M1的栅极,同时,并联电容C1可以滤除信号中的高频成分,串联电容C2除了参与匹配还有隔直的作用;NMOS管M1的衬底接地,源级也接地,漏级接开关对NMOS管M2和M3相互连接的共源级;偏置电压Vrf通过电感L1加到M1的栅极,电感L1可防止射频信号交流接地。
本发明所述开关级包括NMOS管M2和M3、电感L2和L3、电容C3和C4。本振差分信号的一路LO+通过隔直电容C3加到NMOS管M2的栅极,另一路LO-通过隔直电容C4加到NMOS管M3的栅极。所述开关级利用差分信号来控制M2和M3的通断,可以选择合适的本振信号与射频信号进行混频,再将M2和M3的漏级相互连接。M2和M3的共漏级接负载电阻的一端,偏置电压Vlo分别通过扼流电感L2和L3加到NMOS管M2和M3的栅极。
本发明所述的开关级电路是差分电路,差分电路要保证其对称性,故电路中M2和M3、L2和L3、C3和C4完全一样,差分信号LO+和LO-电压幅度相同,相位相反。
本发明所述的负载级包括电阻R1,电阻R1一端接电源VDD,另一端接NMOS管M2和M3的共漏级,其作用在于把电流信号转换成电压信号。若R1越大,那么转换增益也就越大,但电阻R1过大的话消耗过多压降会导致电压裕度的问题,因此,在R1阻值的选择上要有折衷的考虑,电阻R1阻值范围为2000-2600欧姆。
本发明所述的缓冲级电路包括电容C5、电阻R2、NMOS管M4、电阻R3和电容C6。生成的中频信号通过隔直电容C5加到NMOS管M4的栅极;扼流电阻R2一端接NMOS管M4的栅级,另一端接M4的漏级,其作用在于防止中频信号交流接地,R2的阻值可以尽量大,电阻R2阻值范围为10000-20000欧姆。而此处不选用电感扼流是出于节约版图面积的考虑;NMOS管M4漏级接电源VDD,源级接电阻R3,衬底接地;电阻R3的另一端接地;中频信号从NMOS管M4的源级输出,经过电容C6接信号输出端。由于中频信号频率很低,输出隔直电容C6要非常大才不会影响电路输出匹配,但太大的电容不能在芯片上实现,故在加工芯片的时候要把该电容C6去掉,测试的时候加片外大电容。
本发明所述的缓冲级电路采用的是源级跟随器结构,其特点是输入阻抗大,输出阻抗小,且对信号的损耗小。电路核心部分即包括所述的跨导级、开关级和负载级,阻抗非常大,用源级跟随器把大的输出阻抗降低到通常用的50欧姆,方便跟后级电路的匹配,也能提高整体电路的性能。
本发明所述的低功耗单平衡谐波混频器的工作特点在于开关级NMOS管M2和M3工作在深度AB类,以达到抑制基波,输出谐波的目的,通过调节NMOS管栅源电压的值可实现。其跟工作在A类的NMOS管相比,电流非常小,因此,电路的整体直流功耗就非常小。而且,电路中除了缓冲级的NMOS管,其他NMOS管M1、M2、M3均工作在亚阈值区。亚阈值区的特点是栅源电压略小于阈值电压,NMOS管上的漏电流非常小,能达到降低功耗的目的。
本发明和现有技术相比具有以下优点和显著效果:
1、在正常电压下,电路中NMOS管工作在亚阈值区,电路中电流很低,从而电路的直流功耗就非常低;
2、采用单平衡的混频器结构,跨导级、开关级和负载级的电路元件都减少了一半,与双平衡混频器相比,功耗和版图面积都减小一半;
3、谐波混频采用的是本振信号的二次谐波与射频信号进行混频的方法,这样就算本振信号部分泄漏到射频端,泄漏的本振信号和射频信号频率相差很大,产生的杂波不在中频信号频带范围内,即消除了本振自混频现象,同时降低对本振信号的要求,降低VCO的设计难度。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定;
图1是传统Gilbert混频器的电路示意图;
图2是本发明的低功耗单平衡谐波混频器的电路示意图;
图3是本发明中缓冲级所应用的源级跟随器的电路示意图;
图4是本发明的变频增益随射频频率变化的结果示意图。
具体实施方式
本发明提供了低功耗单平衡谐波混频器,解决了传统的混频器存在的功耗大、版图面积大的技术问题,实现了单平衡谐波混频器功耗小、版图面积小的技术效果。
为了能够更清楚地理解本发明的上述目的、特征和优点,下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是,在相互不冲突的情况下,本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是,本发明还可以采用其他不同于在此描述范围内的其他方式来实施,因此,本发明的保护范围并不受下面公开的具体实施例的限制。
请参考图1,本申请提供了一种低功耗单平衡谐波混频器,所述混频器包括:跨导级、开关级、负载级、输出缓冲级;其中,跨导级与开关级连接,开关级与负载级和输出缓冲级均连接;跨导级、开关级中的NMOS管均工作在亚阈值区。
如图2所示的本发明的低功耗谐波混频器包括跨导级、NMOS管对组成的开关级、电阻构成的负载级以及输出缓冲级。
其中,所述跨导级元件包括NMOS管M1、电感L1、电容C1和电容C2。首先,射频信号RF通过匹配网络C1和C2加到NMOS管M1的栅极,同时,并联电容C1可以滤除信号中的高频成分,串联电容C2除了参与匹配还有隔直的作用;NMOS管M1的衬底接地,源级也接地,漏级接开关对NMOS管M2和M3相互连接的共源级;偏置电压Vrf通过电感L1加到M1的栅极,电感L1可防止射频信号交流接地。
所述开关级包括NMOS管M2和M3、电感L2和L3、电容C3和C4。本振差分信号的一路LO+通过隔直电容C4加到NMOS管M2的栅极,另一路LO-通过隔直电容C3加到NMOS管M3的栅极。所述开关级利用差分信号来控制M2和M3的通断,可以选择合适的本振信号与射频信号进行混频,再将M2和M3的漏级相互连接,达到抑制共模的目的,利用傅里叶变换可知,输出信号中的奇次谐波分量被抑制了,这时,再通过调节M2和M3的偏置电压Vlo可使得所需要的二次谐波分量达到最大。M2和M3的共漏级接负载电阻的一端,偏置电压Vlo分别通过扼流电感L2和L3加到NMOS管M2和M3的栅极。
需要注意的是,本发明的开关级电路是差分电路,差分电路要保证其对称性,故电路中M2和M3、L2和L3、C3和C4完全一样,差分信号LO+和LO-电压幅度相同,相位相反。
所述的负载级包括电阻R1,电阻R1一端接电源VDD,另一端接NMOS管M2和M3的共漏级,其作用在于把电流信号转换成电压信号。理论上来说,若R1越大,那么转换增益也就越大,但电阻R1过大的话消耗过多压降会导致电压裕度的问题,因此,在R1阻值的选择上要有折衷的考虑。
所述的缓冲级电路如图3所示,包括电容C1、电容C2、电阻R1、NMOS管M1和电阻R2。生成的中频信号通过隔直电容C1加到NMOS管M1的栅极;扼流电阻R1接NMOS管M1的栅级,为了防止中频信号交流接地,R1的阻值可以尽量大,而此处不选用电感扼流是出于节约版图面积的考虑;NMOS管M1漏级接电源VDD,源级接电阻R2,衬底接地;电阻R2的另一端接地;中频信号从NMOS管M1的源级输出,由于中频信号频率低,隔直电容C2要非常大才不会影响电路输出匹配,太大的电容不能在芯片上实现,故在加工芯片的时候要把该电容去掉,测试的时候加片外大电容。
如图3所示的缓冲级电路采用的是源级跟随器结构,其特点是输入阻抗大,输出阻抗小,且对信号的损耗小。电路核心部分即包括所述的跨导级、开关级和负载级阻抗非常大,用源级跟随器把大的输出阻抗降低到通常用的50欧姆,方便跟后级电路的匹配,也能提高整体电路的性能。
图4所示为本发明的低功耗单平衡谐波混频器的变频增益随射频频率变化的结果图,当输入信号频率范围在5.84GHz-6GHz内,变频增益较好为10dB左右。
本发明采用的谐波混频的工作特点在于开关级NMOS管M2和M3工作在深度AB类,以达到抑制基波,输出谐波的目的,通过调节MOS管栅源电压Vgs的值可实现。其跟工作在A类的NMOS管相比,电流非常小,因此,电路的整体直流功耗就非常小。而且,电路中除了缓冲级的NMOS管,其他NMOS管M1、M2、M3均工作在亚阈值区。亚阈值区的特点是栅源电压Vgs略小于阈值电压Vth,这样,NMOS管上的漏电流也很小,能达到降低功耗的目的。本发明中采用的VDD为1.5V,核心部分电流为185uA,功耗仅为0.2775mW,实现了超低功耗的设计要求。
本发明公开了一种低功耗单平衡谐波混频器。该混频器采用亚阈值技术,实现超低功耗的目的,单平衡的结构可将功耗和版图面积都减小一半,不加测试Pad版图面积仅为0.4X0.43mm2。采用谐波混频的方法不仅能消除本振自混频,而且可以降低VCO的设计难度。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (7)
1.低功耗单平衡谐波混频器,其特征在于,所述混频器包括:
跨导级、开关级、负载级、输出缓冲级;其中,跨导级与开关级连接,开关级与负载级和输出缓冲级均连接;跨导级、开关级中的NMOS管均工作在亚阈值区。
2.根据权利要求1所述的低功耗单平衡谐波混频器,其特征在于,跨导级包括:NMOS管M1、电感L1、电容C1、电容C2;开关级包括:NMOS管M2和M3、电感L2和L3、电容C3和C4;缓冲级包括:电容C5和C6、电阻R2、NMOS管M4、电阻R3;电容C1的正极与电容C2的正极均与射频信号RF的输入端连接,电容C1的负极接地,电容C2的负极与NMOS管M1的栅极和电感L1的一端连接,电感L1的另一端与偏置电压Vrf的输入端连接,NMOS管M1的源极接地,NMOS管M1的漏极与NMOS管M2的源极和NMOS管M3的源极均连接;电容C4和C3的正极分别与本振差分信号的一路LO+输入端和本振差分信号的另一路LO-输入端连接,电容C4的负极和C3的负极分别与NMOS管M2的栅极和NMOS管M3的栅极连接,偏置电压Vlo的输入端与电感L2的一端和电感L3的一端均连接,电感L2的另一端与NMOS管M2的栅极连接,电感L3的另一端与NMOS管M3的栅极连接,NMOS管M2的漏极、NMOS管M3的漏极、电容C5的正极均与负载级的一端连接,负载级的另一端与电源VDD连接;电容C5的负极与电阻R2的一端和NMOS管M4的栅极均连接,NMOS管M4漏级和电阻R2的另一端均与电源VDD连接,NMOS管M4的源极与电阻R3的一端和电容C6的正极相连接,电阻R3的另一端接地,电容C6的负极接信号输出端。
3.根据权利要求2所述的低功耗单平衡谐波混频器,其特征在于,NMOS管M1、M2、M3栅极均采用电感接偏置电压。
4.根据权利要求2所述的低功耗单平衡谐波混频器,其特征在于,开关级电路为差分电路,开关级电路中M2和M3相同、L2和L3相同、C3和C4相同,差分信号LO+和LO-的电压幅度相同,相位相反。
5.根据权利要求2所述的低功耗单平衡谐波混频器,其特征在于,负载级为电阻R1,电阻R1阻值范围为2000-2600欧姆。
6.根据权利要求2所述的低功耗单平衡谐波混频器,其特征在于,信号输出端采用源级跟随器作为缓冲级。
7.根据权利要求2所述的低功耗单平衡谐波混频器,其特征在于,混频器在加工芯片的时将电容C6去除,混频器在测试的时将电容C6外加。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710840650.0A CN107659270A (zh) | 2017-09-18 | 2017-09-18 | 低功耗单平衡谐波混频器 |
CN201811068581.7A CN109302148A (zh) | 2017-09-18 | 2018-09-13 | 低功耗单平衡谐波混频器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710840650.0A CN107659270A (zh) | 2017-09-18 | 2017-09-18 | 低功耗单平衡谐波混频器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107659270A true CN107659270A (zh) | 2018-02-02 |
Family
ID=61130350
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710840650.0A Pending CN107659270A (zh) | 2017-09-18 | 2017-09-18 | 低功耗单平衡谐波混频器 |
CN201811068581.7A Pending CN109302148A (zh) | 2017-09-18 | 2018-09-13 | 低功耗单平衡谐波混频器 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811068581.7A Pending CN109302148A (zh) | 2017-09-18 | 2018-09-13 | 低功耗单平衡谐波混频器 |
Country Status (1)
Country | Link |
---|---|
CN (2) | CN107659270A (zh) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2136468B1 (en) * | 2004-03-12 | 2012-06-13 | RF Magic, Inc. | Harmonic suppression mixer and tuner |
CN102522955A (zh) * | 2011-12-31 | 2012-06-27 | 东南大学 | 一种混频器 |
CN106026928B (zh) * | 2016-05-13 | 2018-09-07 | 东南大学 | 一种低电压单平衡电流复用无源混频器 |
-
2017
- 2017-09-18 CN CN201710840650.0A patent/CN107659270A/zh active Pending
-
2018
- 2018-09-13 CN CN201811068581.7A patent/CN109302148A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
CN109302148A (zh) | 2019-02-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103532493B (zh) | 一种低功耗高增益宽带混频器 | |
CN112491364B (zh) | 一种毫米波cmos正交混频器电路 | |
CN106385240B (zh) | 一种增益连续可调的射频前端电路 | |
CN103986419B (zh) | 一种短波宽带双平衡混频器 | |
CN206099903U (zh) | 一种高线性度高增益的有源混频器 | |
CN106921346A (zh) | 高线性度宽带上混频器 | |
CN109379049A (zh) | 高本振抑制度宽带混频器 | |
CN104779917B (zh) | 一种基于集成电感噪声相消技术的接收机前端电路 | |
Moroni et al. | A broadband millimeter-wave passive CMOS down-converter | |
Kraemer et al. | A wideband single-balanced down-mixer for the 60 GHz band in 65 nm CMOS | |
CN107834980A (zh) | 基于电流复用技术的混频器 | |
Mansour et al. | Analysis and design of a reconfigurable wideband I/Q modulator and Ultra-Wideband I/Q demodulator for multi-standard applications | |
Jia et al. | Research on CMOS mm-wave circuits and systems for wireless communications | |
Lee et al. | Ka-band up-conversion mixer with inductive degeneration | |
CN107659270A (zh) | 低功耗单平衡谐波混频器 | |
CN206149214U (zh) | 一种毫米波基频振荡电路及毫米波振荡器 | |
Song et al. | 0.18‐μm CMOS wideband passive mixer | |
Van Vorst et al. | Low-voltage bulk-driven mixer with on-chip balun | |
CN203632620U (zh) | 一种带双反馈结构的宽带混频器 | |
Wan et al. | Design of a 2.4 GHz High-Performance Up-Conversion Mixer with Current Mirror Topology. | |
CN209419579U (zh) | 高本振抑制度宽带混频器 | |
Lai et al. | A 3∼ 5GHz broadband high linearity CMOS Gilbert-type mixer and low power LNA for UWB transceiver on intelligent control | |
Zhang et al. | Integrated k-band CMOS passive mixers utilizing balun and polyphase filters | |
Yadav et al. | Design of Low Voltage Integrated CMOS RF front-end based LNA and Mixer for GPS Application | |
Sun et al. | A 1.8–2.6 GHz RF CMOS up-conversion mixer for wideband applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
WD01 | Invention patent application deemed withdrawn after publication | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20180202 |