CN107656188A - 一种芯片的测试系统及其方法 - Google Patents
一种芯片的测试系统及其方法 Download PDFInfo
- Publication number
- CN107656188A CN107656188A CN201710813684.0A CN201710813684A CN107656188A CN 107656188 A CN107656188 A CN 107656188A CN 201710813684 A CN201710813684 A CN 201710813684A CN 107656188 A CN107656188 A CN 107656188A
- Authority
- CN
- China
- Prior art keywords
- chip
- data
- measured
- address
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 137
- 238000000034 method Methods 0.000 title claims description 9
- 238000003860 storage Methods 0.000 claims abstract description 102
- 230000005540 biological transmission Effects 0.000 claims abstract description 6
- 238000010998 test method Methods 0.000 claims abstract description 4
- 230000004048 modification Effects 0.000 claims description 3
- 238000012986 modification Methods 0.000 claims description 3
- 238000013500 data storage Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000013102 re-test Methods 0.000 abstract description 12
- 230000005055 memory storage Effects 0.000 abstract description 7
- 230000006870 function Effects 0.000 abstract description 6
- 238000011990 functional testing Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
本发明公开了一种芯片的测试系统，包括测试仪、控制器和存储器；测试仪将该待测芯片的ID数据传送到控制器；控制器向测试仪发送ID读取控制信号，并接收测试仪传送的待测芯片的ID数据且转换为二进制数据；控制器根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息：如果存储器地址存储的测试状态信息为未测试数据标记，则控制器判断待测芯片未测试；如果存储器地址存储的测试状态信息为已测试数据标记，则控制器判断待测芯片已测试；存储器存储待测芯片的测试状态信息。本发明可以判断待测芯片的ID是否出现重复，实现了防重码测试的功能，而且可有效防止芯片的重复测试。本发明还公开了一种芯片的测试方法。
Description
技术领域
本发明涉及芯片测试领域，特别是涉及一种芯片的测试系统及其方法。
背景技术
随着科技的快速发展，芯片由于其体积小、数据记录可靠方便等优越性能而得到广泛的使用，如在二代身份证上设置身份识别芯片，在银行卡上设置银行卡芯等。
现有技术中，通常通过ID来唯一识别芯片，测试仪器对芯片进行测试时，也仅仅测试芯片各项功能是否正常，并未对测试的芯片的ID进行记录，因此，当出现同样ID的芯片时，现有的测试仪器无法测试出来，容易出现ID重码的情况，这无疑会对芯片的后续使用和安全性能造成极大的影响；同时还容易出现芯片重复测试的情况，影响测试效率。
发明内容
基于此，本发明的目的在于，提供一种芯片的测试系统，其具有判断芯片的ID是否出现重复，以及判断芯片是否重复测试的优点。
一种芯片的测试系统，包括测试仪、控制器和存储器；
所述测试仪用于接收所述控制器传送的ID读取控制信号，并获取待测芯片的ID数据，且将该待测芯片的ID数据传送到所述控制器；
所述控制器与所述测试仪连接；所述控制器用于向所述测试仪发送ID读取控制信号，并接收所述测试仪传送的待测芯片的ID数据，且将待测芯片的ID数据转换为二进制数据；所述控制器还用于根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息：如果所述存储器地址存储的测试状态信息为未测试数据标记，则所述控制器判断待测芯片未测试；如果所述存储器地址存储的测试状态信息为已测试数据标记，则所述控制器判断待测芯片已测试；
所述存储器与所述测试仪连接，并存储待测芯片的测试状态信息。
相比于现有技术，本发明通过获取待测芯片ID数据，并将待测芯片ID数据转换为与存储器地址相对应的二进制数据，进而只需要通过判断存储器地址内存储的测试状态信息表示的测试状态情况，就可以判断待测芯片的ID是否出现重复，实现了防重码测试的功能，而且可有效防止芯片的重复测试。
进一步地，所述控制器判断待测芯片未测试之后，还发送测试信号到所述测试仪，通过所述测试仪对待测芯片进行测试；且所述控制器还发送修改信号到所述测试仪，通过所述测试仪将所述存储器地址存储的测试状态信息修改为已测试数据标记，实现对未测试芯片的ID进行正常测试和记录。
进一步地，所述控制器判断待测芯片已测试之后，所述控制器还记录待测芯片的ID数据，以实现对重码的芯片或者重复测试的芯片进行记录。
进一步地，还包括报警器；所述报警器与所述控制器信号连接；所述控制器判断待测芯片为已测试之后，还发送信号控制所述报警器提示报警，以提醒测试人员芯片，避免出现重码的芯片或者重复测试芯片。
进一步地，所述测试仪在读写所述存储器的数据时，保留存储器的一个数据位作为读写数据位，将存储器的其他数据位作为高位地址，将原存储器的地址作为低位地址；所述控制器通过所述测试仪获取对应的存储器地址时，先查找高位地址，再查找低位地址，以获取二进制数据对应的存储器地址，实现一个存储器便可以对众多的芯片ID的测试状态进行记录，减少了测试成本。
本发明同时还提供一种芯片的测试方法，包括如下步骤：
获取待测芯片的ID数据，将待测芯片的ID数据转换为二进制数据；
根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息；
如果所述存储器地址存储的测试状态信息为未测试数据标记，则判断待测芯片未测试；如果所述存储器地址存储的测试状态信息为已测试数据标记，则判断待测芯片已测试。
相比于现有技术，本发明通过获取待测芯片ID数据，并将待测芯片ID数据转换为与存储器地址相对应的二进制数据，进而只需要通过判断存储器地址内存储的测试状态信息表示的测试状态情况，就可以判断待测芯片的ID是否出现重复，实现了防重码测试的功能，而且可有效防止芯片的重复测试。
进一步地，根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息的步骤包括：将该二进制数据作为存储器地址，获取该存储器地址存储的测试状态信息，无需记录完整的测试芯片的ID信息，大大节省了空间，提高了测试效率。
进一步地，判断待测芯片未测试之后，进一步包括以下步骤：对待测芯片进行测试，并将所述存储器地址存储的测试状态信息修改为已测试数据标记；实现对未测试芯片的ID进行正常测试和记录。
进一步地，判断待测芯片已测试之后，进一步包括以下步骤：记录该待测芯片的ID数据并提示报警；以提醒测试人员芯片，避免出现重码的芯片或者重复测试芯片。
进一步地，根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息的步骤包括：
保留存储器的一个数据位作为读写数据位，将存储器的其他数据位作为高位地址，将原存储器的地址作为低位地址；获取对应的存储器地址时，先查找高位地址，再查找低位地址，以获取二进制数据对应的存储器地址，实现一个存储器便可以对众多的芯片ID的测试状态进行记录，减少了测试成本。
相比于现有技术，本发明通过获取待测芯片ID数据，并将待测芯片ID数据转换为与存储器地址相对应的二进制数据，进而只需要通过判断存储器地址内存储的测试状态信息表示的测试状态情况，就可以判断待测芯片的ID是否出现重复，实现了防重码测试的功能，而且可有效防止芯片的重复测试。同时，将该二进制数据作为存储器地址，以获取该存储器地址存储的测试状态信息，无需记录完整的测试芯片的ID信息，大大节省了空间，提高了测试效率。进一步地，通过保留存储器的一个数据位作为读写数据位，将存储器的其他数据位作为高位地址，将原存储器的地址作为低位地址，以组合扩展出更多的存储器地址，从而实现了对众多的芯片ID的测试状态进行记录，减少了测试成本。
为了更好地理解和实施，下面结合附图详细说明本发明。
附图说明
图1为本发明实施例中芯片的测试系统的原理框图；
图2为本发明实施例中芯片的测试方法的流程图。
具体实施方式
请参阅图1，其为本发明实施例中芯片的测试系统的原理框图。该芯片的测试系统，包括测试仪1、控制器2和存储器3。
所述测试仪1与待测芯片4连接；所述测试仪1用于接收所述控制器2传送的ID读取控制信号，并获取待测芯片4的ID数据，且将该待测芯片4的ID数据传送到所述控制器2。
所述控制器2与所述测试仪1连接；所述控制器2用于向所述测试仪1发送ID读取控制信号，并接收该待测芯片4的ID数据，且将待测芯片4的ID数据转换为二进制数据；所述控制器2还用于根据该二进制数据获取对应的存储器3地址，获取该存储器3地址存储的测试状态信息，如果所述存储器3地址存储的测试状态信息为未测试数据标记，则所述控制器2判断待测芯片未测试；如果所述存储器3地址存储的测试状态信息为已测试数据标记，则所述控制器判断待测芯片已测试。
所述存储器3与所述测试仪1信号连接，并存储待测芯片4测试状态信息。
在一个实施例中，所述控制器2判断待测芯片4未测试之后，所述控制器2还发送测试信号到所述测试仪1，通过所述测试仪1对待测芯片4进行测试，且所述控制器2还发送修改信号到所述测试仪1，通过所述测试仪1将所述存储器3地址存储的测试状态信息修改为已测试数据标记，实现对未测试芯片的ID进行正常测试和记录。
在一个实施例中，所述控制器2判断该待测芯片4已测试之后，所述控制器2还记录待测芯片4的ID数据，以实现对重码的芯片或者重复测试的芯片进行记录。
在一个实施例中，还包括报警器5，所述报警器5与所述控制器2信号连接；所述控制器2判断待测芯片4已测试之后，所述控制器2还发送信号控制所述报警器5提示报警，以提醒测试人员芯片，避免出现重码的芯片或者重复测试芯片。所述报警器4可为报警灯。
在一个实施例中，所述控制器2还用于向所述测试仪1发送AC功能测试信号；所述测试仪1还用于接收所述控制器2发送的AC功能测试信号，并向待测芯片4发送AC信号，且根据待测芯片4反馈的AC信号判断该待测芯片4的AC功能是否正常。所述控制器2也还用于向所述测试仪1发送DC功能测试信号；所述测试仪1也还用于接收所述控制器2发送的DC功能测试信号，并向待测芯片4发送DC信号，且根据待测芯片4反馈的DC信号判断该待测芯片4的DC功能是否正常。
在一个实施例中，初始化时，将所述存储器3各存储地址存储的测试状态信息均设为0，且设定以0作为未测试数据标记，以1作为已测试数据标记。
在一个实施例中，所述测试仪1的型号为V5，所述存储器3是型号为AM29F0080B的flash。
为有效解决数据过多而出现数据过溢的问题，在一个实施例中，保留存储器3的一个数据位作为读写数据位，将存储器3的其他数据位作为高位地址，将原存储器3的地址作为低位地址，以组合扩展为新的存储器3地址，进而记录更多的芯片ID的测试状态。
具体的，以型号为AM29F0080B的flash为例，其包括20个地址位和8个数据位，其中20个地址位分别表示为Addr bit0、Addr bit1、Addr bit2…Addr bit18、Addr bit19，8个数据位分别表示为Data bit0、Data bit1…Data bit6、Data bit7：当仅仅采用20个地址位与芯片ID数据相对应时，控制器2通过测试仪1查找存储器3地址对应的测试状态信息，测试仪1直接将芯片ID数据对应的20个地址位内存储的测试状态信息传送回控制器2，此时，存储器3可以存储220＝1048576个芯片ID的信息。当将其中一个数据位如Data bit0作为数据位，其他数据位如Data bit1、Data bit2…Data bit6、Data bit7作为高位地址Addrbit20、Addr bit21…Addrbit20，原20个地址位作为低位地址，与27位的芯片ID数据相对应，控制器2通过测试仪1查找存储器3地址对应的测试状态信息，先查找地址高位Databit1、Data bit2…Data bit6、Databit7的信息，再查找地址低位即原20个地址位的信息，进而获取芯片ID数据对应的地址，从而获取该地址存储的测试状态信息，此时，存储器3可以存储227＝134217728个芯片ID的信息。若此时的数据还不够，则可以根据需要增加flash的个数。
请参阅图2，其为本发明实施例中芯片的测试方法的流程图。
本发明同时还提供一种芯片的测试方法，包括如下步骤：
步骤1：获取待测芯片的ID数据，将待测芯片的ID数据转换为二进制数据。
步骤2：根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息。
本实施例中，将该二进制数据作为存储器地址，以快速获取该存储器地址存储的测试状态信息。
步骤3：如果所述存储器地址存储的测试状态信息为未测试数据标记，则判断所述待测芯片未测试；如果所述存储器地址存储的测试状态信息为已测试数据标记，则判断所述待测芯片已测试。
在一个实施例中，初始化时，将所述存储器各存储地址存储的测试状态信息均设为0，且设定以0作为未测试数据标记，以1作为已测试数据标记。
在一个实施例中，判断待测芯片未测试之后，进一步包括以下步骤：对待测芯片进行测试，并将所述存储器地址存储的测试状态信息修改为已测试数据标记。
在一个实施例中，判断待测芯片已测试之后，进一步包括以下步骤：记录该待测芯片的ID数据并提示报警。
为有效解决数据过多而出现数据过溢的问题，在一个实施例中，根据该二进制数据获取对应的存储器地址，并获取该存储器地址存储的测试状态信息的步骤包括：保留存储器的一个数据位作为读写数据位，将存储器的其他数据位作为高位地址，将原存储器的地址作为低位地址，以组合扩展为新的存储器地址，进而记录更多的芯片ID的测试状态。控制器获取对应的存储器地址时，先查找高位地址，再查找低位地址，以获取二进制数据对应的存储器地址。
具体的，以型号为AM29F0080B的flash为例，其包括20个地址位和8个数据位，其中20个地址位分别表示为Addr bit0、Addr bit1、Addr bit2…Addr bit18、Addr bit19，8个数据位分别表示为Data bit0、Data bit1…Data bit6、Data bit7：当仅仅采用20个地址位与芯片ID数据相对应时，直接获取芯片ID数据对应的20个地址位内存储的测试状态信息，此时，存储器可以存储220＝1048576个芯片ID的信息。当将其中一个数据位如Data bit0作为数据位，其他数据位如Data bit1、Data bit2…Data bit6、Data bit7作为高位地址Addrbit20、Addrbit21…Addr bit20，原20个地址位作为低位地址，与27位的芯片ID数据相对应，获取存储器地址对应的测试状态信息，先查找地址高位Data bit1、Data bit2…Databit6、Data bit7的信息，再查找地址低位即原20个地址位的信息，进而获取芯片ID数据对应的地址，从而获取该地址存储的测试状态信息，此时，存储器可以存储227＝134217728个芯片ID的信息。若此时的数据还不够，则可以根据需要增加flash的个数。
相比于现有技术，本发明通过获取待测芯片ID数据，并将待测芯片ID数据转换为与存储器地址相对应的二进制数据，进而只需要通过判断存储器地址内存储的测试状态信息表示的测试状态情况，就可以判断待测芯片的ID是否出现重复，实现了防重码测试的功能，而且可有效防止芯片的重复测试。同时，将该二进制数据作为存储器地址，以获取该存储器地址存储的测试状态信息，无需记录完整的测试芯片的ID信息，大大节省了空间，提高了测试效率。进一步地，通过保留存储器的一个数据位作为读写数据位，将存储器的其他数据位作为高位地址，将原存储器的地址作为低位地址，以组合扩展出更多的存储器地址，从而实现了对众多的芯片ID的测试状态进行记录，减少了测试成本。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。
Claims (10)
1.一种芯片的测试系统，其特征在于，包括测试仪、控制器和存储器；
所述测试仪用于接收所述控制器传送的ID读取控制信号，并获取待测芯片的ID数据，且将该待测芯片的ID数据传送到所述控制器；
所述控制器与所述测试仪连接；所述控制器用于向所述测试仪发送ID读取控制信号，并接收所述测试仪传送的待测芯片的ID数据，且将待测芯片的ID数据转换为二进制数据；所述控制器还用于根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息：如果所述存储器地址存储的测试状态信息为未测试数据标记，则所述控制器判断待测芯片未测试；如果所述存储器地址存储的测试状态信息为已测试数据标记，则所述控制器判断待测芯片已测试；
所述存储器与所述测试仪连接，并存储待测芯片的测试状态信息。
2.根据权利要1所述的芯片的测试系统，其特征在于，所述控制器判断待测芯片未测试之后，还发送测试信号到所述测试仪，通过所述测试仪对待测芯片进行测试；且所述控制器还发送修改信号到所述测试仪，通过所述测试仪将所述存储器地址存储的测试状态信息修改为已测试数据标记。
3.根据权利要1所述的芯片的测试系统，其特征在于，所述控制器判断待测芯片已测试之后，所述控制器还记录待测芯片的ID数据。
4.根据权利要1所述的芯片的测试系统，其特征在于，还包括报警器；所述报警器与所述控制器信号连接；所述控制器判断待测芯片为已测试之后，还发送信号控制所述报警器提示报警。
5.根据权利要1所述的芯片的测试系统，其特征在于，所述测试仪在读写所述存储器的数据时，保留存储器的一个数据位作为读写数据位，将存储器的其他数据位作为高位地址，将原存储器的地址作为低位地址；所述控制器通过所述测试仪获取对应的存储器地址时，先查找高位地址，再查找低位地址，以获取二进制数据对应的存储器地址。
6.一种芯片的测试方法，其特征在于，包括如下步骤：
获取待测芯片的ID数据，将待测芯片的ID数据转换为二进制数据；
根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息；
如果所述存储器地址存储的测试状态信息为未测试数据标记，则判断待测芯片未测试；如果所述存储器地址存储的测试状态信息为已测试数据标记，则判断待测芯片已测试。
7.根据权利要求6所述的芯片的测试方法，其特征在于，根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息的步骤包括：将该二进制数据作为存储器地址，获取该存储器地址存储的测试状态信息。
8.根据权利要求6所述的芯片的测试方法，其特征在于，判断待测芯片未测试之后，进一步包括以下步骤：对待测芯片进行测试，并将所述存储器地址存储的测试状态信息修改为已测试数据标记。
9.根据权利要6所述的芯片的测试方法，其特征在于，判断待测芯片已测试之后，进一步包括以下步骤：记录该待测芯片的ID数据并提示报警。
10.根据权利要求6所述的芯片的测试方法，其特征在于，根据该二进制数据获取对应的存储器地址，获取该存储器地址存储的测试状态信息的步骤包括：
保留存储器的一个数据位作为读写数据位，将存储器的其他数据位作为高位地址，将原存储器的地址作为低位地址；获取对应的存储器地址时，先查找高位地址，再查找低位地址，以获取二进制数据对应的存储器地址。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710813684.0A CN107656188B (zh) | 2017-09-11 | 2017-09-11 | 一种芯片的测试系统及其方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710813684.0A CN107656188B (zh) | 2017-09-11 | 2017-09-11 | 一种芯片的测试系统及其方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107656188A true CN107656188A (zh) | 2018-02-02 |
| CN107656188B CN107656188B (zh) | 2023-12-29 |
Family
ID=61129547
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710813684.0A Active CN107656188B (zh) | 2017-09-11 | 2017-09-11 | 一种芯片的测试系统及其方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107656188B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109324281A (zh) * | 2018-11-08 | 2019-02-12 | 珠海格力电器股份有限公司 | 一种ic芯片测试系统和方法 |
| CN111190092A (zh) * | 2019-12-27 | 2020-05-22 | 上海华岭集成电路技术股份有限公司 | 一种fpga测试质量控制优化系统 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135378A (ja) * | 1983-01-21 | 1984-08-03 | Fujitsu Denso Ltd | 集積回路試験方式 |
| WO1999023665A1 (de) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | Verfahren zur prüfung der busanschlüsse von beschreib- und lesbaren integrierten, elektronischen schaltkreisen, insbesondere von speicherbausteinen |
| KR20080043616A (ko) * | 2006-11-14 | 2008-05-19 | 삼성전자주식회사 | 멀티칩 및 그것의 테스트 방법 |
| CN101364529A (zh) * | 2007-09-30 | 2009-02-11 | 北京华大泰思特半导体检测技术有限公司 | 一种自动下载集成电路序列号码的方法 |
| CN101458971A (zh) * | 2008-12-02 | 2009-06-17 | 炬力集成电路设计有限公司 | 一种嵌入式存储器的测试系统及测试方法 |
| CN103744009A (zh) * | 2013-12-17 | 2014-04-23 | 记忆科技(深圳)有限公司 | 一种串行传输芯片测试方法、系统及集成芯片 |
| CN104810062A (zh) * | 2015-05-12 | 2015-07-29 | 东南大学 | 一种sram芯片的puf特性测试方法及装置 |
| CN104991137A (zh) * | 2015-06-30 | 2015-10-21 | 小米科技有限责任公司 | 设备测试方法及装置 |
| CN105139893A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种存储器测试装置及一种存储器芯片测试方法 |
| CN207164208U (zh) * | 2017-09-11 | 2018-03-30 | 东莞市爱协生智能科技有限公司 | 一种芯片的测试系统 |
-
2017
- 2017-09-11 CN CN201710813684.0A patent/CN107656188B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59135378A (ja) * | 1983-01-21 | 1984-08-03 | Fujitsu Denso Ltd | 集積回路試験方式 |
| WO1999023665A1 (de) * | 1997-11-03 | 1999-05-14 | Infineon Technologies Ag | Verfahren zur prüfung der busanschlüsse von beschreib- und lesbaren integrierten, elektronischen schaltkreisen, insbesondere von speicherbausteinen |
| KR20080043616A (ko) * | 2006-11-14 | 2008-05-19 | 삼성전자주식회사 | 멀티칩 및 그것의 테스트 방법 |
| CN101364529A (zh) * | 2007-09-30 | 2009-02-11 | 北京华大泰思特半导体检测技术有限公司 | 一种自动下载集成电路序列号码的方法 |
| CN101458971A (zh) * | 2008-12-02 | 2009-06-17 | 炬力集成电路设计有限公司 | 一种嵌入式存储器的测试系统及测试方法 |
| CN103744009A (zh) * | 2013-12-17 | 2014-04-23 | 记忆科技(深圳)有限公司 | 一种串行传输芯片测试方法、系统及集成芯片 |
| CN104810062A (zh) * | 2015-05-12 | 2015-07-29 | 东南大学 | 一种sram芯片的puf特性测试方法及装置 |
| CN104991137A (zh) * | 2015-06-30 | 2015-10-21 | 小米科技有限责任公司 | 设备测试方法及装置 |
| CN105139893A (zh) * | 2015-09-27 | 2015-12-09 | 上海华力微电子有限公司 | 一种存储器测试装置及一种存储器芯片测试方法 |
| CN207164208U (zh) * | 2017-09-11 | 2018-03-30 | 东莞市爱协生智能科技有限公司 | 一种芯片的测试系统 |
Non-Patent Citations (1)
| Title |
|---|
| 李云飞;李德水;: "嵌入式系统的存储器测试", 渭南师范学院学报, no. 2, pages 37 - 40 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109324281A (zh) * | 2018-11-08 | 2019-02-12 | 珠海格力电器股份有限公司 | 一种ic芯片测试系统和方法 |
| CN111190092A (zh) * | 2019-12-27 | 2020-05-22 | 上海华岭集成电路技术股份有限公司 | 一种fpga测试质量控制优化系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107656188B (zh) | 2023-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106133537B (zh) | 一种fpga功能模块仿真验证方法及其系统 | |
| EP1132924A3 (en) | Self-testing of magneto-resistive memory arrays | |
| CN110502185A (zh) | 重读页面数据方法 | |
| CN108647148A (zh) | 移动端应用程序的测试方法、装置、设备及存储介质 | |
| CN107515716B (zh) | 看板卡片管理方法、装置、计算机设备和存储介质 | |
| CN107656188A (zh) | 一种芯片的测试系统及其方法 | |
| CN207164208U (zh) | 一种芯片的测试系统 | |
| CN110111835A (zh) | 一种NVMe固态硬盘IOPS测试方法、系统及装置 | |
| CN110399257A (zh) | 存储器的检测方法、电子设备及计算机可读存储介质 | |
| CN103308846A (zh) | 一种基于模型识别的集成芯片功能性能检测方法和装置 | |
| US20120173798A1 (en) | Memory controller, memory device and method for determining type of memory device | |
| US20120166706A1 (en) | Data management method, memory controller and embedded memory storage apparatus using the same | |
| CN107451064A (zh) | 自动测试方法、装置、计算机设备和可读存储介质 | |
| CN103488460A (zh) | 自动标记源代码的系统和方法 | |
| CN106528358A (zh) | 一种路由器usb存储稳定性的测试方法及系统 | |
| CN103065689B (zh) | 集成电路芯片和半导体存储器件 | |
| CN103810377A (zh) | 一种基于app技术和云计算技术的血糖分析系统 | |
| CN110390987A (zh) | 一种数据加速重读的方法以及存储设备 | |
| CN104133836B (zh) | 一种实现变更数据检测的方法及装置 | |
| CN117012267B (zh) | 对ufs所写入数据的验证方法、控制器及介质 | |
| CN108089957A (zh) | 硬件自检测模块及装置 | |
| CN104635138A (zh) | 带存储单元的集成芯片的复测方法 | |
| US8285509B2 (en) | Method and system of testing electronic device | |
| CN114121137B (zh) | 一种Nand Flash颗粒功耗测试系统及方法 | |
| DE69903791T2 (de) | Datenträger mit testvorrichtung zum testen der zugangsberechtigung zu einer datenlesevorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230111 Address after: 518100 Zone D and E, floor 7, building 3, Tingwei Industrial Park, No. 6, Liufang Road, Xin'an street, Bao'an District, Shenzhen, Guangdong Applicant after: Shenzhen Aixiesheng Technology Co.,Ltd. Address before: 523000 Zhongji Valley Building, No. 1 Nanshan Road, Songshan Lake Hi-tech Industrial Development Zone, Dongguan City, Guangdong Province Applicant before: DONGGUAN AIXIESHENG INTELLIGENT TECHNOLOGY CO.,LTD. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |