CN107592145A - 一种衰减移相矩阵的级联实现装置及方法 - Google Patents

Abstract

本发明公开了一种衰减移相矩阵的级联实现装置及方法，属于测试技术领域。本发明级联实现装置可方便的由8X8扩展为8X16、16X16等，扩展方便；FPGA所需IO管脚数目大大减少，低端FPGA即可满足，虽然FPGA数目增多至33片，但总成本相比于多IO管脚的大型FPGA，成本不升反降；主FPGA仅仅负责指令的下发，从FPGA负责指令的解析和控制，层次清晰、功能明确，即使整机全部通道同时动作，亦不必担心主FPGA负载能力不足的问题，可靠性高。

Description

一种衰减移相矩阵的级联实现装置及方法

技术领域

本发明属于测试技术领域，具体涉及一种衰减移相矩阵的级联实现装置及方法。

背景技术

虽然在4G通信中提到了MIMO(多输入多输出)技术，但实际上应用工作并没有开展。在5G移动通信中，由于要大幅度提高传输带宽，因此，将利用毫米波频段信号进行传输。因毫米波频段信号空间衰减大和绕射能力弱等特点，在5G移动通信中将必须将采用大规模MIMO技术。

在MIMO技术应用中，通过智能使用多根天线，发射或接收更多的空间信号流，可以显著提高信道容量；另外，通过智能波束赋形，也可以将信号能量集中在一个方向上，从而提高信号的覆盖范围，弥补毫米波信号自身的弱点。

针对MIMO技术的应用，在5G移动通信设备研制过程中对空间传输模拟设备的需求就应运而生。这种设备需要模拟从基站到用户终端之间传输信道损耗和延时(相位)的变化，从而也能对相对位置(距离和方位)进行模拟。

传输信道的损耗可通过调节衰减器的衰减量来模拟，延时(相位)则可通过调节移相器的移相量来模拟。MIMO技术的应用需要设备具有多路输入端口与多路输出端口无间断互联互通的功能。根据以上技术背景，结合市场反馈与当前技术条件，我们采用功分器、合路器方式实现输入输出端口的无间断互联互通，并将设备规模定为8路输入8路输出。

因技术体制的不同，目前的4G通信设备的研制并没有类似的设备需求，所以无法论述与本发明相近的技术方案。

发明内容

针对现有技术中存在的上述技术问题，本发明提出了一种衰减移相矩阵的级联实现装置及方法，设计合理，克服了现有技术的不足，具有良好的效果。

为了实现上述目的，本发明采用如下技术方案：

一种衰减移相矩阵的级联实现装置，包括控制模块和微波模块；

控制模块包括ARM9平台母板和16个从控制板；

ARM9平台母板上设置有一片主FPGA，被配置为用于提供各通讯接口，并负责各功能模块动作的指令派发；

16个从控制板包括8个衰减控制板和8个移相控制板；

每个衰减控制板上设置有一片从FPGA和8路衰减器控制电路；

每个移相控制板上设置有一片从FPGA和8路移相器控制电路；

从FPGA，被配置为用于解析主FPGA发送的指令并产生相应动作；

微波模块包括八路功分/合路器；

在每路功分器的输出端微带线上都集成有一移相器，移相器、八路功分器以及移相控制板一起组成八路移相模块；在每路合路器的输入端微带线上都集成有一衰减器，衰减器、八路合路器以及衰减控制板一起组成八路衰减模块。

优选地，指令派发采用4线制的SPI总线形式。

优选地，衰减器的衰减范围为0-40dB；移相器的移相步进为5.625°。

此外，本发明还提到一种衰减移相矩阵的级联方法，该方法采用如上所述的衰减移相矩阵的级联实现装置，具体包括如下步骤：

步骤1：在衰减移相矩阵的微波通道的每个输入端口设置1分2功分器；

步骤2：当输入信号从IN1～IN8端口输入时，单台仪器是8×8矩阵，此时不连接跳线；

步骤3：当2台8×8矩阵级联时，将输入信号从第一台矩阵的级联IN1～级联IN8端口输入，将第一台矩阵的级联IN1～级联IN8端口通过级联跳线分别与其IN1～IN8端口连接，并且将第一台矩阵的级联OUT1～OUT8端口通过射频电缆分别与另一台矩阵的IN1～IN8端口相连，组成8×16矩阵；

步骤4：当3台8×8矩阵级联时，在2台8×8矩阵级联的基础上，将输入信号从第一台矩阵的级联IN1～级联IN8端口输入，将第二台矩阵的级联IN1～级联IN8端口通过级联跳线分别与其IN1～IN8端口连接，并且将第二台矩阵的级联OUT1～OUT8端口通过射频电缆分别与第三台矩阵的IN1～IN8端口相连，此时三台矩阵级联组成8×24矩阵；

步骤5：以此类推，当n台8×8矩阵级联时，可组成8×8n(n为正整数)矩阵。

如果4台8×8矩阵在其输出端口进行级联，也可以组成16×16矩阵，具体方法为：将输入信号从第一台和第二台矩阵的OUT1～OUT8端口输入，共16路输入信号，将输出信号从第三台和第四台矩阵的OUT1～OUT8端口输出，共16路输出信号；将四台矩阵的IN1～IN8端口分别通过跳线与其级联IN1～级联IN8端口相连；将第一台矩阵的级联1～级联8端口通过射频电缆与第三台矩阵的级联1～级联8端口连接，将第一台矩阵的级联OUT1～级联OUT8端口通过射频电缆与第四台矩阵的级联1～级联8端口连接；将第二台矩阵的级联1～级联8端口通过射频电缆与第三台矩阵的级联OUT1～级联OUT8端口连接，将第二台矩阵的级联OUT1～级联OUT8端口通过射频电缆与第四台矩阵的级联OUT1～级联OUT8端口连接，此时组成16×16矩阵。

本发明所带来的有益技术效果：

1、扩展方便：矩阵可方便的由8X8扩展为8X16、16X16等规模，在多台矩阵间用射频电缆连接相应端口即可实现大规模矩阵，矩阵走线简单，装配维修方便，操作简单便捷，可满足多层次的需求，提高了矩阵的利用率。

2、可靠性高：主FPGA仅仅负责指令的下发，从FPGA负责指令的解析和控制，层次清晰、功能明确，即使整机全部通道同时动作，亦不必担心主FPGA负载能力不足的问题。

3、成本低：FPGA所需IO管脚数目大大减少，低端FPGA即可满足，虽然FPGA数目增多至33片，但总成本相比于多IO管脚的大型FPGA，成本不升反降。

附图说明

图1为本发明装置的总体框图。

图2为衰减模块控制框图。

图3为移相模块控制框图。

图4为微波通道原理图。

图5为级联原理图。

具体实施方式

下面结合附图以及具体实施方式对本发明作进一步详细说明：

针对传统ARM+FPGA方案成本高和可靠性低的缺点，本发明利用基于模块化的整机主、从控制设计与实现方法，使整机控制层次清晰且易工程实现，实现了低成本和高可靠性。总体方案如图1所示。

一种衰减移相矩阵的级联实现装置，包括控制模块和微波模块；

控制模块采用ARM9平台母板+16个从控制板的设计思路。

其中，ARM9平台母板含有一片主FPGA，提供各通讯接口，并负责各功能模块动作的指令派发，指令派发采用4线制的SPI总线形式。

16个从控制板包括8个衰减控制板和8个移相控制板；每个衰减控制板上设置有一片从FPGA和8路衰减器控制电路；每个移相控制板上设置有一片从FPGA和8路移相器控制电路；从FPGA，用于解析主FPGA发送的指令并产生相应动作；

微波模块包括八路功分/合路器；

在每路功分器的输出端微带线上都集成有一移相器，移相器、八路功分器以及移相控制板一起组成八路移相模块；在每路合路器的输入端微带线上都集成有一衰减器，衰减器、八路合路器以及衰减控制板一起组成八路衰减模块。图2和图3为衰减模块和移相模块的内部框图。

本发明采用层次化设计，将控制线数量逐层降低至FPGA的承受范围之内。主FPGA所需IO数目为16*4＝64个；衰减模块从FPGA所需IO数目为8*3+4＝28个；移相模块从FPGA所需IO数目为8*6+4＝52个。FPGA所需IO管脚数目大大减少，低端FPGA即可满足，虽然FPGA数目增多至17片，但总成本相比于多IO管脚的大型FPGA，成本不升反降；基于模块化设计思路，因为有了单独的从FPGA，功能模块间可随意“组队”，数目灵活删减，能够即插即用；从产品的可扩展性出发，若是功能模块数目增多，只需将平台主板上的FPGA升级，目前中高端FPGA大致有400左右的IO管脚，按400计算，则可满足400/4＝100个功能模块的测试需求，扩展性极佳，因此，在选型主FPGA时，考虑到后续扩展，选用中高端FPGA为宜。

衰减移相矩阵的微波通道原理如图4所示：根据微波通道的拓扑结构，矩阵可划分为16个模块，一类是功分移相模块，一类是衰减合路模块，数量都是8个。减少了矩阵内半刚电缆的数量，提高了性能指标，并减小了矩阵的体积和规模。为改善阻抗匹配和提高承受功率，在每个模块的输入或者输出端口都有可能需要增加固定衰减器。

本发明一种衰减移相矩阵的级联方法，级联原理如图5所示，具体包括如下步骤：

步骤1：在衰减移相矩阵的微波通道的每个输入端口设置1分2功分器；

步骤2：当输入信号从IN1～IN8端口输入时，单台仪器是8×8矩阵，此时不连接跳线；

步骤3：当2台8×8矩阵级联时，将输入信号从第一台矩阵的级联IN1～级联IN8端口输入，将第一台矩阵的级联IN1～级联IN8端口通过级联跳线分别与其IN1～IN8端口连接，并且将第一台矩阵的级联OUT1～OUT8端口通过射频电缆分别与另一台矩阵的IN1～IN8端口相连，组成8×16矩阵；

步骤4：当3台8×8矩阵级联时，在2台8×8矩阵级联的基础上，将输入信号从第一台矩阵的级联IN1～级联IN8端口输入，将第二台矩阵的级联IN1～级联IN8端口通过级联跳线分别与其IN1～IN8端口连接，并且将第二台矩阵的级联OUT1～OUT8端口通过射频电缆分别与第三台矩阵的IN1～IN8端口相连，此时三台矩阵级联组成8×24矩阵；

步骤5：以此类推，当n台8×8矩阵级联时，可组成8×8n(n为正整数)矩阵。

如果4台8×8矩阵在其输出端口进行级联，也可以组成16×16矩阵，具体方法为：将输入信号从第一台和第二台矩阵的OUT1～OUT8端口输入，共16路输入信号，将输出信号从第三台和第四台矩阵的OUT1～OUT8端口输出，共16路输出信号；将四台矩阵的IN1～IN8端口分别通过跳线与其级联IN1～级联IN8端口相连；将第一台矩阵的级联1～级联8端口通过射频电缆与第三台矩阵的级联1～级联8端口连接，将第一台矩阵的级联OUT1～级联OUT8端口通过射频电缆与第四台矩阵的级联1～级联8端口连接；将第二台矩阵的级联1～级联8端口通过射频电缆与第三台矩阵的级联OUT1～级联OUT8端口连接，将第二台矩阵的级联OUT1～级联OUT8端口通过射频电缆与第四台矩阵的级联OUT1～级联OUT8端口连接，此时组成16×16矩阵。

本发明采用基于模块化的主、从控制设计与实现方法；采用基于功分器+最小规模单元模块的矩阵规模柔性可扩展方法，矩阵可方便的由8X8扩展为8X16、16X16等规模。

当然，上述说明并非是对本发明的限制，本发明也并不仅限于上述举例，本技术领域的技术人员在本发明的实质范围内所做出的变化、改型、添加或替换，也应属于本发明的保护范围。

Claims (4)

1.一种衰减移相矩阵的级联实现装置，其特征在于：包括控制模块和微波模块；

控制模块包括ARM9平台母板和16个从控制板；

ARM9平台母板上设置有一片主FPGA，被配置为用于提供各通讯接口，并负责各功能模块动作的指令派发；

16个从控制板包括8个衰减控制板和8个移相控制板；

每个衰减控制板上设置有一片从FPGA和8路衰减器控制电路；

每个移相控制板上设置有一片从FPGA和8路移相器控制电路；

从FPGA，被配置为用于解析主FPGA发送的指令并产生相应动作；

微波模块包括八路功分/合路器；

在每路功分器的输出端微带线上都集成有一移相器，移相器、八路功分器以及移相控制板一起组成八路移相模块；在每路合路器的输入端微带线上都集成有一衰减器，衰减器、八路合路器以及衰减控制板一起组成八路衰减模块。

2.根据权利要求1所述的衰减移相矩阵的级联实现装置，其特征在于：指令派发采用4线制的SPI总线形式。

3.根据权利要求1所述的衰减移相矩阵的级联实现装置，其特征在于：衰减器的衰减范围为0-40dB；移相器的移相步进为5.625°。

4.一种衰减移相矩阵的级联实现方法，其特征在于：采用如权利要求1所述的衰减移相矩阵的级联实现装置，具体包括如下步骤：

步骤1：在衰减移相矩阵的微波通道的每个输入端口设置1分2功分器；

步骤2：当输入信号从IN1～IN8端口输入时，单台仪器是8×8矩阵，此时不连接跳线；

步骤3：当2台8×8矩阵级联时，将输入信号从第一台矩阵的级联IN1～级联IN8端口输入，将第一台矩阵的级联IN1～级联IN8端口通过级联跳线分别与其IN1～IN8端口连接，并且将第一台矩阵的级联OUT1～OUT8端口通过射频电缆分别与另一台矩阵的IN1～IN8端口相连，组成8×16矩阵；

步骤4：当3台8×8矩阵级联时，在2台8×8矩阵级联的基础上，将输入信号从第一台矩阵的级联IN1～级联IN8端口输入，将第二台矩阵的级联IN1～级联IN8端口通过级联跳线分别与其IN1～IN8端口连接，并且将第二台矩阵的级联OUT1～OUT8端口通过射频电缆分别与第三台矩阵的IN1～IN8端口相连，此时三台矩阵级联组成8×24矩阵；

步骤5：以此类推，当n台8×8矩阵级联时，可组成8×8n(n为正整数)矩阵。