CN107580174A

CN107580174A - 多功能采集卡

Info

Publication number: CN107580174A
Application number: CN201710586764.7A
Authority: CN
Inventors: 张璐; 袁胜春; 苗少峰; 程思; 刘小敏
Original assignee: Xidian University
Current assignee: Xidian University
Priority date: 2017-07-18
Filing date: 2017-07-18
Publication date: 2018-01-12

Abstract

本发明涉及一种多功能采集卡10，包括：外设接口101，用于连接图像采集设备以获取源图像；第一转换模块102，电连接外设接口101，用于将源图像由第一数字信号转换为第二数字信号；第一处理模块103，电连接第一转换模块102，用于处理第二数字信号并生成数据块，还用于发送控制指令以控制图像采集设备进行图像采集；第二转换模块104，串接于外设接口101与第一处理模块103之间，用于将控制指令由第三数字信号转换为第四数字信号并发送至外设接口101；第二处理模块105，电连接第一处理模块103，用于解析数据块并形成图像帧以供后续传输或者显示。本实施例提供的多功能采集卡，采用FPGA芯片将源图像进行编码形成数据块，再经ARM芯片解析后复原为源图像，可以适应不同分辨率的相机以进行图像采集。

Description

多功能采集卡

技术领域

本发明属图像采集领域，特别涉及一种多功能采集卡。

背景技术

图像采集系统经过多年发展，已经在军事、医疗、工业等领域获得举足轻重的地位。随着集成电路规模的不断提高，图像采集系统正朝向高分辨率、高帧率、高集成度、高可靠性的方向发展。然而，随着图像处理分析技术的深入研究和广泛应用，仅仅依靠计算机来完成图像采集已不适用于愈加复杂的场景，例如军事伪装是现代战争中不可或缺的战术组成部分，利用多光谱成像可以有效地对伪装目标进行识别。为了保证军事装备及武器设备测试的有效性，必须在山野、丘陵等不同的场景下进行实地测试，而且必须对现场场景的图像进行采集、保存、显示。

但是，现有的图像采集系统大多借助电子计算机和视频采集卡，采集系统不仅体积大、成本高，而且成像质量较差，对外界环境较为敏感，难以满足高效、便捷测试的需求。此外，现有的采集卡只能匹配一种分辨率的相机，对客户的使用造成了极大的限制。

发明内容

为了解决上述技术问题，本发明提供了一种多功能采集卡10，包括：

外设接口101，用于连接图像采集设备以获取源图像；

第一转换模块102，电连接所述外设接口101，用于将所述源图像由第一数字信号转换为第二数字信号；

第一处理模块103，电连接所述第一转换模块102，用于处理所述第二数字信号并生成数据块，还用于发送控制指令以控制所述图像采集设备进行图像采集；

第二转换模块104，串接于所述外设接口101与所述第一处理模块103之间，用于将所述控制指令由第三数字信号转换为第四数字信号并发送至所述外设接口101；

第二处理模块105，电连接所述第一处理模块103，用于解析所述数据块并形成图像帧以供后续传输或者显示。

在本发明的一个实施例中，所述外设接口101为CameraLink接口。

在本发明的一个实施例中，所述第一转换模块102为DS90CR288A芯片。

在本发明的一个实施例中，所述第二转换模块103为DS90LV019芯片。

在本发明的一个实施例中，所述第一处理模块103包括：

第一处理器1031，分别电连接所述第一转换模块102与所述第二转换模块104，用于根据所述第一数字信号生成所述数据块，还用于通过所述第二转换模块104发送所述控制指令至所述外设接口101，以控制所述图像采集设备进行图像采集；

第一存储器1032，电连接所述第一处理器1031，用于存储驱动所述FPGA芯片1041的配置文件；

第二存储器1033，电连接所述第一处理器1031，用于临时存储所述数据块。

在本发明的一个实施例中，所述第一处理器1031为FPGA芯片；所述第一存储器1032为Flash；所述第二存储器1033为SDRAM。

在本发明的一个实施例中，所述第二处理模块105包括：

第二处理器1051，电连接所述第一处理器1031，用于解析所述数据块并形成图像帧以供后续传输或者显示；

第三存储器1052，电连接所述第二处理器1051，用于存储经所述第二处理器(1051)计算后形成的临时数据；

第四存储器1053，电连接所述第二处理器1051，用于存储所述图像帧的数据。

在本发明的一个实施例中，所述第二处理器1051为ARM芯片；所述第三存储器1052为DDR3SDRAM；所述第四存储器1053为SSD。

在本发明的另一个实施例中，所述多功能采集卡10还包括电源模块106，分别电连接所述第一处理模块103与所述第二处理模块105，用于为所述第一处理模块103与所述第二处理模块105提供驱动电压。

在本发明的另一个实施例中，所述电源模块106包括：DC-DC芯片1061、过压保护电路1062及防插反电路1063；其中，

所述DC-DC芯片1061、所述过压保护电路1062及防插反电路1063依次串行电连接；

所述DC-DC芯片1061还分别电连接所述第一处理模块103与所述第二处理模块105，以为所述第一处理模块103及所述第二处理模块105提供驱动电压。

与现有技术相比，本发明具有以下有益效果：

本发明提供了一种多功能采集卡，采用FPGA芯片将源图像进行编码形成数据块，再经ARM芯片解析后复原为源图像，可以适应不同分辨率的相机以进行图像采集。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例提供的一种多功能采集卡的结构示意图；

图2为本发明实施例提供的一种CameraLink接口的电路结构图；

图3为本发明实施例提供的一种DS90CR288A芯片的电路结构图；

图4为本发明实施例提供的一种DS90LV019芯片的电路结构图；

图5为本发明实施例提供的一种第一处理模块的结构示意图；

图6为本发明实施例提供的一种第二处理模块的机构示意图；

图7为本发明实施例提供的另一种多功能采集卡的结构示意图；

图8为本发明实施例提供的一种电源模块的结构示意图；

图9为本发明实施例提供的一种防插反电路的结构示意图；

图10为本发明实施例提供的一种过压保护电路的结构示意图；

图11为本发明实施例提供的再一种多功能采集卡的结构示意图；

图12为本发明实施列提供的一种数据块的结构示意图；

图13为本发明实施例提供的一种CSI接口在Gated Mode时的工作时序图；

图14为本发明实施例提供的一种CSI接口在Non-Gated Mode时的工作时序图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合附图对本发明做进一步详细说明。

实施例一

请参见图1，图1为本发明实施例提供的一种多功能采集卡的结构示意图。该多功能采集卡10包括：

外设接口101，用于连接图像采集设备以获取源图像；

第二转换模块104，串接于所述外设接口101与所述第一处理模块

103之间，用于将第三数字信号转换为第四数字信号并发送至所述外设接口101；

进一步地，在上述实施例的基础上，所述外设接口101为CameraLink接口，还可以包括USB接口及GigE接口；请参见图2，图2为本发明实施例提供的一种CameraLink接口的电路图。

进一步地，在上述实施例的基础上，所述第一转换模块102为DS90CR288A芯片；请参见图3，图3为本发明实施例提供的一种DS90CR288A芯片的结构示意图。

进一步地，在上述实施例的基础上，所述第二转换模块103为DS90LV019芯片。请参见图4，图4为本发明实施例提供的一种DS90LV019芯片的结构示意图。

进一步地，在上述实施例的基础上，请参见图5，图5为本发明实施例提供的一种第一处理模块的结构示意图。所述第一处理模块103包括：

第一处理器1031，分别电连接所述第一转换模块102与所述第二转换模块104，用于将所述第一数字信号进行编码并生成所述数据块，且生成控制指令并通过所述第二转换模块104发送至所述外设接口101，以控制所述图像采集设备进行图像采集；

进一步地，在上述实施例的基础上，所述第一处理器1031为FPGA芯片；所述第一存储器1032为Flash；所述第二存储器1033为SDRAM。

进一步地，在上述实施例的基础上，请参见图6，图6为本发明实施例提供的一种第二处理模块的机构示意图。所述第二处理模块105包括：

进一步地，在上述实施例的基础上，所述第二处理器1051为ARM芯片；所述第三存储器1052为DDR3SDRAM；所述第四存储器1053为SSD。

本实施例提供的多功能采集卡，采用FPGA芯片将源图像进行编码形成数据块，再经ARM芯片解析后复原为源图像，可以适应不同分辨率的相机以进行图像采集。

实施例二

请参见图7，图7为本发明实施例提供的另一种多功能采集卡的结构示意图。

该多功能采集卡是在实施例一的基础上增加了电源模块106，其他结构与实施例一相同，此处不在赘述。

进一步地，请参见图8，图8为本发明实施例提供的一种电源模块的结构示意图。所述电源模块106包括：DC-DC芯片1061、过压保护电路1062及防插反电路1063；其中，

进一步地，请参见图9，图9为本发明实施例提供的一种防插反电路的结构示意图。所述防插反电路1063包括：第一电容C1、第二电容C2、第三电容C3、第一开关管Q1、及防插反输出端V_out1；其中，

所述第一开关管Q1串接于电压源VCC1与所述第一输出端V_out1之间，所述第一开关管Q1的控制端电连接至接地端GND；

所述第一电容C1串接于所述第一输入端VCC1与所述接地端GND之间；

所述第二电容C2与所述第三电容C3并接于所述第一输出端V_out1与所述接地端GND之间。

进一步地，在上述实施例的基础上，所述第一开关管Q1为P沟道MOS管，所述第一电容C1的电容值为10μF，所述第二电容C2的电容值为0.1μF，所述第三电容C3的电容值为10μF。

防插反保护电路1063的核心为第一开关管Q1，采用P沟道MOS管M4953，根据P沟道MOS管的原理，因此当外加电源正确连接时，P沟道MOS管导通，V_out1＝VCC1；当电源反向连接时，P沟道MOS管截止，V_out1＝0；另外，该电路中的耦合电容，可以减少噪声干扰，保证系统供电平稳；

进一步地，请参见图10，图10为本发明实施例提供的一种过压保护电路的结构示意图。所述过压保护电路1062包括：所述过压保护电路1062包括：第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一二极管D1、第二二极管D2、第二开关管Q2、第三开关管Q3、过压保护输入端VCCIN及过压保护输出端VCCOUT；其中，

所述过压保护输入端VCCIN电连接所述DC-DC芯片1061；

所述第一电阻R1与所述第一二极管D1依次串接于所述过压保护输入端VCCIN与接地端GND之间；

所述第二二极管D2与所述第二电阻R2依次串接于所述过压保护输入端VCCIN与所述第一电阻R1和所述第一二极管D1串接形成的节点之间；

所述第三开关管Q3和所述第三电阻R3并接后与所述第四电阻R4依次串接于所述过压保护输入端VCCIN与接地端GND之间，所述第三开关管Q3的控制端电连接至所述第二二极管D2与所述第二电阻R2串接形成的节点处；

所述第二开关管Q2串接于所述过压保护输入端VCCIN与所述第二输出端VCCOUT之间，所述第二开关管Q2的控制端电连接至所述第三电阻R3与所述第四电阻R4串接形成的节点处。

进一步地，在上述实施例的基础上，所述第一电阻R1、所述第二电阻R2及所述第四电阻R4的电阻值均为10KΩ；所述第三电阻R3的电阻值为100KΩ；所述第一二极管D1为瞬态抑制二极管P4KE10；所述第二二极管D2为稳压二极管1N4731；所述第二开关管Q2为P沟道管M4953；所述第三开关管Q3为PNP三极管S8050。

第一二极管D1为瞬态抑制二极管P4KE10，其钳位电压为15V，第二二极管D2为稳压二极管1N4731，第二开关管Q2为P沟道MOS管M4953，第三开关管Q3为PNP三极管S8050；当VCCIN的电压在15V以内的时候，第一二极管D1不会导通，所以第二开关管Q2相当于通过R1和R3两个电阻上拉到VCCIN，此时第三开关管Q3截止，R2左侧相当于是开路，此时第二开关管Q2导通，VCCOUT输出电流，为后级电路供电；当VCCIN的电压超过15V时，第一二极管D1导通，并使第一二极管D1的阴极电压维持在15V，此时第三开关管Q3的B、E极间电压不为0，第三开关管Q3开始导通，从而使第二开关管Q2的控制端电压电压等于源极电压，从而使第二开关管Q2关断，则后级供电同样断开，以此实现限压作用。

本实施例提供的另一种多功能采集卡，是在实施例一提供的多功能采集卡的基础上增加了电源模块。其中，该电源模块设计了防插反电路，可以防止因外部电源接反而损坏采集卡；此外，该电源模块还设计了过压保护电路，可防止因外部电压过高而损坏采集卡。

实施例三

本实施例是在实施例一及实施例二的基础上对本发明的工作原理及实现方式作进一步的说明。

请参见图11，图11为本发明实施例提供的再一种多功能采集卡的结构示意图。在后续说明中，以图像采集设备为相机、外设接口101为CameraLink接口、第一转换模块102为DS90CR288A芯片、第二转换模块104为DS90LV019芯片、所述第一处理器1031为FPGA芯片、第一存储器1032为Flash、第二存储器1033为SDRAM、第二处理器1051为ARM芯片、第三存储器1052为DDR3SDRAM、第四存储器1053为SSD为例进行说明，具体如下：

FPGA芯片接收到通过上位机软件发送的图像采集请求后，通过串口向DS90LV019芯片发送图像采集指令，该指令为TTL信号；

DS90LV019芯片接收到该图像采集指令后，将其转换为LVDS信号并通过CameraLink接口发送至相机；

相机接收到该指令后，开始采集图像，并将所采集的图像(该图像为LVDS信号)逐帧发送至DS90CR288A芯片；

DS90CR288A芯片接收到LVDS信号模式的图像后，将其转换为28位并行的TTL信号并发送至FPGA芯片；其中，该信号包括24位的数据信号、1位的行有效信号LVAL、1位的帧有效信号FVAL、1位的数据有效信号DVAL及1位的扩展信号SPACE；

FPGA芯片接收到DS90CR288A芯片发送的TTL信号后，根据存储于Flash中的配置时序，对24位的数据信号进行编码生成该图像的图片数据；获取每个数据帧的第一个有效像素在所述源图像中的位置信息；通过统计已发送的数据块的数目以获取所述源图像的CSI帧号信息；在所述场信号有效期间，通过统计所述行信号拉高的次数以获取所述源图像的行分辨率信息；在所述行信号有效期间；通过统计所述场信号有效数据的个数以获取所述源图像的场分辨率信息；通过计数一定时间内所述场信号的有效次数以获取所述源图像的帧率信息；通过比较所述源图像的当前像素值与当前像素最大值以获取所述源图像的像素最大值信息；通过比较所述源图像的当前像素值与当前像素最小值以获取所述源图像的像素最小值信息；

此外，由于ARM芯片还通过3个GPIO接口连接到FPGA芯片，FPGA芯片通过检测3个GPIO接口来判断当前图像的采样位深信息，其中，当3个GPIO接口的状态为000时，表示当前图像的采样位深为8位，当3个GPIO接口的状态为001时，表示当前图像的采样位深为10位，当3个GPIO接口的状态为010时，表示当前图像的采样位深为12位，当3个GPIO接口的状态为100时，表示当前图像的采样位深为14位，当3个GPIO接口的状态为101时，表示当前图像的采样位深为16位，当3个GPIO接口的状态为110时，表示当前图像的采样位深为8位，当3个GPIO接口的状态为111时，表示当前图像的采样位深为8位，若采样位深为8位，则后面的有效数据单字节为一个像素数据，若采样位深为其他，则双字节表示一个像素数据；在获取上述信息后，FPGA芯片将上述信息作为头信息并与图像数据整合形成数据块，该数据块为根据后端传输端口定义的固定大小的数据包，若一帧图像不足以填充一个数据包时，则用帧图像的前端部分进行填充，以此类推；

具体地，请参见图12，图12为本发明实施列提供的一种数据块的结构示意图；其中，第一单元为帧头信息，为固定值36’h01，用于表示第一行的开始；第二单元为CSI帧号信息，用于表示该数据帧的排列序号；第三单元为帧率信息，用于后端控制源图像的播放速率；第四单元为行分辨率信息、第五单元为场分辨率信息，用于用于后端进行解析以复原为源图像；第六单元为采样位深信息、第七单元为像素最大值信息、第八单元为像素最小值信息，用于表征后端显示源图像时的显示效果；第九单元为位置信息，表征每个数据帧的第一个有效像素在所述源图像中的位置信息，作为后端解析数据块时起始位置；第十单元为图像数据；其中，第二单元至第九单元为头信息部分；FPGA将图片数据与头信息整合形成数据块后送入缓冲区，等待缓冲区通过CSI接口发送至ARM芯片；FPGA芯片也可以将整合形成的数据块暂时存放在SDRAM中，待需要时再读取并发送至ARM芯片；

FPGA芯片通过CSI接口将数据块传输至ARM芯片；其中，CSI接口主要包含五个信号：Clock，Data_en，Vsync，Hsync，Data；CSI接口有两种工作模式：Gated Mode，Non-GatedMode；当CSI接口工作在Gated Mode时，其工作时序请参见图13，图13为本发明实施例提供的一种CSI接口在Gated Mode时的工作时序图，其中，Vsync用于指示每一帧起始，Hsync用于指示每一行起始，在Clock的下降沿对数据进行采样；当CSI接口工作在Non-Gated Mode时，其工作时序请参见图14，图14为本发明实施例提供的一种CSI接口在Non-Gated Mode时的工作时序图。在本发明中，采用CSI接口的Gated Mode工作模式。

ARM芯片通过CSI接口接收到FPGA芯片传输的数据块后，根据每个数据帧的第一个有效像素在源图像中的位置信息、源图像的CSI帧号信息、源图像的行分辨率信息及源图像的场分辨率信息，将图像数据解析为独立的每一帧图像，并按顺序进行存储或者传输；FPGA芯片在传输数据时要告知ARM芯片当前帧为CSI接口接收的第几帧，以及每帧数据第一个有效像素在原始图像中的位置，即使数据丢失，也能根据数据头的信息恢复出原始图像；此外，ARM芯片还根据采样位深信息、源图像的像素最大值信息及源图像的像素最小值信息，使得源图像的显示效果达到最佳；

ARM芯片接收到FPGA芯片发送的数据块后，对其进行解析复原为源图像；其中，ARM芯片临时计算或处理的数据会存储在DDR3SDRAM中；解析后的图像帧可以直接发送至外部终端，也可以存储在SSD中，待需要时再发送至外部终端。

综上所述，本文中应用了具体个例对本发明的结构及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims

1.一种多功能采集卡(10)，其特征在于，包括：

外设接口(101)，用于连接图像采集设备以获取源图像；

第一转换模块(102)，电连接所述外设接口(101)，用于将所述源图像由第一数字信号转换为第二数字信号；

第一处理模块(103)，电连接所述第一转换模块(102)，用于处理所述第二数字信号并生成数据块，还用于发送控制指令以控制所述图像采集设备进行图像采集；

第二转换模块(104)，串接于所述外设接口(101)与所述第一处理模块(103)之间，用于将所述控制指令由第三数字信号转换为第四数字信号并发送至所述外设接口(101)；

第二处理模块(105)，电连接所述第一处理模块(103)，用于解析所述数据块并形成图像帧以供后续传输或者显示。

2.根据权利要求1所述的采集卡(10)，其特征在于，所述外设接口(101)为CameraLink接口。

3.根据权利要求1所述的采集卡(10)，其特征在于，所述第一转换模块(102)为DS90CR288A芯片。

4.根据权利要求1所述的采集卡(10)，其特征在于，所述第二转换模块(103)为DS90LV019芯片。

5.根据权利要求1所述的采集卡(10)，其特征在于，所述第一处理模块(103)包括：

第一处理器(1031)，分别电连接所述第一转换模块(102)与所述第二转换模块(104)，用于根据所述第二数字信号生成所述数据块，还用于通过所述第二转换模块(104)发送所述控制指令至所述外设接口(101)，以控制所述图像采集设备进行图像采集；

第一存储器(1032)，电连接所述第一处理器(1031)，用于存储所述第一处理器(1031)的配置文件；

第二存储器(1033)，电连接所述第一处理器(1031)，用于临时存储所述数据块。

6.根据权利要求5所述的采集卡(10)，其特征在于，所述第一处理器(1031)为FPGA芯片；所述第一存储器(1032)为Flash；所述第二存储器(1033)为SDRAM。

7.根据权利要求5所述的采集卡(10)，其特征在于，所述第二处理模块(105)包括：

第二处理器(1051)，电连接所述第一处理器(1031)，用于解析所述数据块并形成图像帧以供后续传输或者显示；

第三存储器(1052)，电连接所述第二处理器(1051)，用于存储经所述第二处理器(1051)计算后形成的临时数据；

第四存储器(1053)，电连接所述第二处理器(1051)，用于存储所述图像帧的数据。

8.根据权利要求7所述的采集卡(10)，其特征在于，所述第二处理器(1051)为ARM芯片；所述第三存储器(1052)为DDR3SDRAM；所述第四存储器(1053)为SSD。

9.根据权利要求1所述的采集卡(10)，其特征在于，还包括电源模块(106)，分别电连接所述第一处理模块(103)与所述第二处理模块(105)，用于为所述第一处理模块(103)与所述第二处理模块(105))提供驱动电压。

10.根据权利要求1所述的采集卡(10)，其特征在于，所述电源模块(106)包括：DC-DC芯片(1061)、过压保护电路(1062)及防插反电路(1063)；其中，

所述DC-DC芯片(1061)、所述过压保护电路(1062)及防插反电路(1063)依次串行电连接；

所述DC-DC芯片(1061)还分别电连接所述第一处理模块(103)与所述第二处理模块(105)，以为所述第一处理模块(103)及所述第二处理模块(105)提供驱动电压。