CN107565958B - 在快速锁定锁相环中对数控振荡器的增益校准 - Google Patents

在快速锁定锁相环中对数控振荡器的增益校准 Download PDF

Info

Publication number
CN107565958B
CN107565958B CN201710522439.4A CN201710522439A CN107565958B CN 107565958 B CN107565958 B CN 107565958B CN 201710522439 A CN201710522439 A CN 201710522439A CN 107565958 B CN107565958 B CN 107565958B
Authority
CN
China
Prior art keywords
dco
setting
frequency
coarse
calibrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710522439.4A
Other languages
English (en)
Other versions
CN107565958A (zh
Inventor
S·泰尔蒂尼克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107565958A publication Critical patent/CN107565958A/zh
Application granted granted Critical
Publication of CN107565958B publication Critical patent/CN107565958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/113—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using frequency discriminator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/14—Demodulator circuits; Receiver circuits
    • H04L27/144—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements
    • H04L27/152—Demodulator circuits; Receiver circuits with demodulation using spectral properties of the received signal, e.g. by using frequency selective- or frequency sensitive elements using controlled oscillators, e.g. PLL arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transceivers (AREA)

Abstract

本发明涉及在快速锁定锁相环中对数控振荡器的增益校准。一种移动装置的设备，其可以为移动通信校准RF电路。所述设备可以包括：锁相环(PLL)，其包括数控振荡器(DCO)；以及耦合到所述PLL的一个或多个处理器。所述一个或多个处理器可以基于无线信道的目标频率来确定所述DCO的粗调设置；并且基于校准粗调设置的校准DCO增益值来计算所述粗调设置的DCO增益值。

Description

在快速锁定锁相环中对数控振荡器的增益校准
技术领域
本公开涉及无线通信领域，包括在无线通信期间对锁相环进行锁定。
附图说明
从下面给出的详细描述以及本发明的各种实现方式的附图将更全面地理解本公开的各种实现方式。
图1是根据实现方式的示出实现本公开各方面的电子装置的部件的框图。
图2是根据实现方式的示出实现本公开各方面的电子装置的部件的框图。
图3是根据实现方式的示出实现本公开各方面的电子装置的部件的框图。
图4是根据实现方式的示出实现本公开各方面的电子装置的部件的定时的定时图。
图5示出了根据实现方式的确定电子装置的校准参数的示例性方法的流程图。
图6示出了根据实现方式的确定电子装置的校准参数的示例性方法的流程图。
图7是根据实现方式的示出电容器设置值与振荡器频率输出的关系的曲线图。
图8描绘了根据实现方式的示出一组粗调设置的测量频率与一组粗调设置的内插频率的比较的曲线图。
图9A描绘了根据实现方式的示出用于粗调设置的测量和计算的数控振荡器增益的曲线图。
图9B描绘了根据实现方式的示出用于粗调设置的测量和计算的数控振荡器增益的曲线图。
具体实施方式
为了执行与网络的无线通信，移动装置可以使用锁相环以便匹配目标频率。这可以确保通信信道的频率保持一致，以便改善移动装置所接收和发射的信号的质量。可以基于移动装置要使用的信道来设置目标频率。例如，可以基于来自基站的信令来确定信道，所述信令指示移动装置将通过其发射或接收信号的信道。为了满足通过无线网络进行通信的定时限制，移动装置可能对锁定锁相环所花费的时间量进行限制。为了减少移动装置将锁相环锁定到信号上所需的时间，在将锁相环锁定到参考信号上的过程之前，移动装置可以在固件中执行测量和校准操作。
在移动装置中使用的锁相环(PLL)可以是数字锁相环。数字锁相环可以包括数控振荡器(DCO)，其可以基于接收的输入来增加或减少输出信号的频率。在一些实现方式中，所接收的输入可以是数字信号，其指示一个或多个电容器组中要激活的一个或多个电容器。例如，DCO可以包括粗调(CT)电容器组和细调(FT)电容器组。粗调电容器组可以通过信号设置成各自覆盖约1-2GHz的频率范围的一组频率。为了锁定到CT电容器组的设置频率之间的频率上，PLL可以包括FT电容器组。FT电容器组可以包括小于CT电容器的一组电容器，其可能以更高的准确度调谐到频率。例如，在一些实现方式中，FT电容器组中的FT电容器可以在100-500aF的数量级上。在一些实现方式中，电容器可以具有不同的值。为了将DCO设置为特定频率，PLL可以提供一个设置了CT电容器组的CT设置以及FT电容器组的FT设置的信号。在一些实现方式中，可以使用更少或附加组的电容器组来细调DCO的频率。
在一些实现方式中，DCO可以使用CT电容器组以用于开环调谐到频率。例如，可以基于要PLL锁定到的目标频率来设置CT设置。FT电容器组可用于DCO频率的闭环调谐。例如，在选择CT设置之后，可以在PLL锁定期间连续地更新FT设置以便锁定到参考信号上。因此，PLL必须知道FT电容器组的设置之间的频率改变，以便通过DCO锁定到参考信号上。FT设置中每次改变的频率改变可以被称为DCO增益。DCO增益可以被描述为KDCO＝ΔfDCO/ΔFT，其中ΔfDCO是DCO频率的改变并且ΔFT是FT设置的改变。
图7是示出水平轴上的FT设置与垂直轴上DCO频率输出的关系的曲线图700。线705表示在特定FT设置下的频率输出。为了估计增益，对于图中所示的范围，处理器可以使用图的两点之间的频率改变(ΔfDCO)和FT设置改变(ΔFT)。例如，处理器可以使用曲线图上的点710和720的值之间的差来计算DCO增益值。图7所示的曲线图可以示出针对特定CT设置的基于FT设置的可用频率。为了提供明确定义和稳定的闭环行为，可以校准增益KDCO以便提高DCO增益的准确度。
增益可能基于执行PLL的芯片的性能而改变。例如，过程和温度变化可能影响增益。改变增益值的另一个因素是CT设置。例如，以较低频率操作DCO的CT设置可能产生与以较高频率操作DCO的CT设置不同的增益。为了在不同的CT设置下生成准确的DCO增益，每当PLL锁定到不同信道时，PLL可以校准DCO增益。例如，当锁定到信道时，可以通过在两个FT设置下测量DCO频率来计算DCO增益，以便确定FT设置中的每次改变的频率改变。在一些实现方式中，可以使用最小和最大的FT设置来计算DCO增益。
在一些实现方式中，当PLL锁定到新信道时并不测量和计算DCO增益，而是可以基于CT设置使用固件计算来校准DCO增益。在一些实现方式中，移动装置可以在PLL的引导校准期间表征CT电容器组的CT曲线。例如，当具有PLL的芯片上电时，可以执行CT表征。CT曲线可以用于基于信道的目标频率来确定要使用的PLL的CT设置。当PLL要锁定到目标频率以便通过信道接收信号时，可以选择CT设置，并且移动装置可以对所选择的CT设置执行DCO增益校准。然后可以使用所计算的DCO增益以便在PLL锁定期间设置FT电容器组。
在一些实现方式中，可以使用固件操作来计算DCO增益，以便确定CT设置的频率对FT电容器组的DCO增益的影响。本文描述了可以在固件中实现的用于计算DCO增益的等式的实例；然而，在一些其他实现方式中，可以使用其他等式或实现方式。例如，以下等式使用第一阶泰勒级数展开的固件实现方式来估计DCO增益值。在一些实现方式中，固件可以替代地使用更高阶泰勒级数展开或另一种分析过程来计算估计的DCO增益。然而，当使用不同的分析实现方式时，系统所执行的过程可能是类似的。基于设置CT＝K的先前测量的DCO增益，固件可以计算设置CT＝n的DCO增益。例如，在CT设置被设置为K时，可以基于两个FT设置之间的测量频率改变来计算CT＝K的DCO增益。在一些实现方式中，当设置FT＝0时，FT电容器不改变DCO所生成的频率。因此，基于CT电容器组的电容和DCO的电感来确定在设置CT＝n和FT＝0下的频率。如果DCO的电感为恒定值L，则DCO的频率输出由等式(1)给出。
在等式1中，Cn是CT组在CT设置为“n”时的电容。当FT设置从FT＝0改变为FT＝max时，DCO的电容将改变值ΔC。新电容改变DCO的频率输出。DCO的新频率输出可以通过等式(2)来计算。
针对给定的CT设置“n”(CTn)，值fDCO(Cn)和fDCO(Cn+ΔC)给出在两个FT设置下的DCO频率。为了基于设置CTK的DCO增益的测量值来确定用于设置CTn的DCO增益，移动装置可以使用等式(1)和(2)，以便使用KDCO(CTK)＝ΔfDCO(CTK)/ΔFT的测量关系来计算KDCO(CTn)＝ΔfDCO(CTn)/ΔFT＝(fDCO(Cn+ΔC)-fDCO(Cn))/ΔFT。应用这些方程的第一阶泰勒级数展开，产生可用于估计设置CTn的DCO增益的等式(3)。
等式(3)基于可以基于CT表征曲线而确定的CT＝K的测量DCO增益以及CT设置n和K的频率来提供CT＝n的DCO增益。这个等式指示使用两个CT设置的频率比的三次幂，可以将一个CT设置的测量DCO增益缩放到另一个CT设置的另一个DCO增益。
为了执行固件操作以便计算CT设置下的DCO增益，移动装置可以使用在PLL芯片的引导校准期间生成的测量值和根据等式(3)的计算。因此，在一些实现方式中，可以在PLL芯片的上电期间测量fDCO(CTK)和KDCO(CTK)的值。例如，可以使用可操作地耦合到PLL输出的计数器来测量频率fDCO(CTK)。可以基于如上所述的不同FT设置的测量频率来计算KDCO(CTK)的值。移动装置还可以表征PLL在引导校准期间的CT曲线。
基于fDCO(CTK)和KDCO(CTK)的测量值，移动装置可以在锁定到信道上之前计算固件中的DCO增益。移动装置可以基于CT表征来确定所选信道的目标频率的CT设置。然后，移动装置可以基于实现等式(3)的固件来计算所选CT设置的DCO增益。然后，DCO增益可以用于将DCO的输出频率设置为在PLL锁定之前的初始设置，并且可以用于在PLL锁定期间将DCO输出锁定到参考信号。在一些实施方案中，使用基于固件的方法计算的DCO增益可以提供±6％以内的准确度。在一些实现方式中，取决于实现硬件或固件，DCO增益计算可以提供更高或更低的准确度。
在一些实现方式中，基于在引导校准期间测量温度值并且在锁定之前进行第二次温度测量，移动装置可以补偿温度相关的增益变化。在所计算的DCO增益下，可以校准温度相关的增益变化。温度相关增益变化的校准值可以基于存储在移动装置处的一组特征值，其在制造中的测试期间或在操作期间被确定。
使用固件来计算PLL的DCO增益可能在缩短PLL锁定期间进行锁定所需的时间。例如，使用固件可以比使用硬件测量更快地计算DCO增益。此外，在PLL锁定之前可以在固件中计算DCO增益，例如在配置的无线电接入技术的准备宏(prep macro)(例如，LTE准备宏、3G准备宏等)期间，并且因此可能不对PLL锁定添加任何时间。除了加速过程之外，缩短的时间可以向接收机处理器提供附加的计算时间，以便执行与PLL锁定程序无关的其他操作。
以下的详细说明参照附图。在不同的附图中可以使用相同的附图数字来标识相同或类似的元件。在以下描述中，为了说明而非限制的目的，阐述了具体细节(诸如特定的结构、架构、接口、技术等)，以便提供对所要求保护的公开的各种方面的透彻理解。然而，可以在脱离这些具体细节的其他实例中实践所公开的实现方式的各种方面。在某些情况下，省略对众所周知的装置、电路和方法的描述，以便避免用不必要的细节掩盖本公开的描述。
如本文所使用的，术语“电路(circuitry)”可以指以下的一部分或包括以下：执行一个或多个软件或固件程序的专用集成电路(ASIC)、电子电路、处理器(共享的、专用的、或群组的)、和/或存储装置(共享的、专用的、或群组的)、组合逻辑电路、和/或提供所述功能性的其他合适的硬件部件。在一些实现方式中，电路可以在一个或多个软件或固件模块中实现，或与电路相关联的功能可以由一个或多个软件或固件模块来实现。在一些实现方式中，电路可以包括在硬件中至少部分可操作的逻辑。
本文描述的实现方式可以使用任何适当配置的硬件和/或软件在系统中实现。针对一个实现方式，图1示出了移动装置100的示例性部件的框图。在一些实现方式中，移动装置100可以包括如图所示至少耦合在一起的应用电路102、基带电路104、射频(RF)电路106、前端电路108和一个或多个天线110。
在移动装置100中，应用电路102可以包括一个或多个应用处理器。例如，应用电路102可以包括电路，诸如但不限于一个或多个单核处理器或多核处理器。处理器可以包括通用处理器和专用处理器的任何组合(例如，图形处理器、应用处理器等)。处理器可以与存储器/存储装置耦合/或可以包括存储器/存储装置，并且可以被配置成执行在存储器/存储装置中存储的指令，以便使得各种应用程序和/或操作系统能够在系统上运行。
基带电路104可以包括电路，诸如但不限于一个或多个单核处理器或多核处理器。基带电路104可以包括一个或多个基带处理器和/或控制逻辑，以便处理从RF电路106的接收信号路径接收的基带信号，并且生成用于RF电路106的发射信号路径的基带信号。基带处理电路104可以与应用电路102接口连接，以用于生成和处理基带信号并且用于控制RF电路106的操作。例如，在一些实现方式中，基带电路104可以包括：第二代(2G)基带处理器、第三代(3G)基带处理器、第四代(4G)基带处理器、和/或其他现有代、正开发代或未来要开发的其他基带处理器(例如，第五代(5G)、6G等)。基带电路104可以处理各种无线电控制功能，所述无线电控制功能通过RF电路106来实现与一个或多个无线电网络进行通信。无线电控制功能可以包括但不限于信号调制/解调、编码/解码、射频偏移等。在一些实现方式中，基带电路104可以基于从网络接收的消息来确定用于上行链路通信或下行链路通信的信道或频率。基带电路104可以指导RF电路106监测特定信道或频率、以及在特定信道或频率上进行发射。
在一些实现方式中，基带电路104的调制/解调电路可以包括快速傅里叶变换(FFT)、预编码、和/或星座映射/解映射功能。在一些实现方式中，基带电路104的编码/解码电路可以包括：卷积、咬尾卷积、turbo、维特比、和/或低密度奇偶校验(LDPC)编码器/解码器功能。调制/解调和编码器/解码器功能的实现方式不限于这些实例，并且在其他实现方式中可以包括其他合适的功能。
在一些实现方式中，基带电路104可以包括协议栈的元件，例如像演进通用陆地无线电接入网络(EUTRAN)协议的元件，包括例如物理(PHY)、媒体访问控制(MAC)、无线电链路控制(RLC)、分组数据汇聚协议(PDCP)、和/或无线电资源控制(RRC)元件。基带电路104的中央处理单元(CPU)可以被配置成运行协议栈的元件以用于PHY、MAC、RLC、PDCP、NAS和/或RRC层的信令。在一些实现方式中，基带电路可以包括一个或多个音频数字信号处理器(DSP)。音频DSP可以包括用于压缩/解压和回波消除的元件，并且在其他实现方式中可以包括其他合适的处理元件。在一些实现方式中，基带电路的部件可以适当地组合在单个芯片、单个芯片组中，或设置在相同电路板上。在一些实现方式中，基带电路104和应用电路102的一些或全部构成部件可以例如在片上系统(SoC)上一起实现。
在一些实现方式中，基带电路104可以提供与一个或多个无线电技术兼容的通信。例如，在一些实现方式中，基带电路104可以支持与以下的通信：演进通用陆地无线电接入网络(EUTRAN)和/或其他无线城域网(WMAN)、无线局域网(WLAN)、无线个域网(WPAN)。基带电路104被配置成支持多于一个无线协议的无线电通信的实施方案可以被称为多模基带电路。
RF电路106可以使用通过非固体介质的经调制电磁辐射来实现与无线网络的通信。在各种实现方式中，RF电路106可以包括开关、滤波器、放大器等，以便有助于与无线网络的通信。RF电路106可以包括接收信号路径，其可以包括用于对从前端电路108接收的RF信号进行下变频、并且向基带电路104提供基带信号的电路。RF电路106还可以包括发射信号路径，其可以包括用于对基带电路104所提供的基带信号进行上变频、并且向前端电路108提供RF输出信号以用于发射的电路。以下参考图2进一步描述RF电路106的示例性实现方式。
前端电路108可以包括接收信号路径，其可以包括被配置成：对从一个或多个天线110接收的RF信号进行操作、放大所接收的信号、并且将接收信号的放大版本提供给RF电路106以用于进一步处理的电路。前端电路108还可以包括发射信号路径，其可以包括被配置成放大RF电路106所提供的用于发射的信号以供一个或多个天线110中的一个或多个天线发射的电路。
在一些实现方式中，前端电路108可以包括用于在发射模式与接收模式操作之间切换的TX/RX开关。前端电路108可以包括接收信号路径和发射信号路径。前端电路108的接收信号路径可以包括低噪声放大器(LNA)，以便放大接收的RF信号并且提供放大的接收RF信号作为输出(例如，到RF电路106)。前端电路108的发射信号路径可以包括用于放大输入RF信号(例如，由RF电路106提供)的功率放大器(PA)、以及用于生成以供(例如，由一个或多个天线110中的一个或多个)后续发射的RF信号的一个或多个滤波器。
在一些实现方式中，移动装置100可以包括附加元件，例如像存储器/存储装置、显示器、相机、传感器、和/或输入/输出(I/O)接口。
图2是示出根据实现方式的RF电路106的元件的框图。例如，RF电路106可以与以上参考图1描述的RF电路106相同或类似。RF电路106可以使用通过非固体介质的经调制电磁辐射来实现与无线网络的通信。在各种实现方式中，RF电路106可以包括开关、滤波器、放大器等，以便有助于与无线网络的通信。RF电路106还可以包括用于锁定到天线110所接收的信号上的锁相环。RF电路106可以包括接收信号路径，其可以包括用于对从FEM电路108接收的RF信号进行下变频、并且向基带电路104提供基带信号的电路。RF电路106还可以包括发射信号路径，其可以包括用于对基带电路104所提供的基带信号进行上变频、并且向FEM电路108提供RF输出信号以用于发射的电路。
在一些实现方式中，RF电路106可以包括接收信号路径和发射信号路径。RF电路106的接收信号路径可以包括混频器电路106a、放大器电路106b和滤波器电路106c。RF电路106的发射信号路径可以包括滤波器电路106c和混频器电路106a。RF电路106还可以包括合成器电路106d，其用于合成供接收信号路径和发射信号路径的混频器电路106a使用的频率。在一些实现方式中，接收信号路径的混频器电路106a可以被配置成基于合成器电路106d所提供的合成频率对从FEM电路108接收的RF信号进行下变频。放大器电路106b可以被配置成放大下变频信号，并且滤波器电路106c可以是被配置成从下变频信号移除不想要的信号以便生成输出基带信号的低通滤波器(LPF)或带通滤波器(BPF)。可以将输出基带信号提供给基带电路104以用于进一步处理。在一些实现方式中，输出基带信号可以是零频基带信号，尽管这不是要求。在一些实现方式中，接收信号路径的混频器电路106a可以包括无源混频器，尽管实现方式的范围在这方面不受限制。
在一些实现方式中，发射信号路径的混频器电路106a可以被配置成基于合成器电路106d所提供的合成频率对输入基带信号进行上变频，以便生成用于FEM电路108的RF输出信号。基带信号可以由基带电路104提供，并且可以由滤波器电路106c滤波。滤波器电路106c可以包括低通滤波器(LPF)，尽管实现方式的范围在这方面不受限制。
在一些实现方式中，接收信号路径的混频器电路106a和发射信号路径的混频器电路106a可以包括两个或更多个混频器，并且可以分别被布置用于正交下变频和/或上变频。在一些实现方式中，接收信号路径的混频器电路106a和发射信号路径的混频器电路106a可以包括两个或更多个混频器，并且可以被布置用于镜频抑制(例如，Hartley镜频抑制)。在一些实现方式中，接收信号路径的混频器电路106a和混频器电路106a可以分别被布置用于直接下变频和/或直接上变频。在一些实现方式中，接收信号路径的混频器电路106a和发射信号路径的混频器电路106a可被配置用于超外差操作。
在一些实现方式中，输出基带信号和输入基带信号可以是模拟基带信号，尽管实现方式的范围在这方面不受限制。在一些替代性实现方式中，输出基带信号和输入基带信号可以是数字基带信号。在这些替代性实现方式中，RF电路106可以包括模数转换器(ADC)和数模转换器(DAC)电路，并且基带电路104可以包括用于与RF电路106通信的数字基带接口。在一些双模实现方式中，单独的无线电IC电路可以被设置用于处理每个频谱的信号，尽管实现方式的范围在这方面不受限制。
在一些实现方式中，合成器电路106d可以是分数N合成器或分数N/N+1合成器，尽管实现方式的范围在这方面不受限制，如其他类型的频率合成器可能是合适的。例如，合成器电路106d可以是Δ-Σ合成器、倍频器、或包括具有分频器的锁相环的合成器。在一些实现方式中，PLL电路106e可以被设置成与合成器电路106d分开，如图2所示。在一些实现方式中，多于一个PLL设置在RF电路106中。例如，单独的PLL可以设置在RF电路中以用于合成器以及用于接收信号的FM解调。
合成器电路106d可以被配置成基于频率输入和分频器控制输入来合成供RF电路106的混频器电路106a使用的输出频率。在一些实现方式中，合成器电路106d可以是分数N/N+1合成器。
在一些实现方式中，频率输入可以由数控振荡器(DCO)提供。取决于期望的输出频率，分频器控制输入可由基带电路104或应用处理器102提供。在一些实现方式中，可以基于应用处理器102所指示的信道从查找表中确定分频器控制输入(例如，N)。
RF电路106的合成器电路106d可以包括分频器、PLL、多路复用器和相位累加器。在一些实现方式中，分频器可以是双模分频器(DMD)，并且相位累加器可以是数字相位累加器(DPA)。在一些实现方式中，DMD可以被配置成将输入信号除以N或N+1(例如，基于进位输出)以便提供分数分频比。在一些示例实现方式中，PLL可以包括一组级联可调谐延迟元件、相位检测器、电荷泵和D型触发器。在这些实现方式中，延迟元件可以被配置成将DCO周期分成Nd个相等的相位分组，其中Nd是延迟线中的延迟元件的数量。以这种方式，PLL提供负反馈以便帮助确保通过延迟线的总延迟是一个DCO周期。
在一些实现方式中，合成器电路106d可以被配置成生成载波频率作为输出频率，而在其他实现方式中，输出频率可以是载波频率的倍数(例如，载波频率的两倍、载波频率的四倍)，并且与正交发生器和分频器电路结合使用以便生成处于载波频率的相对于彼此具有多个不同相位的多个信号。在一些实现方式中，输出频率可以是LO频率(fLO)。在一些实现方式中，RF电路106可以包括IQ/极化转换器。
图3描绘了在实现方式中使用的示例性PLL 300的元件。在一些实现方式中，附加元件可以用于实现PLL 300。例如，PLL 300可以与图2所示的PLL 106e相同或类似，或可以是在合成器电路106d或其他电路中使用的单独PLL。在一些实现方式中，PLL 300可以是图1或图2所示的RF电路106之外的移动装置100的一部分。
图3中的PLL 300可以包括相位检测器310、滤波器315、DCO 320和分频器325。相位检测器310可以根据参考信号与来自DCO 320并通过分频器325的信号反馈来确定相位差。例如，相位检测器可以提供指示反馈信号和参考信号的相位之间的差异的误差信号。相位检测器310可以包括用于将相位转换成计数器的时间数字转换器、以及用于确定反馈信号与参考信号之间的相位差的相位内插器。参考信号可以处于系统已知的设置频率。例如，参考信号可能通过处于已知频率的时钟信号来生成。
来自相位检测器310的误差可以被提供给环路滤波器315。环路滤波器315可以向误差信号提供数字滤波以便生成到DCO 320的控制信号。例如，环路滤波器315可以使用计算的DCO增益，以便将来自相位检测器310的误差信号转换成用于DCO 320的FT电容器组的控制信号。在一些实现方式中，来自相位检测器310的误差信号和来自环路滤波器315的控制信号可以仅用于更新DCO 320的FT电容器组的设置。例如，当为PLL设置信道的目标频率时，可以设置DCO的CT设置。
然后，DCO 320可以使用控制信号来更新输出以便更好地匹配目标频率。例如，控制信号可以指示DCO的FT设置。在一些实现方式中，从环路滤波器315提供的信号可以指示来自相位检测器310的滤波误差，并且DCO可以确定用于设置DCO 320的FT设置的控制信号。在一些实现方式中，附加的控制电路使用来自相位检测器310或环路滤波器315的误差信号，以便将误差信号转换为用于设置DCO 320的FT设置的控制信号。
如上所述，DCO 320可以使用一组CT电容器组和FT电容器组来生成输出信号。在一些实现方式中，在锁定PLL 300之前设置DCO 320的CT设置。例如，如参考图1或图2描述的RF电路106或基带电路104的处理器可以提供用于基于目标频率来设置DCO 320的CT设置的信号。在一些实现方式中，可以基于在设备的引导校准期间执行的CT表征，使用由处理器选择的二进制控制信号来设置CT设置。可以在锁定PLL期间设置DCO 320的FT设置。例如，误差信号或控制信号可以提供指示在生成输出信号时使用的电容器组中的FT电容器数量的信号。在一些实现方式中，可以使用二进制或温度计控制信号来设置FT设置。
可以通过分频器325将DCO的输出作为反馈提供给相位检测器310。分频器325可以是可变分频器，其被设置成将目标频率除以参考信号频率。因此，在使用分频器325的情况下，如果将DCO 320的输出设置为目标频率，则分频器输出可以与参考信号在频率上相同。因此，相位检测器310将不寄存信号相位改变。也可以在引导校准期间使用DCO 320的输出来确定操作参数。例如，RF电路可以在一个或多个CT设置下测量DCO 320的输出，以便内插可用于为目标频率选择CT设置的CT表征曲线。输出还可用于在引导校准期间测量CT设置下的DCO增益，以便稍后在固件中计算用于在另一CT下将PLL锁定到目标频率的DCO增益。
图4是示出RF电路的部件为PLL锁定而执行的操作的定时图。定时图示出了由PLL、接收(Rx)CPU和天线执行的操作。在RF电路的引导校准期间，PLL可以测量DCO的操作参数以供在锁定到目标频率以便接收信号时使用。可以将PLL设置为一个或多个CT设置和一个或多个FT设置以便生成CT表征曲线，并且测量一个CT设置下的DCO增益，以用于在PLL锁定期间计算其他设置下的DCO增益。以下参考图5讨论用于测量CT设置的DCO增益的示例性方法的附加细节。
Rx CPU可以是接收信号路径的RF电路的一部分。Rx CPU可以控制RF电路的一个或多个部件，诸如向PLL提供信号或参数以用于设置目标频率、或设置PLL的CT设置。在引导校准之后的某个时间，Rx CPU可以响应于来自基带电路的信号而发起LTE准备宏，以便在相关天线上监测特定频率的数据。LTE准备宏可以执行使RF电路的部件准备好接收期望信号的指令。例如，LTE准备宏可以基于目标频率设置DCO的CT设置。LTE准备宏也可以计算所选CT设置的DCO增益。例如，可以如上所述并且参考以下参照图6描述的示例性方法来计算DCO增益。
在LTE准备宏期间完成DCO增益校准的情况下，可以执行PLL的PLL锁定过程而无需对不同FT设置的输出频率的附加测量。这可能会缩短PLL锁定所花费的时间。增加PLL锁定的时间可能增加由RF电路执行的其他功能所用的时间。此外，更快的锁定可以确保在设置时间之后，PLL在天线上接收到Rx数据之前被锁定。例如，图4中的虚线“A”可以指示PLL必须被锁定以接收数据的时间。缩短的PLL锁定时间也可以减少在锁定程序期间消耗的功率并且进一步改善移动装置的操作。
图5是用于在引导校准期间测量特定CT设置的DCO增益的示例性方法500。在框510中开始，移动装置的处理器可以确定用于在RF电路的引导校准期间进行校准的CT设置。在一些实现方式中，用于校准的CT值可以是由RF电路使用以用于校准的预设值。例如，作为RF电路的一部分或RF电路可访问的存储装置可以存储用于在引导校准期间使用的CT值。在一些实现方式中，预设CT值可以是最大值或最小值。在一些实现方式中，预设CT值可以是平均的、中间的或中值的CT值。在一些实现方式中，RF电路可以从可用CT值的范围中随机选择CT值。
在框520中，RF电路可以在所确定的CT设置和第一FT设置下测量来自DCO的第一频率输出。例如，第一FT设置可以是其中FT＝0的最小设置。FT＝0时的频率可能与CT自身的频率相同。例如，图7是描绘当FT设置从最小值变为最大值时，针对特定CT值的从DCO输出的频率(fDCO)的曲线图700。点710示出了针对给定CT设置的在设置FT＝0时的DCO输出频率。在一些实现方式中，第一FT设置的值可能不同于FT＝0。例如，所测量的第一FT设置可能处于任何可用的FT设置。
在框530中，RF电路可以在所确定的CT设置和第二FT设置下测量来自DCO的第二频率输出。例如，第二个FT设置可以是其中FT＝max的最大设置。例如，在图7中，第二FT设置可以在点720处。在一些实现方式中，第一FT设置的值可能不同于FT＝0。例如，所测量的第一FT设置可能处于除第一测量FT设置之外的任何可用的FT设置。
在框540中，RF电路可以基于第一和第二测量频率来确定增益校准值。例如，如上所述，在确定的CT值下的增益校准可以等于KDCO＝ΔfDCO/ΔFT。如图7所示，ΔFT是点710处的第一FT值和点720处的第二FT值的值差异。例如，在一些实现方式中，ΔFT的值可以由ΔFT＝FTmax–FT0给出。ΔfDCO的值可以由第一测量频率和第二测量频率的差异给出。因此，对于校准CT设置，可以计算DCO增益。RF电路可以使用计算值以便计算用于PLL锁定的特定CT值的DCO增益。
图6是用于在PLL锁定之前计算特定CT设置的DCO增益的示例性方法。在一些实现方式中，图6中所描绘的示例方法可以由如以上参照图4所述的RF电路的Rx CPU中的固件执行。在框610中开始，RF电路为DCO频率确定CT设置(CTn)。例如，可以基于RF电路的引导校准期间生成的CT表征曲线来确定CT设置。在一些实现方式中，可以响应于接收到将从相关网络接收数据的指示来确定CT设置。例如，如果从网络调度下行链路数据，则基带电路可以确定接收数据的频率。然后可以将频率提供给RF电路，其中指示准备从天线接收数据。然后可以执行图6的示例性方法中的过程以便在接收数据之前锁定PLL。在一些实现方式中，可以类似地对于其他操作执行图6中的过程，诸如响应于要将数据发射到网络的指示。
在框620中，RF电路基于校准CT设置(CTK)的增益补偿值来确定CTn的增益补偿值。例如，RF电路的Rx CPU可以根据如上所述的等式(3)来执行固件计算。例如，固件可以使用先前测量的DCO增益KDCO(CTK)和fDCO(CK)、以及基于CT表征曲线计算的fDCO(Cn)的值，以便生成所选CT值CTn的DCO增益KDCO(CTn)。
在框630中，RF频率可以基于目标频率将细调电容器设置为设置FTS。例如，FT电容器组可以被设置为除了FT＝0之外的被估计为接近目标频率的初始设置。例如，可以基于所选CT设置的DCO增益来设置所述值。
在方框640中，RF电路通过修改电容器组的FT设置来执行将PLL锁定到目标频率。例如，PLL可以基于来自相位检测器的误差指示来调整FT电容器的设置。可以根据针对特定CT值计算的DCO增益补偿来调整基于误差信号的FT设置的改变量。例如，误差信号可以指示参考信号和输出信号的相位之间的频率误差。然后可以使用频率误差来确定使用DCO增益对FT设置的改变。例如，将误差信号乘以1/KDCO提供FT设置的改变以便减少相位误差。PLL锁定可以重复基于DCO增益补偿误差信号的过程，直到PLL被锁定。
图8以及图9A和图9B是示出DCO的频率输出的测量值与计算值或内插值的比较的曲线图。这些曲线图提供了PLL的一个实现方式的实例、以及一组特定参数的结果。在各种实现方式中，结果可能不同。例如，不同的实现方式可以具有不同数量的CT或FT值或范围，可以在不同的频率范围内操作，可以执行用于测量值、内插值或计算值的不同操作，或可具有可能影响结果的其他差异。因此，图8以及图9A和图9B所示的数据仅作为实例给出。
图8是描绘一组CT设置的测量频率与一组CT设置的内插频率的比较的曲线图800。在曲线图中，实曲线描绘内插频率，并且虚线描绘测量频率。如示例性曲线图所示，频率可以在2600-4400MHz的范围内。CT电容器组的CT状态可以从状态CT＝0变化到状态CT＝16383。这使得能够通过14位二进制数为CT电容器组编码214个CT状态。如曲线图上的圆810所示，可以通过在一组内插节点处内插曲线来生成实曲线。每个内插节点的CT值的频率可以由系统测量，以便生成使DCO频率与特定CT设置相关的CT表征曲线。如上所述，这个特征可用于确定用于目标频率的特定CT值。然后可以使用CT设置来确定FT电容器组的DCO增益。
图9A和图9B是描绘特定CT设置的测量和计算的DCO增益的曲线图。图9A是示出水平轴上的CT设置和垂直轴上的DCO增益的曲线图900A。实线指示CT设置的测量增益，并且虚线指示CT设置的计算增益。如图9A所示，取决于CT设置，增益可能从FT设置中的最低有效位的约90kHz/改变变为FT设置中的最低有效位的360kHz/改变。如图9A所示，通过可用CT设置，测量线和计算线紧密地跟踪。
图9B是示出测量增益与计算增益之间的拟合度量的曲线图900B。图9B中的垂直轴示出了基于CT设置操作的频率的测量增益与计算增益之间的标准化差异。例如，对于CTn的设置，曲线图900B中的值可以表示用于将CTn设置成在设置CTn下的测量频率的测量增益和计算增益中的差异百分比。如图900B所示，DCO增益的标准化误差在±6％的范围内。在一些实现方式中，这在系统参数的操作精度内可以是良好的。如上所述，在一些实现方式中，结果可能是不同的，并且可能导致测量DCO增益的更准确或较不准确的计算。
虽然本公开描述了多个实现方式，本领域技术人员将从其理解许多修改和变化。旨在所附权利要求覆盖落入本公开的真实精神和范围内的所有这些修改和变化。
以下实施例涉及本公开的进一步实现方式。
实施例1是一种用于为移动通信校准RF电路的移动装置的设备，其包括：锁相环(PLL)，其包括数控振荡器(DCO)；耦合到所述PLL的一个或多个处理器，所述处理器用于：基于无线信道的目标频率确定所述DCO的粗调设置；以及基于校准粗调设置的校准DCO增益值来计算所述粗调设置的DCO增益值。
在实施例2中，在根据实施例1所述的设备中，所述DCO可以包括粗调电容器组和细调电容器组，其中基于提供给所述DCO的粗调值将所述粗调电容器组设置为粗电容，并且在PLL锁定期间使用所述DCO增益值将所述细调电容器组设置为细电容。
在实施例3中，在根据实施例1所述的设备中，所述一个或多个处理器还用于在所述设备的引导校准期间生成所述校准DCO增益。
在实施例4中，在根据实施例3所述的设备中，为了生成所述校准DCO增益，所述一个或多个处理器还用于：确定所述校准粗调设置；对于第一细调值在校准粗调设置下测量第一频率；对于第二细调值在校准粗调设置下测量第二频率；以及至少部分地基于所述第一频率和所述第二频率来确定所述校准DCO增益值。
在实施例5中，在根据实施例1所述的设备中，为了基于无线信道的频率确定所述DCO的粗调设置，所述处理装置用于访问粗调表征曲线以便确定所述目标频率的粗调值。
在实施例6中，根据实施例1所述的设备还包括用于以所述目标频率接收或发射数据的天线。
在实施例7中，在根据实施例1所述的设备中，所述一个或多个处理器用于在已配置的无线电接入技术的准备宏操作期间确定所述粗调设置并且计算所述DCO增益值。
在实施例8中，在根据实施例1所述的设备中，为了计算所述DCO增益值，所述处理器用于执行一个或多个固件操作。
在实施例9中，在根据实施例1所述的设备中，所述处理器还用于将所计算的DCO增益提供给所述PLL的环路滤波器。
在实施例10中，在根据实施例1所述的设备中，所述一个或多个处理器用于：确定所述PLL的温度指示；以及至少部分地基于所述PLL的温度指示来补偿所述PLL的所计算的DCO增益。
实施例11是一种用于为移动通信校准RF电路的移动装置的设备，其包括：用于基于目标频率来确定数字锁相环(PLL)的数控振荡器(DCO)的粗调设置的装置；以及用于基于校准粗调设置和在所述校准粗调设置下测量的校准DCO增益来计算所述粗调设置下的DCO增益值的装置。
在实施例12中，根据实施例11所述的设备还包括用于确定所述校准DCO增益的装置。
在实施例13中，根据实施例11所述的设备还包括用于使用所计算的DCO增益值来执行PLL锁定到所述目标频率的装置。
在实施例14中，根据实施例11所述的设备还包括用于测量所述DCO的输出频率的装置。
在实施例15中，在根据实施例11所述的设备中，所述DCO包括：用于粗调所述DCO的输出频率的装置；以及用于细调所述DCO的输出频率的装置。
在实施例16中，在根据实施例11所述的设备中，在PLL锁定期间使用所述DCO增益值将所述细调电容器组设置为细电容。
实施例17是一种计算锁相环的增益值的移动装置的系统，其包括：数控振荡器(DCO)，其包括粗调电容器组和细调电容器组；耦合到所述DCO的一个或多个处理器，所述一个或多个处理器用于：基于校准粗调设置来确定校准DCO增益；基于目标频率确定所述DCO的粗调设置；以及在所述DCO的粗调设置下计算DCO增益。
在实施例18中，根据权利要求17所述的系统还包括用于以所述目标频率接收或发射无线信号的天线。
在实施例19中，根据权利要求17所述的系统还包括耦合到所述一个或多个处理器的基带电路，所述基带电路用于：基于从移动网络接收的消息来确定所述目标频率；以及向所述处理器提供所述目标频率。
在实施例20中，在根据权利要求17所述的系统中，所述一个或多个处理器用于确定所述DCO的粗调设置；以及响应于接收到将从网络接收数据的指示来确定所述DCO增益。
在实施例21中，在根据权利要求17所述的系统中，为了确定所述校准DCO增益，所述一个或多个处理器用于：在第一细调设置和所述校准粗调设置下测量所述DCO输出的第一频率；在第二细调设置和所述校准粗调设置下测量所述DCO输出的第二频率；以及基于所测量的第一频率和第二频率来计算所述校准DCO增益。
实施例22是一种方法，其包括：基于目标频率来确定数字锁相环(PLL)的数控振荡器(DCO)的粗调设置；以及基于校准粗调设置和在所述校准粗调设置下测量的校准DCO增益来计算所述粗调设置下的DCO增益值。
在实施例23中，根据实施例22所述的方法还包括：基于提供给所述DCO的粗调值将所述DCO的粗调电容器组设置为粗调电容；以及在PLL锁定期间使用所述DCO增益值将所述DCO的细调电容器组设置为细电容。
在实施例24中，根据实施例22所述的方法还包括在所述设备的引导校准期间生成所述校准DCO增益。
在实施例25中，在根据实施例24所述的方法中，生成所述校准DCO增益还包括：确定所述校准粗调设置；对于第一细调值在校准粗调设置下测量第一频率；对于第二细调值在校准粗调设置下测量第二频率；以及至少部分地基于所述第一频率和所述第二频率来确定所述校准DCO增益值。
在实施例26中，在根据实施例22所述的方法中，其中为了基于所述无线信道的频率确定所述DCO的粗调设置包括访问粗调表征曲线以便确定所述目标频率的粗调值。
在实施例27中，根据实施例22所述的方法还包括通过天线以所述目标频率发射数据。
在实施例28中，在根据实施例22所述的方法中，在已配置的无线电接入技术的准备宏操作期间执行确定所述粗调设置并且计算所述DCO增益值。
在实施例29中，根据实施例22所述的方法还包括将所计算的DCO增益提供给所述PLL的环路滤波器。
在实施例30中，根据实施例22所述的方法还包括：确定所述PLL的温度指示；以及至少部分地基于所述PLL的温度指示来补偿所述PLL的所计算的DCO增益。
实施例31是包括用于执行根据权利要求22至30中任一项所述的方法的装置的设备。
实施例32是一种机器可读存储装置，其包括机器指令，所述机器指令在被执行时致使设备执行根据权利要求22至30中任一项所述的方法。
在本文的描述中，阐述了许多特定细节，诸如以下的实例：特定类型的处理器和系统配置、特定的硬件结构、特定的架构和微架构细节、特定的寄存器配置、特定的指令类型、特定的系统部件、特定的测量值/高度、特定的处理器流水线阶段和操作等，以便提供对本公开的透彻理解。然而，显而易见的是，这些特定细节不需要用于实践本公开。在其他情况下，没有详细描述众所周知的部件或方法，诸如特定和替代性的处理器架构，用于所描述算法的特定逻辑电路/代码、特定的固件代码、特定的互连操作、特定的逻辑配置、特定的制造技术和材料、特定的编译器实现方式、代码中的算法的特定表达、特定的功率下降和门控技术/逻辑、以及计算机系统的其他特定操作细节，以便避免不必要地使本公开变得模糊。
用于编程逻辑以执行本公开的实现方式的指令可以存储在系统中的存储器(诸如DRAM、高速缓存、闪存或其他存储装置)内。此外，可以通过网络或通过其他计算机可读介质来分配指令。因此，机器可读介质可以包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机构，但不限于：软盘、光盘、光盘只读存储器(CD-ROM)和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、闪存、或用于通过互联网经由电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)来传输信息的有形机器可读存储装置。因此，计算机可读介质包括适用于以机器(例如，计算机)可读的形式存储或传输电子指令或信息的任何类型的有形机器可读介质。
本文所使用的模块是指硬件、软件和/或固件的任何组合。作为实例，模块包括与非暂时性介质相关联的硬件(诸如微控制器)以便存储适于由微控制器执行的代码。因此，在一个实现方式中，参考模块是指硬件，其被特别地配置成识别和/或执行要在非暂时形介质上保持的代码。此外，在另一个实现方式中，模块的使用是指包括代码的非暂时性介质，所述代码被特别地适配成由微控制器执行以便执行预定操作。并且如可以推测的，在又另一个实现方式中，术语模块(在此实例中)可以指微控制器和非暂时性介质的组合。通常被示为分开的模块边界经常变化并且可能重叠。例如，第一模块和第二模块可以共享硬件、软件、固件或其组合，同时可能保留某种单独的硬件、软件或固件。在一个实现方式中，术语逻辑的使用包括硬件，诸如晶体管、寄存器或其他硬件(诸如可编程逻辑器件)。
在一个实现方式中，短语“被配置成”的使用是指安排、组合、制造、提供销售、进口和/或设计设备、硬件、逻辑或元件以便执行指定或确定的任务。在这个实例中，未操作的设备或其元件仍“被配置成”执行指定的任务，如果其被设计、耦合和/或互连以便执行所述指定的任务的话。作为纯粹说明性实例，逻辑门可以在操作期间提供0或1。但是，“被配置成”向时钟提供使能信号的逻辑门不包括可提供1或0的每个可能逻辑门。相反，逻辑门是以某种方式耦合的逻辑门，使得在操作期间1或0的输出将启用时钟。再次指出，术语“被配置成”的使用不需要操作，而是侧重于设备、硬件和/或元件的潜在状态，其中在潜在状态下，设备、硬件和/或元件被设计成在设备、硬件和/或元件正在操作时执行特定任务。
此外，在一个实现方式中，短语“用于”、“能够”和/或“可操作以便”使用是某种设备、逻辑、硬件和/或元件以这种方式设计，使得能够以特定方式使用所述设备、逻辑、硬件和/或元件。注意，在一个实现方式中，用于、能够或可操作以便的上述使用是指设备、逻辑、硬件和/或元件的潜在状态，其中设备、逻辑、硬件和/或元件不是正在操作，而是以使得能够按指定方式使用设备的这种方式设计。
上述方法、硬件、软件、固件或代码的实现方式可以通过可由处理元件执行的指令或代码来实现，所述指令或代码存储在机器可访问介质、机器可读介质、计算机可访问介质、或计算机可读介质上。非暂时性机器可访问/可读介质包括以机器可读形式提供(即，存储和/或传输)信息的任何机制，诸如计算机或电子系统。例如，非暂时性机器可访问介质包括：随机存取存储器(RAM)，诸如静态RAM(SRAM)或动态RAM(DRAM)；ROM；磁性或光学存储介质；闪存装置；电子存储装置；光学存储装置；声学存储装置；用于保存从暂时(传播)信号(例如，载波、红外信号、数字信号)接收的信息的其他形式的存储装置等，所述存储装置与可能从那里接收信息的非暂时性介质区分开来。
用于编程逻辑以执行本公开的实现方式的指令可以存储在系统中的存储器(诸如DRAM、高速缓存、闪存或其他存储装置)内。此外，可以通过网络或通过其他计算机可读介质来分配指令。因此，机器可读介质可以包括用于以机器(例如，计算机)可读的形式存储或传输信息的任何机构，但不限于：软盘、光盘、光盘只读存储器(CD-ROM)和磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、可擦除可编程只读存储器(EPROM)、电可擦除可编程只读存储器(EEPROM)、磁卡或光卡、闪存、或用于通过互联网经由电、光、声或其他形式的传播信号(例如，载波、红外信号、数字信号等)来传输信息的有形机器可读存储装置。因此，计算机可读介质包括适用于以机器(例如，计算机)可读的形式存储或传输电子指令或信息的任何类型的有形机器可读介质。
本说明书通篇对“一个实现方式”或“一实现方式”的提及意味着结合所述实现方式描述的特定特征、结构或特性包括在本公开的至少一个实现方式中。因此，贯穿本说明书在各个地方出现短语“在一个实现方式中”或“在一实现方式中”或“在一些实现方式中”不必要全部是指相同的实现方式。此外，在一个或多个实现方式中，特定特征、结构或特性可以任何合适的方式组合。
在先前描述的说明书中，已经参考特定示例性实现方式来给出详细描述。然而，将显而易见的是：在不脱离如在随附权利要求书中阐述的本公开的更宽广精神和范围的情况下，可以对其做出各种修改和改变。因此，应以说明性意义而不是限制性意义来理解本说明书和附图。此外，实现方式和其他示例性语言的上述使用不一定指代相同的实现方式或相同的实例，而是可以指代不同的和相异的实现方式以及潜在相同的实现方式。
详细描述中的一些部分依据在计算机存储器内的对数据位的运算的算法和符号表示而被展示。这些算法描述和表示是在数据处理技术领域中的技术人员所使用方法，以便最有效地将它们的工作实质传送至本领域中的其他技术人员。这里，算法通常被认为是导致所期望结果的自相一致的操作序列。操作是指需要对物理量的物理操控的操作。尽管并非必要，但这些量通常采取能够被存储、转移、组合、比较及以其他方式操纵的电信号或磁信号的形式。已经证实，主要出于普遍使用原因，有时可以适宜地将这些信号称为比特、值、元素、符号、字符、项、数字等。本文中所描述的框可在硬件、软件、固件或其组合中实现。
然而，应当牢记，所有这些和类似的术语均意图与适当的物理量关联，并且仅仅是应用于这些量的适宜标记。除非在以下讨论中另外明确地说明清楚，否则应了解，本发明全篇中利用诸如“选择”、“接收”、“确定”、“生成”、“测量”、“计算”、“设置”、“识别”、“执行”、“传输”、“通信”、“访问”等术语的讨论是指计算系统或类似电子计算装置的动作和处理，所述系统或装置将计算系统的寄存器和存储器内的表示为物理(例如，电子)量的数据操纵并变换成计算系统存储器或寄存器或其他此类信息存储、传输或显示装置内的类似地表示为物理量的其他数据。
词语“实例”和“示例性”在本文中用于意味着用作实例、例子或图解。在本文中被描述为“实例”或“示例性”的任意方面或设计不必然被理解为相比其他方面或设计是优选或有利的。相反，词语“实例”或“示例性”是的使用旨在以具体的方式给出概念。如本申请中所使用的，术语“或”旨在表示包括性的“或”而非排他性的“或”。也就是说，除非以其他方式指出或者从上下文所清楚，否则“X包括A或B”旨在表示任何自然的包括性排列。也就是说，如果X包括A；X包括B；或者X包括A和B两者，则“X包括A或B”在任何上述实例下都得到满足。此外，除非以其他方式指出或者从上下文所清楚是针对单数形式，否则在本申请和所附权利要求中使用的冠词“一”一般应当被理解为表示“一个或多个”。此外，术语“一实现方式”或“一个实现方式”或“一实现”或“一个实现”在全文中的使用并不旨在表示相同的实现方式或实现，除非这样描述。此外，如本文所使用的术语“第一”、“第二”、“第三”、“第四”等旨在作为用于区分不同元件的标签，并且可能不一定具有根据其数字标志的次序含义。

Claims (22)

1.一种用于为移动通信校准RF电路的移动装置的设备，包括：
锁相环PLL，所述锁相环包括数控振荡器DCO；以及
耦合到所述PLL的一个或多个处理器，所述处理器用于：
基于无线信道的目标频率确定所述DCO的粗调设置；以及
基于校准粗调设置的校准DCO增益值来计算所述粗调设置的DCO增益值，
其中为了生成所述校准DCO增益，所述一个或多个处理器还用于：
确定所述校准粗调设置；
对于第一细调值在校准粗调设置下测量第一频率；
对于第二细调值在校准粗调设置下测量第二频率；以及
至少部分地基于所述第一频率和所述第二频率来确定所述校准DCO增益值。
2.根据权利要求1所述的设备，其中所述DCO包括粗调电容器组和细调电容器组，其中基于提供给所述DCO的粗调值将所述粗调电容器组设置为粗电容，并且在PLL锁定期间使用所述DCO增益值将所述细调电容器组设置为细电容。
3.根据权利要求1所述的设备，其中所述一个或多个处理器还用于在所述设备的引导校准期间生成所述校准DCO增益。
4.根据权利要求1所述的设备，其中为了基于无线信道的频率确定所述DCO的粗调设置，所述处理器用于访问粗调表征曲线以便确定所述目标频率的粗调值。
5.根据权利要求1所述的设备，其还包括用于以所述目标频率接收或发射数据的天线。
6.根据权利要求1所述的设备，其中所述一个或多个处理器用于在已配置的无线电接入技术的准备宏操作期间确定所述粗调设置并且计算所述DCO增益值。
7.根据权利要求1所述的设备，其中为了计算所述DCO增益值，所述处理器用于执行一个或多个固件操作。
8.根据权利要求1所述的设备，其中所述处理器还用于将所计算的DCO增益提供给所述PLL的环路滤波器。
9.根据权利要求1所述的设备，其中所述一个或多个处理器用于：
确定所述PLL的温度指示；以及
至少部分地基于所述PLL的温度指示来补偿所述PLL的所计算的DCO增益。
10.一种用于为移动通信校准RF电路的移动装置的设备，包括：
用于基于目标频率来确定数字锁相环PLL的数控振荡器DCO的粗调设置的装置；以及
用于基于校准粗调设置和在所述校准粗调设置下测量的校准DCO增益来计算所述粗调设置下的DCO增益值的装置，
其中为了生成所述校准DCO增益，所述设备还包括：
用于确定所述校准粗调设置的装置；
用于对于第一细调值在校准粗调设置下测量第一频率的装置；
用于对于第二细调值在校准粗调设置下测量第二频率的装置；以及
用于至少部分地基于所述第一频率和所述第二频率来确定所述校准DCO增益值的装置。
11.根据权利要求10所述的设备，其还包括用于确定所述校准DCO增益的装置。
12.根据权利要求10所述的设备，其还包括用于使用所计算的DCO增益值来执行PLL锁定到所述目标频率的装置。
13.根据权利要求10所述的设备，其还包括用于测量所述DCO的输出频率的装置。
14.根据权利要求10所述的设备，其中所述DCO包括：
用于粗调所述DCO的输出频率的装置；以及
用于细调所述DCO的所述输出频率的装置。
15.根据权利要求14所述的设备，其中在PLL锁定期间使用所述DCO增益值将所述DCO包括的细调电容器组设置为细电容。
16.一种计算锁相环的增益值的移动装置的系统，包括：
数控振荡器DCO，其包括粗调电容器组和细调电容器组；
耦合到所述DCO的一个或多个处理器，所述一个或多个处理器用于：
基于校准粗调设置来确定校准DCO增益；
基于目标频率确定所述DCO的粗调设置；以及
在所述DCO的粗调设置下计算DCO增益，
其中为了确定所述校准DCO增益，所述一个或多个处理器用于：
在第一细调设置和所述校准粗调设置下测量所述DCO输出的第一频率；
在第二细调设置和所述校准粗调设置下测量所述DCO输出的第二频率；以及
基于所测量的第一频率和第二频率来计算所述校准DCO增益。
17.一种为移动通信校准RF电路的方法，其包括：
基于无线信道的目标频率确定数字锁相环PLL的数控振荡器DCO的粗调设置；以及
基于校准粗调设置和在所述校准粗调设置下测量的校准DCO增益来计算所述粗调设置下的DCO增益值，
其中生成所述校准DCO增益还包括：
确定所述校准粗调设置；
对于第一细调值在校准粗调设置下测量第一频率；
对于第二细调值在校准粗调设置下测量第二频率；以及
至少部分地基于所述第一频率和所述第二频率来确定所述校准DCO增益值。
18.根据权利要求17所述的方法，其还包括：
基于提供给所述DCO的粗调值将所述DCO的粗调电容器组设置为粗调电容；以及
在PLL锁定期间使用所述DCO增益值将所述DCO的细调电容器组设置为细电容。
19.根据权利要求17所述的方法，其还包括在用于为移动通信校准RF电路的移动装置的设备的引导校准期间生成所述校准DCO增益。
20.根据权利要求17所述的方法，其中基于所述无线信道的目标频率确定所述DCO的粗调设置包括：访问粗调表征曲线以便确定所述目标频率的粗调值。
21.根据权利要求17所述的方法，其中在已配置的无线电接入技术的准备宏操作期间执行确定所述粗调设置并且计算所述DCO增益值。
22.一种机器可读存储装置，其包括机器指令，所述机器指令在被执行时致使设备执行根据权利要求17至21中任一项所述的方法。
CN201710522439.4A 2016-07-01 2017-06-30 在快速锁定锁相环中对数控振荡器的增益校准 Active CN107565958B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/200,910 2016-07-01
US15/200,910 US9774363B1 (en) 2016-07-01 2016-07-01 Gain calibration for digitally controlled oscillator in fast locking phase locked loops

Publications (2)

Publication Number Publication Date
CN107565958A CN107565958A (zh) 2018-01-09
CN107565958B true CN107565958B (zh) 2023-10-03

Family

ID=59055057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710522439.4A Active CN107565958B (zh) 2016-07-01 2017-06-30 在快速锁定锁相环中对数控振荡器的增益校准

Country Status (3)

Country Link
US (1) US9774363B1 (zh)
EP (1) EP3264608A1 (zh)
CN (1) CN107565958B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109756240B (zh) * 2019-01-25 2021-02-09 广州全盛威信息技术有限公司 具有增益控制装置的无线通信接收机及增益控制方法
CN111984056B (zh) * 2020-07-10 2021-04-27 中国人民解放军战略支援部队航天工程大学 基于gpu纹理缓存和累积误差补偿的数控振荡器及实现方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898343B1 (en) * 2007-12-21 2011-03-01 Rf Micro Devices, Inc. Frequency-locked loop calibration of a phase-locked loop gain
EP3038259A2 (en) * 2014-12-22 2016-06-29 Intel IP Corporation Coarse tuning selection for phase locked loops

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7323944B2 (en) * 2005-04-11 2008-01-29 Qualcomm Incorporated PLL lock management system
US9397613B2 (en) * 2014-10-03 2016-07-19 Short Circuit Technologies Llc Switching current source radio frequency oscillator

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7898343B1 (en) * 2007-12-21 2011-03-01 Rf Micro Devices, Inc. Frequency-locked loop calibration of a phase-locked loop gain
EP3038259A2 (en) * 2014-12-22 2016-06-29 Intel IP Corporation Coarse tuning selection for phase locked loops

Also Published As

Publication number Publication date
CN107565958A (zh) 2018-01-09
US9774363B1 (en) 2017-09-26
EP3264608A1 (en) 2018-01-03

Similar Documents

Publication Publication Date Title
US9735952B2 (en) Calibration of dynamic error in high resolution digital-to-time converters
JP4955769B2 (ja) 複数の通信システムのための基準信号生成
US10819033B2 (en) Transmitting and receiving radio signals with tunable antennas tuned based on throughput performance
KR101237621B1 (ko) 위치 결정 기능을 갖는 무선 디바이스에 대한 기준 발진기 관리
US9882661B1 (en) Closed loop calibration by frequency separation
CN107565958B (zh) 在快速锁定锁相环中对数控振荡器的增益校准
US11212017B2 (en) Phase-locked loop (PLL) calibration
CN107425858B (zh) 用于二阶拦截点(ip2)校准的方法和设备
US10680619B2 (en) Digital phase locked loop frequency estimation
US20090243742A1 (en) Method and system for frequency tuning based on characterization of an oscillator
US9806880B1 (en) Dynamic adjustment of a response characteristic of a phase-locked loop digital filter
US8254856B2 (en) Method and system for processing imperfections of a radio frequency transmission subsystem and communication appliance incorporating such a transmission subsystem
EP3975430B1 (en) High-resolution and agile frequency measurement
EP3422579A1 (en) Phase synchronization between two phase locked loops
US10511468B2 (en) Iterative frequency offset estimation in wireless networks
US20170371990A1 (en) Model-based calibration of an all-digital phase locked loop
JP2002228737A (ja) 測位情報受信装置および測位情報受信方法
US9614713B1 (en) Transmit amplitude and phase modulation based on two constant-amplitude phasors
US8855579B2 (en) System and method for correcting integral nonlinearity in an oscillator system
US20240097689A1 (en) Synchronizing multiple phase-locked loop circuits
JP2010263477A (ja) 無線通信端末および無線通信制御方法
JP2006067516A (ja) リップル特性補正回路及びリップル特性補正方法
KR20060087747A (ko) 다중 경로 수신기에서 자동 주파수 제어 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210630

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.

GR01 Patent grant
GR01 Patent grant