CN107562658A - Cpu取指系统及取指方法 - Google Patents
Cpu取指系统及取指方法 Download PDFInfo
- Publication number
- CN107562658A CN107562658A CN201710795455.0A CN201710795455A CN107562658A CN 107562658 A CN107562658 A CN 107562658A CN 201710795455 A CN201710795455 A CN 201710795455A CN 107562658 A CN107562658 A CN 107562658A
- Authority
- CN
- China
- Prior art keywords
- instruction
- cpu
- bus control
- fetching
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000015654 memory Effects 0.000 claims abstract description 51
- 238000003860 storage Methods 0.000 claims abstract description 28
- 238000013519 translation Methods 0.000 claims abstract description 6
- 230000006870 function Effects 0.000 claims description 11
- 230000005055 memory storage Effects 0.000 claims description 8
- 235000008409 marco Nutrition 0.000 claims description 4
- 244000078446 marco Species 0.000 claims description 4
- 230000001360 synchronised effect Effects 0.000 claims description 3
- 230000008569 process Effects 0.000 abstract description 9
- 230000000694 effects Effects 0.000 abstract description 2
- 230000008901 benefit Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
- Advance Control (AREA)
Abstract
本发明提供了一种CPU取指系统及取指方法，包括：CPU、至少两个总线控制器和与总线控制器一一对应的指令存储器；CPU用于向各个总线控制器发送第一地址范围内的指令地址；至少两个总线控制器分别与其对应的指令存储器连接，当至少两个总线控制器中的一个确定指令地址位于其取指范围内，将指令地址转换为存储地址，在对应的指令存储器内读取存储于存储地址处的指令，各个总线控制器的取值范围不同且每个总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量，至少两个所述总线控制器的取指范围组成第一地址范围，达到CPU可以不间断的令不同总线控制器完成不同的取指过程，减少CPU的等待时间，提高取指效率的技术效果。
Description
技术领域
本发明涉及计算机技术领域，尤其是涉及一种CPU取指系统及取指方法。
背景技术
随着微控制器(Micro Controller Unit，MCU)在计算机领域的广泛应用，程序所占用的空间越来越大，这就要求芯片具备更大的存储空间。然而，更大的存储空间意味着成本的上升，为了在功能和成本之间取得平衡，越来越多的厂家选用串行式周边接口(SerialPeripheral Interface，SPI)、双线式串行式周边接口(Dual Serial PeripheralInterface，DSPI)或四线式串行式周边接口(Queued Serial Peripheral Interface，QSPI)的外置Flash，CPU通过SPI、DSPI或QSPI接口访问芯片外部的Flash来进行程序执行。
但是，SPI的接口只有1根数据线，DSPI的接口只有2根数据线，QSPI的接口只有4根数据线，这会在很大程度上限制CPU读取指令的数据量，造成取指瓶颈，使得CPU经常处于等待状态，对CPU的性能造成很大的损失，降低CPU的工作效率。
发明内容
有鉴于此，本发明的目的在于提供一种CPU取指系统及取指方法，以解决现有技术中存在的CPU取指过程存在取指瓶颈，CPU经常处于等待状态，对CPU的性能造成很大的损失，降低CPU的工作效率的技术问题。
第一方面，本发明实施例提供了一种CPU取指系统，包括：CPU、至少两个总线控制器和与所述总线控制器一一对应的至少两个指令存储器；
所述CPU分别与至少两个所述总线控制器连接，用于向各个所述总线控制器发送第一地址范围内的指令地址；
至少两个所述总线控制器分别与其对应的指令存储器连接，当至少两个所述总线控制器中的一个确定所述指令地址位于其取指范围内，所述总线控制器利用预设函数关系式将所述指令地址转换为存储地址，在对应的所述指令存储器内读取存储于所述存储地址处的指令，各个所述总线控制器的取值范围不同且每个所述总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量，至少两个所述总线控制器的取指范围组成所述第一地址范围。
结合第一方面，本发明实施例提供了第一方面的第一种可能的实施方式，其中，还包括：高速缓冲存储器Cache；
所述Cache设置于所述CPU和至少两个所述总线控制器之间，用于存储接收到的预设数量个指令地址及根据所述指令地址获取的指令，以便当接收到指令地址且所述指令地址为当前存储的预设数量个指令地址中的任意一个时，将存储的根据所述指令地址获取的指令发送给所述CPU。
结合第一方面，本发明实施例提供了第一方面的第二种可能的实施方式，其中，所述Cache内存储指令的数量小于或者等于至少两个指令存储器内存储的指令的数量。
结合第一方面，本发明实施例提供了第一方面的第三种可能的实施方式，其中，所述总线控制器与其对应的指令存储器通过四线式SPI总线连接。
结合第一方面，本发明实施例提供了第一方面的第四种可能的实施方式，其中，所述指令存储器为双倍速率同步动态随机存储器DDR。
结合第一方面，本发明实施例提供了第一方面的第五种可能的实施方式，其中，所述总线控制器和所述指令存储器的数量均为2个。
第二方面，本发明实施例还提供一种CPU取指方法，应用于第一方面的第五种可能的实施方式中，所述方法包括如下步骤：
接收CPU发送的第一地址范围内的指令地址；
判断所述指令地址是否位于其取指范围内；
当所述指令地址位于其取指范围内时，利用预设函数关系式将所述指令地址转换为存储地址，所述总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量；
在对应的所述指令存储器内读取存储于所述存储地址处的指令。
结合第二方面，本发明实施例提供了第二方面的第一种可能的实施方式，其中，所述判断所述指令地址是否位于其取指范围内，包括：
判断所述指令地址是否为奇数地址；
当所述指令地址为奇数地址时，确定所述指令地址位于其取指范围。
结合第二方面，本发明实施例提供了第二方面的第二种可能的实施方式，其中，判断所述指令地址是否位于其取指范围内，包括：
判断所述指令地址是否为偶数地址；
当所述指令地址为偶数地址时，确定所述指令地址位于其取指范围。
第三方面，本发明实施例还提供一种具有处理器可执行的非易失的程序代码的计算机可读介质，所述程序代码使所述处理器执行第二方面所述的方法。
本发明实施例带来了以下有益效果：本发明实施例可以在CPU向地址总线发送指令地址后，至少两个所述总线控制器分别监测到指令地址，并分别根据位于其取指范围内的指令地址去相应的指令存储器读取指令，CPU可以不间断的令不同总线控制器完成不同的取指过程，减少CPU的等待时间，提高取指效率。
本发明的其他特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的CPU取指系统的结构图；
图2为本发明实施例提供的CPU取指系统的一种结构图；
图3为本发明实施例提供的CPU取指系统的另一种结构图；
图4为本发明实施例提供的CPU取指方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
由于目前SPI的接口只有1根数据线，DSPI的接口只有2根数据线，QSPI的接口只有4根数据线，这会在很大程度上限制CPU读取指令的数据量，造成取指瓶颈，使得CPU经常处于等待状态，对CPU的性能造成很大的损失，降低CPU的工作效率，基于此，本发明实施例提供的一种CPU取指系统及取指方法，可以在CPU向地址总线发送指令地址后，至少两个所述总线控制器分别监测到指令地址，并分别根据位于其取指范围内的指令地址去相应的指令存储器读取指令，CPU无需等待上一个指令获取完毕，即可启动下一次的取指过程，减少CPU的等待时间，提高取指效率。
为便于对本实施例进行理解，首先对本发明实施例所公开的CPU取指系统进行详细介绍所述，如图1所示，CPU取指系统包括：CPU 01、至少两个总线控制器02和与所述总线控制器一一对应的至少两个指令存储器03；
所述CPU 01分别与至少两个所述总线控制器02连接，用于向各个所述总线控制器02发送第一地址范围内的指令地址；
在实际应用中，CPU 01可以向地址总线发送指令地址，然后总线控制器02从地址总线上读取指令地址，CPU 01在发送指令地址时，可以将第一地址范围内的各个指令地址按照指令地址递增的顺序逐个发送到地址总线上，也可以将第一地址范围内的各个指令地址以指令组合的方式发送到地址总线上，每个指令组合内的指令地址连续且数量与总线控制器02的数量相等，例如，假设总线控制器02的数量为两个，则指令组合内的指令地址也为两个，且这两个指令地址之间应当没有其它指令地址；再例如，假设总线控制器02的数量为三个，则指令组合内的指令地址也为三个，且这三个指令地址中每两个相邻的指令地址之间没有其它指令地址。
至少两个所述总线控制器02分别与其对应的指令存储器03连接，当至少两个所述总线控制器02中的一个确定所述指令地址位于其取指范围内，所述总线控制器02利用预设函数关系式将所述指令地址转换为存储地址，在对应的所述指令存储器03内读取存储于所述存储地址处的指令。
在本发明实施例中，取指范围可以指指令地址为奇数地址、指令地址为偶数地址、指令地址为三的整数倍、指令地址为三的倍数余1、指令地址为三的倍数余2等等。所述总线控制器02与其对应的指令存储器03通过四线式SPI总线连接。
每个总线控制器02在读取到指令地址后，会均会判断指令地址是否位于其取指范围内，又由于各个所述总线控制器02的取值范围不同且每个所述总线控制器02的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器02的数量，至少两个所述总线控制器02的取指范围组成所述第一地址范围，所以至少两个总线控制器02中的每个总线控制器02分别只能够根据其取指范围内的指令地址进行取指，各个总线控制器02会分别将指令地址转化为指令在指令存储器03内的存储地址，然后各个总线控制器02分别去其对应的指令存储器03内存储地址处读取指令。
作为一种优选的实施方式，如图2所示，总线控制器的数量为两个，指令存储器的数量也为两个，总线控制器与对应的指令存储器连接，在CPU先向地址总线发送指令地址0(指令地址0为奇数地址)后，两个总线控制器均会读取到该指令地址0，两个总线控制器会分别判断该指令地址0是否位于其取指范围内，假设总线控制器1对应的取指范围是指令地址为奇数地址，总线控制器2的取指范围是指令地址为偶数地址，则总线控制器1在读取到指令地址0后，会判断该指令地址0是否为奇数地址，同理，总线控制器2会判断该指令地址0是否为偶数地址，由于指令地址0为奇数地址，所以总线控制器1会确定该指令地址位于取指范围内，然后总线控制器1会将指令地址转化为指令在指令存储器内的存储地址，进而从其对应的指令存储器中存储地址处读取指令，由于总线控制器2确定该指令地址不位于取指范围内，所以总线控制器2结束处理流程。
当CPU向地址总线发送指令地址1(指令地址1为偶数地址)后，两个总线控制器均会读取到该指令地址1，两个总线控制器会分别判断该指令地址1是否位于其取指范围内，假设总线控制器1的取指范围是指令地址为奇数地址，总线控制器2的取指范围是指令地址为偶数地址，则总线控制器1在读取到指令地址1后，会判断该指令地址1是否位于其取指范围内，同理，总线控制器2会判断该指令地址1是否位于其取指范围内，由于指令地址1为偶数地址，所以总线控制器1会确定该指令地址不位于取指范围内并结束处理流程，总线控制器2会确定该指令地址位于取指范围内，然后总线控制器2会将指令地址转化为指令在指令存储器内的存储地址，进而从其对应的指令存储器中存储地址处读取指令总线控制器2会从其对应的指令存储器中读取指令。
在本发明实施例中，各个所述总线控制器的预设函数关系式不同，由于不同总线控制器处理的指令地址是不同的，所以要想将指令地址转化为指令存储器内连续的地址，需要不同的函数关系式来转换，例如，在只存在两个总线控制器及两个指令存储器时，则总线控制器1的预设函数关系式可以为：存储地址＝指令地址/2，总线控制器2的预设函数关系式可以为：存储地址＝(指令地址+1)/2。
同理，假设总线控制器的数量为三个，指令存储器的数量也为三个时，在指令地址为三的整数倍、指令地址为三的倍数余1、指令地址为三的倍数余2时，分别有三个总线控制器在对应的指令存储器内读取指令。
总线控制器的数量可以根据实际情况设定，本发明不做限定。所述指令存储器可以为双倍速率同步动态随机存储器DDR，以便于加快总线控制器在指令存储器内读取指令的速度。
本发明实施例可以在CPU向地址总线发送指令地址后，至少两个所述总线控制器分别监测到指令地址，并分别根据位于其取指范围内的指令地址去相应的指令存储器读取指令，CPU无需等待上一个指令获取完毕，即可启动下一次的取指过程，减少CPU的等待时间，提高取指效率。
在本发明的又一实施例中，如图3所示，所述CPU取指系统，还包括：高速缓冲存储器Cache 04；
所述高速缓冲存储器Cache 04设置于所述CPU和至少两个所述总线控制器之间，即所述Cache 04能够接收到CPU发送的指令地址和各个总线控制器根据指令地址读取到的指令，并可以将指令地址和指令对应存储，用于存储接收到的预设数量个指令地址及根据所述指令地址获取的指令，以便当接收到指令地址且所述指令地址为当前存储的预设数量个指令地址中的任意一个时，将存储的根据所述指令地址获取的指令发送给所述CPU。
在本发明实施例中，所述Cache 04内存储指令的数量小于或者等于至少两个指令存储器内存储的指令的数量，本领域技术人员可以知晓的是，Cache内存储指令的数量越多，CPU取指速度越快。
在本发明的又一实施例中，如图4所示，本发明实施例所提供的方法，其实现原理及产生的技术效果和前述装置实施例相同，为简要描述，方法实施例部分未提及之处，可参考前述装置实施例中相应内容。还提供一种CPU取指方法，应用于前述实施例中的总线控制器中，所述方法包括如下步骤。
步骤S101，接收CPU发送的第一地址范围内的指令地址；
步骤S102，判断所述指令地址是否位于其取指范围内；
当所述指令地址位于其取指范围内时，步骤S103，利用预设函数关系式将所述指令地址转换为存储地址，所述总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量；
步骤S104，在对应的所述指令存储器内读取存储于所述存储地址处的指令。
所述步骤S102可以包括以下步骤。
判断所述指令地址是否为奇数地址；
当所述指令地址为奇数地址时，确定所述指令地址位于其取指范围。
或者，所述步骤S102可以包括以下步骤。
判断所述指令地址是否为偶数地址；
当所述指令地址为偶数地址时，确定所述指令地址位于其取指范围。
在本发明的又一实施例中，还提供一种具有处理器可执行的非易失的程序代码的计算机可读介质，所述程序代码使所述处理器执行前述方法实施例所述的方法。
本发明实施例所提供的进行CPU取指方法的计算机程序产品，包括存储了CPU可执行的非易失的程序代码的计算机可读存储介质，所述程序代码包括的指令可用于执行前面方法实施例中所述的方法，具体实现可参见方法实施例，在此不再赘述。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读指令存储器(ROM，Read-Only Memory)、随机存取指令存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。
Claims (10)
1.一种CPU取指系统，其特征在于，包括：CPU、至少两个总线控制器和与所述总线控制器一一对应的至少两个指令存储器；
所述CPU分别与至少两个所述总线控制器连接，用于向各个所述总线控制器发送第一地址范围内的指令地址；
至少两个所述总线控制器分别与其对应的指令存储器连接，当至少两个所述总线控制器中的一个确定所述指令地址位于其取指范围内，所述总线控制器利用预设函数关系式将所述指令地址转换为存储地址，在对应的所述指令存储器内读取存储于所述存储地址处的指令，各个所述总线控制器的取值范围不同且每个所述总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量，至少两个所述总线控制器的取指范围组成所述第一地址范围。
2.根据权利要求1所述的CPU取指系统，其特征在于，还包括：高速缓冲存储器Cache；
所述Cache设置于所述CPU和至少两个所述总线控制器之间，用于存储接收到的预设数量个指令地址及根据所述指令地址获取的指令，以便当接收到指令地址且所述指令地址为当前存储的预设数量个指令地址中的任意一个时，将存储的根据所述指令地址获取的指令发送给所述CPU。
3.根据权利要求2所述的CPU取指系统，其特征在于，所述Cache内存储指令的数量小于或者等于至少两个指令存储器内存储的指令的数量。
4.根据权利要求3所述的CPU取指系统，其特征在于，所述总线控制器与其对应的指令存储器通过四线式SPI总线连接。
5.根据权利要求4所述的CPU取指系统，其特征在于，所述指令存储器为双倍速率同步动态随机存储器DDR。
6.根据权利要求5所述的CPU取指系统，其特征在于，所述总线控制器和所述指令存储器的数量均为2个。
7.一种CPU取指方法，其特征在于，应用于如权利要求6所述的总线控制器中，所述方法包括如下步骤：
接收CPU发送的第一地址范围内的指令地址；
判断所述指令地址是否位于其取指范围内；
当所述指令地址位于其取指范围内时，利用预设函数关系式将所述指令地址转换为存储地址，所述总线控制器的取指范围内任意相邻的两个指令地址之间的间隔等于总线控制器的数量；
在对应的所述指令存储器内读取存储于所述存储地址处的指令。
8.根据权利要求7所述的CPU取指方法，其特征在于，判断所述指令地址是否位于其取指范围内，包括：
判断所述指令地址是否为奇数地址；
当所述指令地址为奇数地址时，确定所述指令地址位于其取指范围。
9.根据权利要求7所述的CPU取指方法，其特征在于，判断所述指令地址是否位于其取指范围内，包括：
判断所述指令地址是否为偶数地址；
当所述指令地址为偶数地址时，确定所述指令地址位于其取指范围。
10.一种具有处理器可执行的非易失的程序代码的计算机可读介质，其特征在于，所述程序代码使所述处理器执行所述权利要求7-9任一所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710795455.0A CN107562658B (zh) | 2017-09-06 | 2017-09-06 | Cpu取指系统及取指方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710795455.0A CN107562658B (zh) | 2017-09-06 | 2017-09-06 | Cpu取指系统及取指方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107562658A true CN107562658A (zh) | 2018-01-09 |
| CN107562658B CN107562658B (zh) | 2024-05-28 |
Family
ID=60978112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710795455.0A Active CN107562658B (zh) | 2017-09-06 | 2017-09-06 | Cpu取指系统及取指方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107562658B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101078979A (zh) * | 2007-06-29 | 2007-11-28 | 东南大学 | 具有多通道指令预取功能的存储控制电路 |
| CN101819560A (zh) * | 2009-02-27 | 2010-09-01 | 杭州晟元芯片技术有限公司 | 一种spi接口存储器执行程序方法和装置 |
| CN101933005A (zh) * | 2008-02-15 | 2010-12-29 | 飞思卡尔半导体公司 | 外围模块寄存器访问方法和装置 |
| CN104077080A (zh) * | 2013-03-29 | 2014-10-01 | 联发科技股份有限公司 | 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器 |
| CN207529371U (zh) * | 2017-09-06 | 2018-06-22 | 北京融通高科微电子科技有限公司 | Cpu取指系统及电子设备 |
-
2017
- 2017-09-06 CN CN201710795455.0A patent/CN107562658B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101078979A (zh) * | 2007-06-29 | 2007-11-28 | 东南大学 | 具有多通道指令预取功能的存储控制电路 |
| CN101933005A (zh) * | 2008-02-15 | 2010-12-29 | 飞思卡尔半导体公司 | 外围模块寄存器访问方法和装置 |
| CN101819560A (zh) * | 2009-02-27 | 2010-09-01 | 杭州晟元芯片技术有限公司 | 一种spi接口存储器执行程序方法和装置 |
| CN104077080A (zh) * | 2013-03-29 | 2014-10-01 | 联发科技股份有限公司 | 存储器存取方法、存储器存取控制方法、spi闪存装置及其控制器 |
| CN207529371U (zh) * | 2017-09-06 | 2018-06-22 | 北京融通高科微电子科技有限公司 | Cpu取指系统及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107562658B (zh) | 2024-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11042297B2 (en) | Techniques to configure a solid state drive to operate in a storage mode or a memory mode | |
| CN107562672B (zh) | 一种提高矢量网络分析仪数据传输速率的系统及方法 | |
| US20220197365A1 (en) | Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation | |
| CN102012885A (zh) | 采用动态i2c总线实现通讯的系统及方法 | |
| CN103345451B (zh) | 一种在多核处理器中缓冲数据的方法 | |
| CN103714026B (zh) | 一种支持原址数据交换的存储器访问方法及装置 | |
| CN110069443B (zh) | 一种基于fpga控制的ufs存储阵列系统及数据传输方法 | |
| CN103927268A (zh) | 一种存储器的访问方法及装置 | |
| CN110647292B (zh) | 一种服务器系统中扩充存储容量的方法及系统 | |
| CN106489132A (zh) | 读写数据的方法、装置、存储设备和计算机系统 | |
| CN108959136A (zh) | 基于spi的数据传输加速装置、系统及数据传输方法 | |
| CN112017700A (zh) | 用于存储器装置的动态功率管理网络 | |
| CN104238957A (zh) | 串行外围接口控制器、串行外围接口快闪存储器及其存取方法和存取控制方法 | |
| US10990307B2 (en) | System and method for providing a configurable storage media interface | |
| CN102393838A (zh) | 数据处理方法及装置、pci-e总线系统、服务器 | |
| CN209514612U (zh) | 一种通信系统 | |
| CN107562658A (zh) | Cpu取指系统及取指方法 | |
| CN207529371U (zh) | Cpu取指系统及电子设备 | |
| US20240281050A1 (en) | Avs system, method and apparatus, and device and storage medium | |
| CN106168932A (zh) | 一种Flash控制方法及装置 | |
| CN105843363B (zh) | 一种芯片低功耗优化方法和装置 | |
| CN104391818B (zh) | 一种EtherCAT双网数据读写系统及其方法 | |
| CN102591820B (zh) | 一种idma总线桥装置 | |
| CN106057226B (zh) | 双端口存储系统的存取控制方法 | |
| CN205540143U (zh) | 主站通信控制器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20220812 Address after: Room 1302-2, 13th Floor, Building 1, No. 1 Shangdi Information Road, Haidian District, Beijing 100089 Applicant after: Beijing Shitong lingxun Technology Co.,Ltd. Address before: 100085 203-06, 2nd floor, 39 Xierqi street, Haidian District, Beijing Applicant before: BEIJING RT-HITECH MICROELECTRONIC TECHNOLOGY CO.,LTD. |
|
| TA01 | Transfer of patent application right | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |