CN107547451A - 一种多路服务器、cpu连接方法及装置 - Google Patents

Abstract

本申请提供一种多路服务器、CPU连接方法及装置，所述多路服务器包括：交换芯片、三个或者三个以上的CPU，其中：所述交换芯片，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；所述交换芯片，还用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。通过本申请的技术方案，当存在不在位CPU时，可以将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道，这样，可以提升CPU之间的传输带宽，提高服务器的处理能力。

Description

一种多路服务器、CPU连接方法及装置

技术领域

本申请涉及通信领域，尤其涉及一种多路服务器、CPU连接方法及装置。

背景技术

随着业务发展的需要，服务器通常可以包括多个CPU(Central Processing Unit，中央处理器)，而这个服务器也称为多路服务器，例如，包括4个CPU的服务器可以称为四路服务器。通过部署多个CPU，可以提高服务器的处理性能，并使得服务器可以承载服务器虚拟化、桌面虚拟化、内存计算等业务。

其中，CPU之间可以通过QPI(Quick Path Interconnect，快速通道互联)通道或者UPI(Ultra Path Interconnect，超级通道互联)通道进行通信，QPI通道或者UPI通道越多，则CPU之间的传输带宽越大，且服务器的能力就越强。

发明内容

本申请提供一种多路服务器，所述多路服务器包括：

交换芯片、三个或者三个以上的中央处理器CPU，其中：

所述交换芯片，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；

所述交换芯片，还用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

本申请提供一种CPU连接方法，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的中央处理器CPU，所述方法包括：

所述交换芯片确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；

所述交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

本申请提供一种CPU连接装置，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的中央处理器CPU，所述装置包括：

确定模块，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；

处理模块，用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

基于上述技术方案，本申请实施例中，当存在不在位CPU时，可以将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道，这样，可以提升CPU之间的传输带宽，提高服务器的处理能力。

附图说明

为了更加清楚地说明本申请实施例或者现有技术中的技术方案，下面将对本申请实施例或者现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据本申请实施例的这些附图获得其他的附图。

图1A和图1B是本申请一种实施方式中的多路服务器的硬件示意图；

图2A-图2E是本申请另一种实施方式中的多路服务器的硬件示意图；

图3是本申请一种实施方式中的CPU连接方法的流程图；

图4是本申请一种实施方式中的CPU连接装置的结构图。

具体实施方式

在本申请使用的术语仅仅是出于描述特定实施例的目的，而非限制本申请。本申请和权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其它含义。还应当理解，本申请实施例中使用的术语“和/或”是指包含一个或多个相关联的列出项目的任何或所有可能组合。

应当理解，尽管在本申请可能采用术语第一、第二、第三等来描述各种信息，但这些信息不应限于这些术语。这些术语仅用来将同一类型的信息彼此区分开。例如，在不脱离本申请范围的情况下，第一信息也可以被称为第二信息，类似地，第二信息也可以被称为第一信息。取决于语境，此外，所使用的词语“如果”可以被解释成为“在……时”，或者，“当……时”，或者，“响应于确定”。

本申请实施例中提出一种多路服务器，多路服务器是指包括三个或者三个以上的CPU的服务器。例如，包括4个CPU的服务器称为四路服务器，包括8个CPU的服务器称为八路服务器。通过部署多个CPU，可以提高服务器的处理性能，并使得服务器可以承载服务器虚拟化、桌面虚拟化、内存计算等业务。

参见图1A所示，为上述多路服务器的一个示意图，CPU101通过连接通道1与CPU102连接，CPU101通过连接通道2与CPU103连接，CPU101通过连接通道3与CPU104连接，CPU102通过连接通道4与CPU103连接，CPU102通过连接通道5与CPU104连接，CPU103通过连接通道6与CPU104连接。

当四个CPU均正常工作时，则四个CPU之间可以存在六个连接通道，因此，CPU之间的传输带宽较高，且服务器的处理性能较高。但是，假如只有两个CPU正常工作，如CPU101和CPU102正常工作，而CPU103和CPU104停止工作，如图1B所示，CPU之间将只存在一个连接通道(例如图1B中的连接通道1)，而其余的连接通道(如图1B中的连接通道2至连接通道5)均处于断开状态，这样，从一定程度上浪费了CPU之间的带宽，并影响了服务器的处理性能。

针对上述发现，本申请实施例中提出的多路服务器，可以包括交换芯片(如switch芯片)、三个或者三个以上的CPU。其中，CPU的数量为三个或者三个以上，对此数量不做限制。例如，CPU的数量可以为3个、4个、5个等，在实际应用中，CPU的数量可以为偶数，即CPU的数量可以为4个、6个、8个等。

为了方便描述，后续以4个CPU为例进行说明，其它数量的CPU的实现方式，与4个CPU的实现方式类似，后续不再赘述。如图2A所示，为包括交换芯片、4个CPU的多路服务器的示例。图2A中，将两个CPU划分为一组，如将CPU201和CPU202划分到组1，将CPU203和CPU204划分到组2。针对组内两个CPU的连接通道，不经过交换芯片；而一个组内CPU与另一个组内CPU的连接通道，会经过交换芯片。例如，CPU201与CPU202之间的连接通道1未经过交换芯片；CPU203与CPU204之间的连接通道6未经过交换芯片未经过交换芯片；此外，CPU201与CPU203之间的连接通道2经过交换芯片、CPU201与CPU204之间的连接通道3经过交换芯片、CPU202与CPU203之间的连接通道4经过交换芯片、CPU202与CPU204之间的连接通道5经过交换芯片。

在上述应用场景下，交换芯片，可以用于确定不在位CPU、两个或者两个以上的在位CPU；其中，在位CPU是正常工作的CPU，而不在位CPU是停止工作的CPU。进一步的，交换芯片，还可以用于将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道。

在一个例子中，正常工作的CPU是指：在多路服务器的主板上插入了该CPU，且该CPU未发生故障，该CPU可以正常处理业务。此外，停止工作的CPU是指：在多路服务器的主板上没有插入该CPU，或者，虽然在多路服务器的主板上插入该CPU，但是该CPU发生故障，该CPU无法正常处理业务。

以下对交换芯片确定不在位CPU、两个或者两个以上的在位CPU进行说明：

在一个例子中，如图2B所示，该多路服务器还包括BIOS(Basic Input OutputSystem，基本输入输出系统)，BIOS可以与交换芯片连接。基于此，在确定不在位CPU、两个或者两个以上的在位CPU的过程中，可以包括如下方式：

方式一、交换芯片，还用于从BIOS获取CPU拓扑信息，该CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU。在方式一中，BIOS，用于在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成第一拓扑信息，并获取第二拓扑信息；根据第一拓扑信息和第二拓扑信息确定CPU拓扑信息，并将CPU拓扑信息发送给交换芯片；在根据第一拓扑信息和第二拓扑信息确定CPU拓扑信息时，BIOS将第一拓扑信息中存在的CPU确定为在位CPU，并将第二拓扑信息中存在、但第一拓扑信息中不存在的CPU确定为不在位CPU。

方式二、交换芯片，还用于从BIOS获取第一拓扑信息，并获取第二拓扑信息；其中，第一拓扑信息包括当前正常工作的CPU，第二拓扑信息包括多路服务器的所有CPU。然后，交换芯片将第一拓扑信息中存在的CPU确定为在位CPU，并将第二拓扑信息中存在、但第一拓扑信息中不存在的CPU确定为不在位CPU。在方式二中，BIOS，用于在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成第一拓扑信息，并将第一拓扑信息发送给交换芯片。

在上述过程中，涉及到“BIOS根据检测结果生成第一拓扑信息”、“交换芯片/BIOS获取第二拓扑信息”、“交换芯片/BIOS根据第一拓扑信息和第二拓扑信息确定在位CPU、不在位CPU”等过程，以下对上述三个过程进行详细说明。

一、针对“BIOS根据检测结果生成第一拓扑信息”的过程，BIOS可以在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成第一拓扑信息。例如，在开机自检过程中，BIOS可以检测出当前正常工作的CPU是CPU201和CPU202，并生成第一拓扑信息，该第一拓扑信息包括CPU201和CPU202。

其中，多路服务器的开机自检有两个阶段：Early POST阶段和POST阶段。

在Early POST阶段，BIOS可以对CPU、内存、PCH(Platform Controller Hub，集成南桥)等硬件进行初始化，并将初始化后的信息(称为初始化信息)保存在寄存器或者内存中。初始化信息可以包括CPU信息(如当前正常工作的CPU)以及其它信息，对于其它信息的内容不再赘述，以CPU信息为例进行说明。

在POST阶段，由于寄存器或者内存中存储有CPU信息，因此，BIOS可以从寄存器或者内存中获取到CPU信息，并根据该CPU信息确定当前正常工作的CPU(如CPU201和CPU202)，从而可以生成第一拓扑信息。

二、针对“交换芯片/BIOS获取第二拓扑信息”的过程，由于多路服务器出厂时，多路服务器的所有CPU就可以确定，因此，可以在多路服务器的任意存储位置(如交换芯片、BIOS、寄存器、内存、或者其它存储介质等)预先配置第二拓扑信息，如第二拓扑信息包括CPU201、CPU202、CPU203和CPU204。基于此，交换芯片/BIOS可以从多路服务器的该存储位置获取到该第二拓扑信息。

三、针对“交换芯片/BIOS根据第一拓扑信息和第二拓扑信息确定在位CPU、不在位CPU”的过程，交换芯片/BIOS可以将第一拓扑信息中存在的CPU确定为在位CPU，并将第二拓扑信息中存在、但第一拓扑信息中不存在的CPU确定为不在位CPU。

例如，当第一拓扑信息包括CPU201、CPU202、CPU203和CPU204，且第二拓扑信息包括CPU201、CPU202、CPU203和CPU204时，则说明CPU201、CPU202、CPU203和CPU204均为在位CPU，即当前不存在不在位CPU。

又例如，当第一拓扑信息包括CPU201和CPU202，且第二拓扑信息包括CPU201、CPU202、CPU203和CPU204时，则说明CPU201和CPU202为在位CPU，且CPU203和CPU204为不在位CPU。在此情况下，存在两个不在位CPU(如CPU203和CPU204)、两个在位CPU(如CPU201和CPU202)。

又例如，当第一拓扑信息包括CPU201，且第二拓扑信息包括CPU201、CPU202、CPU203和CPU204时，则说明CPU201为在位CPU，且CPU202、CPU203和CPU204为不在位CPU。在此情况下，存在三个不在位CPU(如CPU202、CPU203和CPU204)、但是只存在一个在位CPU(如CPU201)。

上述过程已经详细介绍了“交换芯片确定不在位CPU、两个或者两个以上的在位CPU”的过程，以下对“交换芯片将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道”的过程进行说明：

在一个例子中，若交换芯片确定出没有不在位CPU，交换芯片采用默认的通道连接方式；若交换芯片确定出存在一个在位CPU或者没有在位CPU，交换芯片采用默认的通道连接方式；若交换芯片确定出存在不在位CPU(一个或者一个以上)、在位CPU(两个或者两个以上)，交换芯片将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道。

情况一、交换芯片采用默认的通道连接方式。在一个例子中，可以预先在交换芯片配置通道连接方式，且可以将该通道连接方式称为默认的通道连接方式，交换芯片可以采用默认的通道连接方式，实现两个CPU之间的连接。

如图2A和图2B所示，CPU201与CPU203之间的连接通道2经过交换芯片、CPU201与CPU204之间的连接通道3经过交换芯片、CPU202与CPU203之间的连接通道4经过交换芯片、CPU202与CPU204之间的连接通道5经过交换芯片。基于此，上述默认的通道连接方式可以包括：CPU201与CPU203通过连接通道2连接，CPU201与CPU204通过连接通道3连接，CPU202与CPU203通过连接通道4连接，CPU202与CPU204之间通过连接通道5连接。

基于上述默认的通道连接方式，交换芯片可以将CPU201与CPU203连接，二者之间的连接通道为连接通道2；将CPU201与CPU204连接，二者之间的连接通道为连接通道3；将CPU202与CPU203连接，二者之间的连接通道为连接通道4；将CPU202与CPU204连接，二者之间的连接通道为连接通道5。

情况二、交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。具体的，当第一在位CPU通过第一子通道与不在位CPU连接，第二在位CPU通过第二子通道与不在位CPU连接时，则交换芯片可以断开第一子通道与不在位CPU的连接关系，并断开第二子通道与不在位CPU的连接关系。然后，交换芯片将该第一子通道和该第二子通道进行连接，以使第一在位CPU和第二在位CPU之间形成连接通道。

如图2C所示，CPU201通过子通道1和子通道2连接到交换芯片，而CPU202通过子通道3和子通道4连接到交换芯片，而CPU203通过子通道5和子通道6连接到交换芯片，而CPU204通过子通道7和子通道8连接到交换芯片。

针对上述默认的通道连接方式，交换芯片通过子通道9将子通道1和子通道5连接起来，从而将CPU201与CPU203连接，二者之间的连接通道为连接通道2。交换芯片通过子通道10将子通道2和子通道7连接起来，从而将CPU201与CPU204连接，二者之间的连接通道为连接通道3。交换芯片通过子通道11将子通道3和子通道6连接起来，从而将CPU202与CPU203连接，二者之间的连接通道为连接通道4。交换芯片通过子通道12将子通道4和子通道8连接起来，从而将CPU202与CPU204连接，二者之间的连接通道为连接通道5。

在一个例子中，假设CPU201和CPU202为在位CPU，CPU203和CPU204为不在位CPU，由于CPU201(第一在位CPU)通过子通道1(第一子通道)与CPU203连接，CPU202(第二在位CPU)通过子通道3(第二子通道)与CPU203连接，因此，交换芯片断开子通道1与CPU203的连接关系，断开子通道3与CPU203的连接关系，并将子通道1与子通道3进行连接，以使CPU201和CPU202之间形成连接通道，如图2D所示。由于CPU201通过子通道2与CPU204连接，CPU202通过子通道4与CPU204连接，因此，交换芯片断开子通道2与CPU204的连接关系，并断开子通道4与CPU204的连接关系，然后，将子通道2与子通道4进行连接，以使CPU201和CPU202之间形成连接通道，如图2D所示。

在另一个例子中，假设CPU201和CPU202为在位CPU，CPU203和CPU204为不在位CPU，由于CPU201通过子通道1与CPU203连接，CPU202通过子通道4与CPU204连接，交换芯片断开子通道1与CPU203的连接关系，断开子通道4与CPU204的连接关系，并将子通道1与子通道4进行连接，以使CPU201和CPU202之间形成连接通道，如图2E所示。由于CPU201通过子通道2与CPU204连接，CPU202通过子通道3与CPU203连接，交换芯片断开子通道2与CPU204的连接关系，断开子通道3与CPU203的连接关系，将子通道2与子通道3进行连接，以使CPU201和CPU202之间形成连接通道，如图2E所示。

基于上述两种实现方式，均可以在CPU201和CPU202之间形成三个连接通道(即从一个连接通道增加到三个连接通道)，从而增加了CPU之间的连接通道数量，并使得CPU之间的传输带宽增大，提升CPU之间的交互带宽。

在一个例子中，上述各连接通道均可以为QPI或者UPI，对此不做限制。

基于上述技术方案，本申请实施例中，当存在不在位CPU时，可以将在位CPU与不在位CPU之间的连接通道，切换为在位CPU与另一个在位CPU之间的连接通道，这样，可以提升CPU之间的传输带宽，提高服务器的处理能力。

基于与上述多路服务器同样的申请构思，本申请实施例还提出一种CPU连接方法，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的CPU。参见图3所示，为该CPU连接方法的流程图，该方法可以包括：

步骤301，交换芯片确定不在位CPU、两个或者两个以上的在位CPU；其中，在位CPU是正常工作的CPU，不在位CPU是停止工作的CPU。

步骤302，交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

在一个例子中，多路服务器还包括BIOS；交换芯片确定不在位CPU、两个或者两个以上的在位CPU的过程，可以包括但不限于如下方式：

所述交换芯片从所述BIOS获取CPU拓扑信息，所述CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU；其中，所述CPU拓扑信息是所述BIOS根据第一拓扑信息和第二拓扑信息确定的，且所述BIOS将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；或者，

所述交换芯片从所述BIOS获取第一拓扑信息，并获取第二拓扑信息；所述交换芯片将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；

其中，所述第一拓扑信息包括当前正常工作的CPU，所述第二拓扑信息包括所述多路服务器的所有CPU；所述第一拓扑信息是所述BIOS在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成的。

在一个例子中，交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道的过程，可以包括：当第一在位CPU通过第一子通道与不在位CPU连接，第二在位CPU通过第二子通道与不在位CPU连接时，交换芯片断开第一子通道与不在位CPU的连接关系，并断开第二子通道与不在位CPU的连接关系；交换芯片将第一子通道和第二子通道进行连接，以使第一在位CPU和第二在位CPU之间形成连接通道。

基于与上述多路服务器同样的申请构思，本申请实施例还提出一种CPU连接装置，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的CPU。参见图4所示，为该CPU连接装置的结构图，该装置可以包括：

确定模块401，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；

处理模块402，用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

所述多路服务器还包括BIOS；所述确定模块401，具体用于在确定不在位CPU、两个或者两个以上的在位CPU的过程中，从所述BIOS获取CPU拓扑信息，所述CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU；其中，所述CPU拓扑信息是所述BIOS根据第一拓扑信息和第二拓扑信息确定的，且所述BIOS将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；或者，从所述BIOS获取第一拓扑信息，并获取第二拓扑信息；将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；

其中，所述第一拓扑信息包括当前正常工作的CPU，所述第二拓扑信息包括所述多路服务器的所有CPU；所述第一拓扑信息是所述BIOS在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成的。

所述处理模块402，具体用于在将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道的过程中，当第一在位CPU通过第一子通道与不在位CPU连接，第二在位CPU通过第二子通道与不在位CPU连接时，断开所述第一子通道与不在位CPU的连接关系，并断开所述第二子通道与不在位CPU的连接关系；将所述第一子通道和所述第二子通道进行连接，以使所述第一在位CPU和所述第二在位CPU之间形成连接通道。

上述实施例阐明的系统、装置、模块或单元，具体可以由计算机芯片或实体实现，或者由具有某种功能的产品来实现。一种典型的实现设备为计算机，计算机的具体形式可以是个人计算机、膝上型计算机、蜂窝电话、相机电话、智能电话、个人数字助理、媒体播放器、导航设备、电子邮件收发设备、游戏控制台、平板计算机、可穿戴设备或者这些设备中的任意几种设备的组合。

为了描述的方便，描述以上装置时以功能分为各种单元分别描述。当然，在实施本申请时可以把各单元的功能在同一个或多个软件和/或硬件中实现。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可以由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其它可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其它可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

而且，这些计算机程序指令也可以存储在能引导计算机或其它可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或者多个流程和/或方框图一个方框或者多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其它可编程数据处理设备上，使得在计算机或者其它可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其它可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种多路服务器，其特征在于，所述多路服务器包括：

交换芯片、三个或者三个以上的中央处理器CPU，其中：

所述交换芯片，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；

所述交换芯片，还用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

2.根据权利要求1所述的多路服务器，其特征在于，所述多路服务器还包括BIOS；在确定不在位CPU、两个或者两个以上的在位CPU的过程中：

所述交换芯片，还用于从所述BIOS获取CPU拓扑信息，所述CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU；或者，

从所述BIOS获取第一拓扑信息，并获取第二拓扑信息；其中，所述第一拓扑信息包括当前正常工作的CPU，所述第二拓扑信息包括所述多路服务器的所有CPU；将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU。

3.根据权利要求2所述的多路服务器，其特征在于，

所述BIOS，用于在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成第一拓扑信息，并获取第二拓扑信息；根据所述第一拓扑信息和所述第二拓扑信息确定CPU拓扑信息，并将所述CPU拓扑信息发送给所述交换芯片；其中，在根据所述第一拓扑信息和所述第二拓扑信息确定CPU拓扑信息时，将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；或者，

所述BIOS，用于在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成第一拓扑信息，并将所述第一拓扑信息发送给所述交换芯片。

4.根据权利要求1所述的多路服务器，其特征在于，

在将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道的过程中：所述交换芯片，用于当第一在位CPU通过第一子通道与不在位CPU连接，第二在位CPU通过第二子通道与不在位CPU连接时，断开所述第一子通道与不在位CPU的连接关系，断开所述第二子通道与不在位CPU的连接关系，并将所述第一子通道和所述第二子通道进行连接，以使所述第一在位CPU和所述第二在位CPU之间形成连接通道。

5.一种CPU连接方法，其特征在于，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的中央处理器CPU，所述方法包括：

所述交换芯片确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；

所述交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

6.根据权利要求5所述的方法，其特征在于，所述多路服务器还包括BIOS；所述交换芯片确定不在位CPU、两个或者两个以上的在位CPU的过程，包括：

所述交换芯片从所述BIOS获取CPU拓扑信息，所述CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU；其中，所述CPU拓扑信息是所述BIOS根据第一拓扑信息和第二拓扑信息确定的，且所述BIOS将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；或者，

所述交换芯片从所述BIOS获取第一拓扑信息，并获取第二拓扑信息；所述交换芯片将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；

其中，所述第一拓扑信息包括当前正常工作的CPU，所述第二拓扑信息包括所述多路服务器的所有CPU；所述第一拓扑信息是所述BIOS在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成的。

7.根据权利要求5所述的方法，其特征在于，

所述交换芯片将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道的过程，具体包括：

当第一在位CPU通过第一子通道与不在位CPU连接，第二在位CPU通过第二子通道与不在位CPU连接时，所述交换芯片断开所述第一子通道与所述不在位CPU的连接关系，并断开所述第二子通道与所述不在位CPU的连接关系；

所述交换芯片将所述第一子通道和所述第二子通道进行连接，以使所述第一在位CPU和所述第二在位CPU之间形成连接通道。

8.一种CPU连接装置，其特征在于，应用于多路服务器，所述多路服务器包括交换芯片、三个或者三个以上的中央处理器CPU，所述装置包括：

确定模块，用于确定不在位CPU、两个或者两个以上的在位CPU；其中，所述在位CPU是正常工作的CPU，所述不在位CPU是停止工作的CPU；

处理模块，用于将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道。

9.根据权利要求8所述的装置，其特征在于，所述多路服务器还包括BIOS；

所述确定模块，具体用于在确定不在位CPU、两个或者两个以上的在位CPU的过程中，从所述BIOS获取CPU拓扑信息，所述CPU拓扑信息包括不在位CPU、两个或者两个以上的在位CPU；其中，所述CPU拓扑信息是所述BIOS根据第一拓扑信息和第二拓扑信息确定的，且所述BIOS将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；或者，

从所述BIOS获取第一拓扑信息，并获取第二拓扑信息；将所述第一拓扑信息中存在的CPU确定为在位CPU，并将所述第二拓扑信息中存在、但所述第一拓扑信息中不存在的CPU确定为不在位CPU；

其中，所述第一拓扑信息包括当前正常工作的CPU，所述第二拓扑信息包括所述多路服务器的所有CPU；所述第一拓扑信息是所述BIOS在开机自检过程中，检测出当前正常工作的CPU，并根据检测结果生成的。

10.根据权利要求8所述的装置，其特征在于，

所述处理模块，具体用于在将在位CPU与不在位CPU之间的连接通道，切换为所述在位CPU与另一个在位CPU之间的连接通道的过程中，当第一在位CPU通过第一子通道与不在位CPU连接，第二在位CPU通过第二子通道与不在位CPU连接时，断开所述第一子通道与不在位CPU的连接关系，并断开所述第二子通道与不在位CPU的连接关系；将所述第一子通道和所述第二子通道进行连接，以使所述第一在位CPU和所述第二在位CPU之间形成连接通道。