CN107546239B

CN107546239B - 半导体装置及其制造方法

Info

Publication number: CN107546239B
Application number: CN201710802689.3A
Authority: CN
Inventors: 柯天麒; 穆钰平; 姜鹏
Original assignee: Huaian Imaging Device Manufacturer Corp
Current assignee: Huaian Xide Industrial Design Co ltd
Priority date: 2017-09-08
Filing date: 2017-09-08
Publication date: 2020-07-14
Anticipated expiration: 2037-09-08
Also published as: CN107546239A

Abstract

本公开涉及一种半导体装置及其制造方法。一种半导体装置包括：衬底，具有其中形成用于感测辐射的辐射传感器的感测区以及不用于感测辐射的非感测区，衬底具有第一导电类型；中间层，形成在衬底之上，中间层形成有开口，开口在非感测区延伸到衬底；导电层，包括水平部分以及一个或多个垂直部分，水平部分形成在中间层之上，一个或多个垂直部分形成在开口内并延伸到衬底；以及在衬底中形成的一个或多个掺杂区，掺杂区与导电层的对应的垂直部分相邻和/或与衬底和中间层的界面相邻，掺杂区掺杂有第一导电类型的掺杂剂。

Description

半导体装置及其制造方法

技术领域

本发明总体涉及半导体领域，特别地，涉及半导体装置及其制造方法。

背景技术

图像传感器可用于感测辐射(例如，光辐射，包括但不限于可见光、红外线、紫外线等)。图像传感器按照其接收辐射的方式可以分为背照式(BSI)图像传感器和前照式(FSI)图像传感器。

背照式(BSI)图像传感器能够从其背面接收辐射。不同于前照式(FSI)图像传感器，在背照式(BSI)图像传感器中，布线等可能影响辐射接收的部件基本位于衬底的正面，而光线从衬底的背面入射进入。

对于BSI图像传感器，改善暗电流、白色像素和暗图像非均匀性(DINU)等是重要的。另一方面，确保将不期望的电荷(例如导致暗电流的电荷)有效地释放到衬底，对于图像传感器也是重要的。

发明内容

根据本发明的一个方面，提供了一种半导体装置，包括：衬底，具有其中形成用于感测辐射的辐射传感器的感测区以及不用于感测辐射的非感测区，所述衬底具有第一导电类型；中间层，形成在所述衬底之上，所述中间层形成有开口，所述开口在非感测区延伸到所述衬底；导电层，包括水平部分以及一个或多个垂直部分，所述水平部分形成在所述中间层之上，所述一个或多个垂直部分形成在所述开口内并延伸到所述衬底；以及在所述衬底中形成的一个或多个掺杂区，所述掺杂区与所述导电层的对应的垂直部分相邻和/或与所述衬底和所述中间层的界面相邻，所述掺杂区掺杂有所述第一导电类型的掺杂剂。

在一个实施例中，所述半导体装置还包括：隔离绝缘层，设置在所述开口的侧壁上，从而使所述导电层至少与所述中间层的一部分电隔离。

在一个实施例中，所述半导体装置还包括：在所述衬底与所述中间层的界面的一部分或附近的所述掺杂剂，所述界面的所述一部分在所述导电层的所述垂直部分附近。

在一个实施例中，所述半导体装置还包括：在所述衬底与所述中间层的界面或附近的所述掺杂剂和/或在所述导电层的所述垂直部分附近的所述掺杂剂。

在一个实施例中，所述半导体装置是背照式(BSI)图像传感器，其中所述辐射传感器被形成为邻近所述衬底的正面，所述中间层形成在所述衬底的背面上。

在一个实施例中，所述中间层包括：第一绝缘层，形成在所述衬底之上；以及抗反射涂层，形成在所述第一绝缘层之上。

在一个实施例中，所述半导体装置还包括：隔离绝缘层，设置在开口的侧壁上，从而使所述导电层至少与所述抗反射涂层电隔离。

在一个实施例中，所述中间层还包括：第二绝缘层，形成在所述抗反射涂层之上，与所述导电层的水平部分邻接。

在一个实施例中，所述中间层被配置为能够透过辐射。

在一个实施例中，所述导电层由不透过辐射的导电材料形成，并且在感测区上方不形成所述导电层。

在一个实施例中，所述掺杂区的掺杂浓度高于所述衬底的掺杂浓度。

根据本公开的一个方面，提供了一种制造半导体装置的方法，包括以下步骤：提供衬底，所述衬底具有第一导电类型，并具有其中形成用于感测辐射的辐射传感器的感测区以及不用于感测辐射的非感测区；在所述衬底之上形成中间层；在非感测区处形成穿过所述中间层并且延伸到所述衬底的一个或多个开口；通过所述一个或多个开口在所述衬底中形成一个或多个所述第一导电类型的掺杂区；形成导电层，所述导电层包括水平部分以及一个或多个垂直部分，所述水平部分形成在所述中间层之上，并且所述一个或多个垂直部分形成在所述一个或多个开口内并且延伸到所述衬底，其中所述垂直部分与相应的掺杂区相邻。

根据本公开的一个方面，提供了一种制造半导体装置的方法，包括以下步骤：提供衬底，所述衬底具有第一导电类型，并具有其中形成用于感测辐射的辐射传感器的感测区以及不用于感测辐射的非感测区；在所述衬底中形成一个或多个所述第一导电类型的掺杂区；在所述衬底之上形成中间层，所述中间层与所述一个或多个掺杂区相邻；在非感测区处形成穿过所述中间层并延伸到所述衬底的一个或多个开口；形成导电层，所述导电层包括水平部分以及一个或多个垂直部分，所述水平部分形成在所述中间层之上，并且所述一个或多个垂直部分形成在所述一个或多个沟开口内并且延伸到所述衬底，其中所述垂直部分与相应的掺杂区相邻。

在一个实施例中，所述方法还包括，在形成所述导电层之前：在每一个所述开口的侧壁上形成隔离绝缘层，以使得之后形成的所述导电层至少与所述中间层的一部分电隔离。

在一个实施例中，所述掺杂剂还存在于所述衬底与所述中间层的在所述一个或多个开口附近的界面或附近。

在一个实施例中，所述方法还包括对于所述掺杂区的退火步骤。

在一个实施例中，所述中间层包括：第一绝缘层，所述第一绝缘层与所述一个或多个掺杂区相邻；以及在所述第一绝缘层之上的抗反射涂层。

在一个实施例中，所述方法还包括，在形成所述导电层之前：在每一个所述开口的侧壁上形成隔离绝缘层，以使得之后形成的所述导电层至少与所述抗反射涂层电隔离。

在一个实施例中，所述中间层还包括在所述抗反射涂层之上的第二绝缘层，其中，所述一个或多个开口被形成为还穿过所述第二绝缘层。

在一个实施例中，所述中间层被配置为能够透过辐射。

在一个实施例中，所述方法还包括：在形成所述中间层之前，从所述衬底的背面减薄所述衬底。

在一个实施例中，形成一个或多个掺杂区包括：从所述衬底的背面向所述衬底注入第一导电类型的掺杂剂以形成所述掺杂区。所述方法还包括：从所述衬底的背面减薄所述衬底。

在一个实施例中，所述导电层由不透过辐射的导电材料形成，并且在感测区中不形成所述导电层。

根据本公开的一个实施例，可以促进将不期望的电荷泄放到衬底，从而可以抑制暗电流，改善图像质量。根据本公开的一个实施例，可以促进偶极子的形成，改善电荷屏障，限制诸如悬空接合等缺点或缺陷，从而可以进一步抑制暗电流，改善图像质量。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

附图构成本说明书的一部分，其描述了本公开的示例性实施例，并且连同说明书一起用于解释本发明的原理，在附图中：

图1是根据本公开一个实施例的半导体装置的示意性的部分截面图；

图2是根据本公开一个实施例的半导体装置的制造方法的流程图；

图3A至3G示意性地示出了与图2所示的方法的部分步骤对应的半导体装置的截面图；

图4示意性地示出了根据不同实施例的方法形成的半导体装置的截面图；

图5是根据本公开另一实施例的半导体装置的示意性的部分截面图；

图6是根据本公开另一实施例的半导体装置的制造方法的流程图；

图7A至7G示意性地示出了与图6所示的方法的部分步骤对应的半导体装置的截面图；以及

图8示意性地示出了根据不同实施例的方法形成的半导体装置的截面图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。

具体实施方式

下面，参照附图对本说明书所公开的发明的实施方式进行详细说明。但应理解，对各种实施例的描述仅仅是说明性的，在任何意义上都不是对本申请所要求保护的发明的限制。除非另有具体说明或者上下文或其原理明示或者暗示，在示例性实施例中的组件和步骤的相对布置、表达式和数值等不作为对本申请所要保护的发明的限制。在本说明书中，对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

本文中所用的术语，仅仅是为了描述特定的实施例，而不意图限制本公开。应理解的是，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

在本说明书中，“半导体装置”是指能够通过利用半导体元件的半导体特性而工作的所有装置，因此，电光装置、半导体电路及电子设备等都是半导体装置。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本发明的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

在本公开中，术语“提供”从广义上用于涵盖获得对象的所有方式，因此“提供某对象”包括但不限于“购买”、“制备/制造”、“布置/设置”、“安装/装配”、和/或“订购”对象等。

在本公开中，诸如“第一”、“第二”、“第三”等的序数词是为了避免构成要素的混淆而标记的，而不用于在任何方面上的优先次序。

图1是根据本公开一个实施例的半导体装置的示意性的部分截面图。

如图1所示，半导体装置100包括衬底101。衬底101可以由一元半导体材料(诸如，硅或锗等)或化合物半导体(诸如碳化硅、硅锗、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟)或其组合构成。对于衬底101没有特别的限制，只要其适于在其中形成用于感测辐射的辐射传感器即可。因此，在一些实现方式中，半导体装置也可以被称为图像传感器。

衬底101可以具有第一导电类型，例如可以为p型或n型。衬底101可以具有第一主表面和相对的第二主表面。

衬底101可以包括用于感测辐射的感测区1011以及不用于感测辐射的非感测区1012，如图1中通过线1013所示意性地划分的。在感测区1011中，可以形成有用于感测辐射的辐射传感器(诸如，光传感器(如，光电二极管))或包含辐射传感器的像素；在图1中以105共同地指示辐射传感器或像素。在某些实施例中，辐射传感器或像素可以被形成为在第一主表面(例如，正面)中，或者被形成为邻近第一主表面，例如其一部分可以突出于第一主表面、在主表面中或在主表面之下。尽管未示出，但本领域技术人员将容易理解，在感测区1011中还可以形成有用于像素之间的光隔离或者电隔离的隔离部件。

半导体装置100还包括形成在衬底101之上中间层103。在一些实施例中，中间层可以包括能够在其中蓄积电荷的层或子层。在一个实施例中，如图1所示，中间层103可以包括在衬底101之上的第一绝缘层104以及在第一绝缘层104之上的抗反射涂(BARC)层。BARC层可以为一层或多层。作为示例，在图1中示出了BARC层包括层叠的两层：层106和108。优选地，中间层103还可以包括在BARC层之上的第二绝缘层110。

在一些实施例中，BARC层可以由高介电常数材料(也称作高k材料)制成，但本发明不限于此。BARC层由于其自身的性质(如缺陷、悬空键等)可以在其中束缚或蓄积电荷。当BARC层具有蓄积的负(正)电荷时，其将衬底中的正(负)电荷吸引至BARC/衬底界面从而形成电偶极子。电偶极子可以形成电荷屏障，从而限制由诸如界面处的悬空键(danglingbond)或其他表面缺陷所引起的不利影响。在一些实施例中，第一绝缘层104和第二绝缘层110可以由(例如但不限于)硅的氧化物、硅的氮化物、硅的氮氧化物或氧氮化物形成。

应理解，这里中间层(包括第二绝缘层、BARC层、第一绝缘层)被设置为能够透过辐射。例如，一定厚度的(例如但不限于，几纳米或几十纳米或几百纳米厚)的高k介质、硅的氧化物、硅的氮化物、硅的氮氧化物或氧氮化物是能够透过诸如光的辐射的。

半导体装置100还包括导电层112。如图1所示，导电层112包括水平部分114和垂直部分116。垂直部分116延伸穿过中间层103(包括第一绝缘层104、BARC层106和108以及第二绝缘层110)，延伸到衬底101。应理解，尽管在图1中导电层112的垂直部分116的下表面被示出为基本与衬底的上表面(第二主表面)对准，然而并不限于。在某些实施例中，导电层112的垂直部分116的下表面也可能低于衬底的上表面。

换而言之，在中间层103中形成有在非感测区延伸到衬底101的开口(320，见图3B)，例如利用图案化的掩模通过蚀刻工艺来形成所述开口。该蚀刻可能也会蚀刻掉衬底的一部分。之后，形成导电层112，导电层112的一部分(即垂直部分116)形成在该开口320内，以填充该开口320，并延伸到衬底1012。

导电层112可以包括一层或多层的导电材料层。所述导电材料可以选自例如：金属、金属合金、导电的金属化合物。在一些实施例中，导电层112可以由不透过辐射的导电材料形成。在这种情况下，在感测区上方不形成导电层，如图1所示意性地示出的。从而，可以使辐射能够穿过第二绝缘层、BARC层、第一绝缘层等进入衬底，并且到达衬底中的像素，并可以避免辐射进入非感测区。

可选地，半导体装置100还可以包括在导电层112之上的第三绝缘层(图1中未示出)，以提供钝化保护或者提供导电层112与其上方的其他导电层(未示出)之间的隔离。

在工作时，电荷可以聚积在BARC层，而相反极性的电荷被吸引到衬底101与中间层103(或者第一绝缘层104)的界面1013处，从而形成电偶极子。在衬底101为p型的情况下，负电荷聚积在BARC层，而正电荷被吸引到衬底101与中间层103(或者第一绝缘层104)的界面1013处。对于衬底101的导电类型为n型的情况，正电荷聚积在BARC层上，而负电荷被吸引到衬底101与第一绝缘层104的界面1013处。电偶极子可以用作电荷屏障，限制诸如悬空键或其它表面缺陷的影响，从而改善暗电流、白色像素和暗图像非均匀性(DINU)等问题，以提高装置性能和图像质量。

半导体装置100还包括在衬底101中的掺杂区118。优选地，掺杂区118被设置为与导电层112的垂直部分116相邻，或者与衬底101与中间层(或者第一绝缘层104)的界面1014相邻，或者与这二者相邻。

在一些实施例中，优选地，可以通过中间层103中的开口(见图3B的320)向衬底101注入掺杂剂来形成掺杂区118(例如，见图3C)。然而本发明不限于此，也可以采用其它的掺杂方法来形成掺杂区。

尽管在图1(以及后续的图)中，掺杂区被示出为与导电层邻接(或者说接触)或者与衬底和中间层的界面邻接，但应理解，本发明不限于此。掺杂区可以被设置为与导电层或所述界面相邻但不接触。因此，应理解，本申请文件中所使用的术语“相邻”包含了“邻接”的情况。

掺杂区的导电类型被设置为与衬底(或者，掺杂剂被注入其中的衬底101的部分)的导电类型相同；例如，当衬底为p型时，掺杂剂也为p型，反之亦然。掺杂区的杂质(掺杂剂)浓度(也称作掺杂浓度)高于未形成掺杂区的衬底或者衬底的未形成掺杂区的部分的杂质浓度(掺杂浓度)。

这里，当述及衬底的导电类型或掺杂类型或掺杂浓度时以及某些其他适当情况下，“衬底”也可以指代衬底101的其中形成所述掺杂区的部分。本领域技术人员将理解，衬底101的其它部分(例如未示出的与其中形成所述掺杂区的部分电隔离的部分)可能具有不同的导电类型。

在衬底101中形成掺杂区118可以改善衬底101与导电层112的垂直部分116之间的接触，从而更易于将导电层112中聚积的不期望的电荷充分地引导到衬底101中，从而降低其流入BARC层(例如层106和108)的可能性。

相反，当导电层112上聚积的正电荷可能不被释放至衬底101，而是流入垂直部分116附近的BARC层106和108时，这使得BARC层106和108中聚积的部分负电荷被中和，导致不能或者不易形成电偶极子，从而使得相应区域内的电荷屏障被破坏，影响了装置性能以及成像质量。

根据本实施例的一个示例，可以通过例如控制注入工艺的参数(例如注入角度)和/或可选的退火工艺，来使得掺杂剂还存在于所述一个或多个开口附近的、所述衬底的与所述中间层(或者，第一绝缘层)相邻的界面1014或附近。从而，可以促进电偶极子的形成，改善电荷屏蔽的效果，从而进一步提高成像质量。

例如，对于衬底101的导电类型为p型的情况，分布于所述衬底的与所述中间层(或者，第一绝缘层)相邻的界面或附近的p型掺杂剂(如图1中的“+”所指示的)可以使表面附近的电势降低，使得更容易在界面1014积累正电荷，从而促进电偶极子的形成，降低表面缺陷所造成的影响。

对于衬底101的导电类型为n型的情况，也是类似如此。分布于所述衬底的与所述中间层(或者，第一绝缘层)相邻的界面或附近n型掺杂剂可以使表面附近的电势提高，使得负电荷更容易在界面1014积累，从而促进电偶极子的形成。从而，可以改善装置性能，改善所感测的图像的质量。

根据本公开的另外的实施例的半导体装置还可以包括设置在所述开口的侧壁上的隔离绝缘层(如稍后将更详细说明的)，从而使所述导电层至少与所述中间层的一部分(例如，易于接受或俘获电荷的BARC层)电隔离。根据该实施例，可以降低或避免所生成的暗电流电荷进入中间层，从而进一步改善电荷屏蔽，提供装置性能。

图2是根据本公开一个实施例的半导体装置的制造方法200的流程图。图3A至3G示意性地示出了图2所示的方法的部分步骤的半导体装置的部分截面图。注意，在图3A-3G仅示出了部分的非感测区，而未示出感测区。下面将结合图2和图3A-3G进行说明。

在步骤202，提供衬底(例如，图3A的301)。衬底301可以具有第一导电类型。虽然未示出，但应理解，与衬底101类似地，衬底301可以包括感测区以及非感测区。感测区中可以形成有辐射传感器或像素。在不同实施例中，所提供的衬底可以是经过或者未经过减薄的。

之后，在步骤204，可选地，可以从背面将衬底减薄至合适的厚度。减薄工艺可以包括机械研磨工艺和化学减薄工艺。首先，在机械研磨工艺过程中，从衬底中去除大量的衬底材料。然后，可以通过化学减薄工艺向衬底的背面应用化学蚀刻剂以进一步将衬底减薄至期望的厚度。通常，图像传感器中的衬底的厚度为5-10微米。在一个实施例中，衬底的厚度可以小于5微米，甚至低至2-3微米。可以根据应用类型和设计需求来配置衬底的厚度。

之后，在衬底之上形成中间层。

在一些实施例中，如图2所示，在步骤206，在衬底之上(例如衬底的背面之上)形成第一绝缘层。在一个实施例中，第一绝缘层包括诸如氧化硅的电介质材料。可选地，第一绝缘层包括氮化硅。第一绝缘层可以通过CVD、PVD、热氧化、旋涂、电介质材料上旋涂(SOD)工艺或其他适合的技术形成。可选地，可以通过化学机械抛光(CMP)工艺对第一绝缘层进行平坦化以形成平滑表面。

之后，在步骤208，在第一绝缘层之上形成底部抗反射涂层(BARC层)。BARC层可以包括一层或多层。BARC层可以具有显著不同的折射率的电介质材料的交叠层的透明薄膜结构。在一个实施例中，BARC层可由高k材料构成，诸如二氧化铪(HfO₂)、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、二氧化铪-氧化铝(HfO₂-Al₂O₃)合金、氮化钛(TiN)。在另一个实施例中，BARC层可以由常用于图像传感器的三族材料(G线、I线或DUV)中的任意一种构成。在一个实施例中，可以使用氮化硅和氧化硅(SiN/SiO)层作为BARC层。在另一个实施例中，可以使用碳化硅(SiC)层作为BARC层。BARC层还可以包括本领域已知的任何其他合适的材料。可以通过CVD、PVD、热氧化或其他合适的技术形成BARC层。优选地，单个BARC层的厚度被选择为使从界面反射的光发生相消干涉，而相应的透射光发生相长干涉，从而使得在衬底表面处的入射辐射的吸收最大化。

之后，在步骤210，可以在BARC层上方形成第二绝缘层。在一个实施例中，第二绝缘层是缓冲氧化物层。用于第二绝缘层的电介质材料可以是典型的未掺杂和掺杂的二氧化硅(SiO₂)、氮氧化硅(SiON)、氧化硅(Si₃O₄)、高密度等离子体(HDP)氧化物、TEOS氧化物、高k电介质材料(诸如二氧化铪(HfO₂)、HfSiO、HfSiON、HfTaO、HfTiO、HfZrO、氧化锆、氧化铝、二氧化铪-氧化铝(HfO₂-Al₂O₃)合金)或其他任意合适的材料或其组合。在一些实施例中，第二绝缘层具有诸如用氮化硅或氧化硅填充的热氧化衬垫层的多层结构。可以通过CVD、PVD、热氧化、旋涂、电介质材料上旋涂(SOD)工艺或其他合适的技术形成该第二绝缘层。可选地，可以通过化学机械抛光(CMP)工艺对第二绝缘层进行平坦化以形成平滑表面。

在完成步骤210之后，获得如图3A所示的装置结构。图3A示出了形成中间层后所获得的半导体装置的部分的截面图。此时，半导体装置包括衬底302以及在衬底上的中间层303。中间层303可以包括第一绝缘层304、一层或多层BARC层306和308以及第二绝缘层310。

之后，方法200进行至步骤212。在步骤212，在中间层中形成一个或多个开口320，如图3B所示。作为示例，图3B仅示出了一个这样的开口；显然本发明不限于此。

可以通过图案化的掩模(例如，光致抗蚀剂或者硬掩模)进行蚀刻工艺来形成开口320。开口320可以穿过中间层，例如可以从从第二绝缘层的顶面延伸，穿透第二绝缘层310、一层或多层BARC层306和308、第一绝缘层304，到达衬底302。之后，可选地，可以去除该图案化的掩模。

之后，在步骤214，形成掺杂区330，如图3C所示。作为示例，可以通过开口320向衬底302注入掺杂剂，从而在衬底302中形成掺杂区330。本发明不限于，而是可以通过其它的适合的技术或方式来形成该掺杂区。在一些实施例中，在进行注入时，前述步骤中的掩模可以不去除。优选地，在形成掺杂区之后，还可以进行退火处理。所述退火处理可以是快速热退火。

如前所述的，可以例如通过调节注入工艺的参数和/或通过退火工艺，使部分掺杂剂存在于衬底302和第一绝缘层304的界面或附近。掺杂剂的导电类型与衬底的相同；例如，当衬底为p型时，掺杂剂也为p型，反之亦然。

之后，在步骤216，在开口320的侧壁形成隔离绝缘层340(见图3E)。作为一个示例，如图3D和图3E所示，隔离绝缘层340可以通过两个子步骤形成。首先，在第二绝缘层310和通过开口320露出的衬底上形成电介质材料(诸如，氧化物材料或氮化物材料等，例如氧化硅或氮化硅)以形成隔离绝缘层340，如图3D所示。可以通过CVD、PVD、热氧化、旋涂、电介质上旋涂(SOD)工艺或其他合适的技术来形成隔离绝缘层。在一个实施例中，可选地，可通过化学机械抛光(CMP)工艺对隔离绝缘层进行平坦化以形成平坦化的表面。

接着，去除隔离绝缘层340的水平部分而基本保留隔离绝缘层340在开口320的侧壁上的部分，例如通过有选择的蚀刻工艺来进行该去除，如图3E所示。在这里可使用任何已知的适合的蚀刻工艺，诸如湿法蚀刻、干法蚀刻(如等离子体蚀刻等)。这里，仍然以340来指示隔离绝缘层被部分去除后的剩余部分。

这样形成的隔离绝缘层340可以使得在后续步骤中将要在开口320内形成的导电层与周围的层(尤其是BARC层306和308)电隔离，从而可以防止导电层350中的电荷不期望地进入中间层(如进入到BARC层306和308)。

在一个实施例中，隔离绝缘层340的厚度可以为1纳米至500纳米。

这里需要注意的是，在其他的实施例中也可能省略形成侧壁隔离层340的步骤，也即可以不形成侧壁隔离层340。

之后，在步骤218，在图3E所示的结构(或者在图3C所示的结构)之上形成导电层350，如图3F所示。导电层350可以包括水平部分(在中间层之上的部分)以及一个或多个垂直部分(在对应的开口中的部分)。导电层350的垂直部分与掺杂区330相邻。

例如，可以通过合适的工艺在第二绝缘层310和开口320所露出的衬底表面之上形成导电材料来形成导电层350。在一个实施例中，用于导电层350的导电材料可以是下列中的一种或多种：金属、金属合金材料、金属化合物。所述导电材料可以是，例如但不限于，铜(Cu)、铝(Al)、铝铜合金(AlCu)或钨等。这里，可以采利用本领域已知的任何合适的工艺，包括但不限于：物理汽相沉积(PVD)(或溅射)、化学汽相沉积(CVD)、原子层沉积(ALD)、喷镀或其组合。

在一个实施例中，导电层350在开口320内的部分(也即，其垂直部分)的宽度和深度的尺寸可以均为1微米至5微米。

导电层350在开口320内的垂直部分与衬底302中形成的掺杂区330相邻(包括邻接)，促进电荷释放至衬底(其可以接地或者部分(例如，1102)接地)。

这里，在需要时，还可以包括可选的平坦化工艺，以对导电层350进行平坦化。

在一些实施例中，还可以包括步骤220，其中在导电层350之上形成第三绝缘层360，如图3G所示。导电层350可以用于保护导电层350或者用于导电层与上面的其他层(例如附加的导电层)的电隔离。用于第三绝缘层的电介质材料可以与第一或第二绝缘层相同或不同。可以通过CVD、PVD、旋涂、电介质上旋涂(SOD)工艺或其他合适的工艺来形成第三绝缘层。

如前所述的，在某些实施例中，可以不形成隔离绝缘层340。图4示出了根据其中不形成隔离绝缘层340的方法形成的半导体装置的截面图。由于该半导体装置的各层与上面结合图1或图3A-3G所描述的各层对应，因此这里不再重复说明。

图5是根据本公开一个实施例的半导体装置的示意性的部分截面图。

如图5所示，半导体装置500包括衬底101。衬底101可以具有第一导电类型，例如可以为p型或n型。衬底101可以具有第一主表面和相对的第二主表面。

衬底101可以包括用于感测辐射的感测区1011以及不用于感测辐射的非感测区1012，如图1中通过线1013所示意性地划分的。在感测区1011中，可以形成有用于感测辐射的辐射传感器(诸如，光传感器(如，光电二极管))或包含辐射传感器的像素；在图5中以102共同地指示辐射传感器或像素。

半导体装置500还包括形成在衬底101之上中间层103。在一些实施例中，中间层可以包括能够在其中蓄积电荷的层或子层。如图5所示，中间层103可以包括在衬底101之上的第一绝缘层104以及在第一绝缘层104之上的抗反射涂(BARC)层。BARC层可以为一层或多层。作为示例，在图5中示出了BARC层包括层叠的两层：层106和108。优选地，中间层103还可以包括在BARC层之上的第二绝缘层110。

同样地，应理解，这里中间层(包括第二绝缘层、BARC层、第一绝缘层)被设置为能够透过辐射。例如，一定厚度(例如但不限于，几纳米或几十纳米或几百纳米厚)的高k介质、硅的氧化物、硅的氮化物、硅的氮氧化物或氧氮化物是能够透过诸如光的辐射的。

半导体装置500还包括在衬底101中的掺杂区530。掺杂区530和中间层103被设置为彼此相邻。掺杂区530的导电类型被设置为与衬底101的导电类型相同，但掺杂浓度高于衬底。例如，当衬底为p型时，掺杂剂也为p型，反之亦然。在图5所示的实施例中，掺杂区530被设置为位于衬底101的背面。另外，虽然掺杂区530在图5中被示出为一个整体，但应理解，其也可以被形成为多个。

半导体装置500还包括导电层112。如图5所示，导电层112包括水平部分114和垂直部分116。垂直部分116延伸穿过中间层103(包括第一绝缘层104、BARC层106和108以及第二绝缘层110)，延伸到衬底101。

可选地，半导体装置500还可以包括在导电层112之上的第三绝缘层(560，见图8)，以提供钝化保护或者提供导电层112与其上方的其他导电层(未示出)之间的隔离。

在工作时，电荷可以聚积在BARC层，而相反极性的电荷被吸引到衬底101与中间层103(或者第一绝缘层104)的界面1014处或附近，从而形成电偶极子。如图5示例性地示出的，在衬底101为p型的情况下，负电荷聚积在BARC层，而正电荷被吸引到衬底101与中间层103(或者第一绝缘层104)的界面1013处。对于衬底101的导电类型为n型的情况，正电荷聚积在BARC层上，而负电荷被吸引到衬底101与第一绝缘层104的界面1013处。电偶极子可以用作电荷屏障，限制诸如悬空键或其它表面缺陷的影响，从而改善暗电流、白色像素和暗图像非均匀性(DINU)等问题，以提高装置性能和图像质量。

在衬底101中形成的掺杂区530可以改善衬底101与导电层112的垂直部分116之间的接触，从而更易于将导电层112中聚积的不期望的电荷充分地引导到衬底101中，从而降低其流入BARC层(例如层106和108)的可能性。

另一方面，根据本实施例，掺杂剂还存在于所述衬底与所述中间层(或者，第一绝缘层)相邻的界面或附近。从而，可以促进电偶极子的形成，改善电荷屏蔽的效果。

例如，对于衬底101的导电类型为p型的情况，分布于所述衬底的与所述中间层(或者，第一绝缘层)相邻的界面或附近p型掺杂剂可以使表面附近的电势降低，使得更容易在界面1014积累正电荷，从而促进电偶极子的形成，降低表面缺陷所造成的影响。对于衬底101的导电类型为n型的情况，也是类似如此。从而，可以改善装置性能，改善成像质量。

这里对实施例的半导体装置的部件的详细说明被省略，上面就图1-图5进行的对于对应部件的说明可以类似地适用于本实施例的相应部件。

根据本公开的另外的实施例的半导体装置还可以包括设置在所述开口的侧壁的隔离绝缘层(如稍后将更详细说明的)，从而使所述导电层至少与所述中间层的一部分(例如，易于接受或俘获电荷的BARC层)电隔离。根据该实施例，可以降低或避免所生成的暗电流电荷进入中间层，从而进一步改善电荷屏蔽，提供装置性能。

图6是根据本公开一个实施例的半导体装置的制造方法600的流程图。图7A至7G示意性地示出了图6所示的方法的部分步骤的半导体装置的部分截面图。注意在图7A-7G仅示出了部分的非感测区，而未示出感测区。下面将结合图6和图7A-7G进行说明。

在步骤602，提供衬底(例如，图7A的501)。衬底501可以具有第一导电类型。虽然未示出，但应理解，与衬底101类似地，衬底501可以包括感测区以及非感测区。感测区中可以形成有辐射传感器或像素。在不同实施例中，所提供的衬底可以是经过或者未经过减薄的。

在步骤604，可选地，可以从背面将衬底减薄至合适的厚度。可以根据应用类型和设计需求来配置衬底的厚度。

在步骤606，在衬底中形成掺杂区，如图7B所示。例如，可以通过注入掺杂剂形成掺杂区530；然而本发明不限于此，也可以采用其它的掺杂方法来形成掺杂区。这里，掺杂剂的导电类型被设置为与衬底的导电类型相同。优选地，还可以进行诸如退火处理。所述退火处理可以是快速热退火。掺杂区530的掺杂浓度高于衬底501的掺杂浓度。

在图7B所示的实施例中，掺杂区530被形成在减薄后的衬底502的表面处。然而本发明也不限于此。例如，可以先在衬底中形成掺杂区530，之后再减薄衬底。甚至，也可以构思在更早的步骤中形成掺杂区530，例如，如果需要，也可以在形成辐射传感器(例如光电二极管)之前，从衬底的正面进行注入来形成掺杂区530。

之后，在衬底之上形成中间层。

在一些实施例中，如图6所示，在步骤608，在衬底之上(例如，在衬底背面之上)形成第一绝缘层。之后，在步骤610，在第一绝缘层之上形成底部抗反射涂层(BARC层)。BARC层可以包括一层或多层。之后，在步骤612，可以在BARC层上方形成第二绝缘层。在一个实施例中，第二绝缘层是缓冲氧化物层。

在完成步骤612之后，获得如图7C所示的装置结构。图7C示出了形成中间层后所获得的半导体装置的部分的截面图。此时，半导体装置包括衬底501以及在衬底上的中间层503。中间层503可以包括第一绝缘层504、一层或多层BARC层506和508以及第二绝缘层310。衬底501包括与中间层邻近(包括邻接)的掺杂区530。

之后，方法600进行至步骤614。在步骤614，在中间层中形成一个或多个开口520，如图7D所示。作为示例，图7D仅示出了一个这样的开口，显然本发明不限于此。

可以通过图案化的掩模(例如，光致抗蚀剂或者硬掩模)进行蚀刻工艺来形成开口520。开口520可以穿过中间层，例如可以从从第二绝缘层的顶面延伸，穿透第二绝缘层510、一层或多层BARC层506和508、第一绝缘层504，到达衬底501。之后，可选地，可以去除该图案化的掩模。

之后，在步骤616，在开口320的侧壁上形成隔离绝缘层540(见图7F)。作为一个示例，如图7E和图7F所示，隔离绝缘层540可以通过两个子步骤形成。首先，在第二绝缘层510和通过开口520露出的衬底上沉积电介质材料以形成隔离绝缘层540，如图7E所示。接着，去除隔离绝缘层540的水平部分而基本保留隔离绝缘层540在开口520的侧壁上的部分，如图7F所示。这里，仍然以540来指示隔离绝缘层被去除后的剩余部分。作为示例，隔离绝缘层540的厚度可以为例如1纳米至500纳米。

这样形成的隔离绝缘层540可以使在后续步骤中将要在开口520内形成的导电层与周围的层(尤其是BARC层506和508)电隔离，从而可以防止导电层350中的电荷不期望地泄漏至中间层(例如BARC层506和508)内。

这里需要注意的是，在其他的实施例中也可能省略形成侧壁隔离层540的步骤，也即可以不形成侧壁隔离层540。

之后，在步骤618，在图7F所示的结构(或者在图7D所示的结构)之上形成导电层550，如图7G所示。导电层550可以包括水平部分(在中间层之上的部分)以及一个或多个垂直部分(在对应的开口中的部分)。导电层550的垂直部分可以与掺杂区53050相邻。

导电层550在开口520内的垂直部分与衬底501相邻，从而可以促进将导电层550上积聚的电荷通过接地的衬底释放至地。

这里，在需要时，还可以包括可选的平坦化工艺，以对导电层550进行平坦化。

在一些实施例中，还可以包括步骤620，其中在导电层550之上形成第三绝缘层360，也如图7G所示。

如前所述的，在某些实施例中，可以不形成隔离绝缘层540。图8示出了根据其中不形成隔离绝缘层540的方法形成的半导体装置的截面图。由于该半导体装置的各层与上面结合图5或图7A-7G所描述的各层对应，因此这里不再重复说明。

另外，上面就图2、图3A-3G以及图4所进行的描述可以同样地或者适应性地适用于图6、图7A-7G以及图8。

根据本公开的一个实施例，可以促进将不期望的电荷泄放到衬底，从而可以抑制暗电流，改善图像质量。根据本公开的一个实施例，可以促进偶极子的形成，改善电荷屏障，限制诸如悬空接合等缺点或缺陷，从而可以进一步抑制暗电流，改善图像质量。根据本公开的实施例，可以改善装置性能，改善所感测的图像的质量。根据本公开的实施例，可以限制诸如悬空键或其它表面缺陷的影响，从而改善暗电流、白色像素和暗图像非均匀性(DINU)等问题，以提高装置性能和图像质量。

还应理解，尽管在上面的一些实施例中以背照式图像传感器作为半导体装置的示例进行了说明，但正如上面描述的其他实施例中说明的，本发明并不限于背照式图像传感器。

本公开还提供了以下项目。

项目1.一种半导体装置项目，包括：

衬底，具有其中形成用于感测辐射的辐射传感器的感测区以及不用于感测辐射的非感测区，所述衬底具有第一导电类型；

中间层，形成在所述衬底之上，所述中间层形成有开口，所述开口在非感测区延伸到所述衬底；

导电层，包括水平部分以及一个或多个垂直部分，所述水平部分形成在所述中间层之上，所述一个或多个垂直部分形成在所述开口内并延伸到所述衬底；以及

在所述衬底中形成的一个或多个掺杂区，所述掺杂区与所述导电层的对应的垂直部分相邻和/或与所述衬底和所述中间层的界面相邻，所述掺杂区掺杂有所述第一导电类型的掺杂剂。

项目11.根据项目1所述的半导体装置项目，其中所述掺杂区的掺杂浓度高于所述衬底的掺杂浓度。

项目12.一种制造半导体装置的方法项目，包括以下步骤：

提供衬底，所述衬底具有第一导电类型，并具有其中形成用于感测辐射的辐射传感器的感测区以及不用于感测辐射的非感测区；

在所述衬底之上形成中间层；

在非感测区处形成穿过所述中间层并且延伸到所述衬底的一个或多个开口；

通过所述一个或多个开口在所述衬底中形成一个或多个所述第一导电类型的掺杂区；

形成导电层，所述导电层包括水平部分以及一个或多个垂直部分，所述水平部分形成在所述中间层之上，并且所述一个或多个垂直部分形成在所述一个或多个开口内并且延伸到所述衬底，

其中所述垂直部分与相应的掺杂区相邻。

项目13.一种制造半导体装置的方法项目，包括以下步骤：

在所述衬底中形成一个或多个所述第一导电类型的掺杂区；

在所述衬底之上形成中间层，所述中间层与所述一个或多个掺杂区相邻；

在非感测区处形成穿过所述中间层并延伸到所述衬底的一个或多个开口；

形成导电层，所述导电层包括水平部分以及一个或多个垂直部分，所述水平部分形成在所述中间层之上，并且所述一个或多个垂直部分形成在所述一个或多个沟开口内并且延伸到所述衬底，

其中所述垂直部分与相应的掺杂区相邻。

项目14.根据项目12或13所述的方法项目，所述方法还包括，在形成所述导电层之前：

在每一个所述开口的侧壁上形成隔离绝缘层，以使得之后形成的所述导电层至少与所述中间层的一部分电隔离。

项目15.根据项目12所述的方法项目，其中，所述掺杂剂还存在于所述衬底与所述中间层的在所述一个或多个开口附近的界面或附近。

项目16.根据项目12或13所述的方法项目，所述方法还包括对于所述掺杂区的退火步骤。

项目17.根据项目12或13所述的方法项目，其中，所述半导体装置是背照式(BSI)图像传感器，其中所述辐射传感器被形成为邻近所述衬底的正面，所述中间层形成在所述衬底的背面上。

项目18.根据项目12或13所述的方法项目，其中所述中间层包括：

第一绝缘层，所述第一绝缘层与所述一个或多个掺杂区相邻；以及

在所述第一绝缘层之上的抗反射涂层。

项目19.根据项目18所述的方法项目，所述方法还包括，在形成所述导电层之前：

在每一个所述开口的侧壁上形成隔离绝缘层，以使得之后形成的所述导电层至少与所述抗反射涂层电隔离。

项目20.根据项目18所述的方法项目，其中所述中间层还包括在所述抗反射涂层之上的第二绝缘层，

其中，所述一个或多个开口被形成为还穿过所述第二绝缘层。

项目21.根据项目12或13所述的方法项目，其中所述中间层被配置为能够透过辐射。

项目22.根据项目12所述的方法项目，所述方法还包括：

在形成所述中间层之前，从所述衬底的背面减薄所述衬底。

项目23.根据项目13所述的方法项目，其中形成一个或多个掺杂区包括：

从所述衬底的背面向所述衬底注入第一导电类型的掺杂剂以形成所述掺杂区；并且

所述方法还包括：从所述衬底的背面减薄所述衬底。

项目24.根据项目12或13所述的方法项目，其中所述导电层由不透过辐射的导电材料形成，并且在感测区中不形成所述导电层。

项目25.根据项目12或13所述的方法项目，其中所述掺杂区的掺杂浓度高于所述衬底的掺杂浓度。

以上已经描述了本公开的各种实施例，但是上述说明仅仅是示例性的，并非穷尽性的，并且本发明也不限于所公开的各种实施例。在此公开的各实施例可以任意组合，而不脱离本发明的精神和范围。根据本发明在此的教导，相关技术领域的普通技术人员可以容易地想到许多修改和变化，这些修改和变化也被涵盖在本发明的精神和范围内。本发明的范围由所附权利要求来限定。

Claims

1.一种半导体装置，其特征在于，包括：

导电层，包括水平部分以及垂直部分，所述水平部分形成在所述中间层之上，所述垂直部分形成在所述开口内并延伸到所述衬底；以及

在所述衬底中形成的掺杂区，所述掺杂区包括与所述导电层的对应的垂直部分相邻的部分和与所述衬底和所述中间层的界面相邻的部分，所述掺杂区掺杂有所述第一导电类型的掺杂剂。

2.根据权利要求1所述的半导体装置，其特征在于，所述半导体装置还包括：

隔离绝缘层，设置在所述开口的侧壁上，从而使所述导电层至少与所述中间层的一部分电隔离。

3.根据权利要求1所述的半导体装置，其特征在于，其中所述掺杂区的与所述衬底和所述中间层的界面相邻的部分包括所述掺杂区的与在所述衬底与所述中间层的在所述导电层的所述垂直部分附近的界面相邻的部分。

4.根据权利要求1所述的半导体装置，其特征在于，其中，所述半导体装置是背照式(BSI)图像传感器，其中所述辐射传感器被形成为邻近所述衬底的正面，所述中间层形成在所述衬底的背面上。

5.根据权利要求1所述的半导体装置，其特征在于，其中所述中间层包括：

第一绝缘层，形成在所述衬底之上；以及

抗反射涂层，形成在所述第一绝缘层之上。

6.根据权利要求5所述的半导体装置，其特征在于，所述半导体装置还包括：

隔离绝缘层，设置在开口的侧壁上，从而使所述导电层至少与所述抗反射涂层电隔离。

7.根据权利要求5所述的半导体装置，其特征在于，其中所述中间层还包括：

第二绝缘层，形成在所述抗反射涂层之上，与所述导电层的水平部分邻接。

8.根据权利要求1所述的半导体装置，其特征在于，其中所述中间层被配置为能够透过辐射。

9.根据权利要求1所述的半导体装置，其特征在于，其中所述导电层由不透过辐射的导电材料形成，并且在感测区上方不形成所述导电层。

10.根据权利要求1所述的半导体装置，其特征在于，其中所述掺杂区的掺杂浓度高于所述衬底的掺杂浓度。

11.一种制造半导体装置的方法，其特征在于，包括以下步骤：

在所述衬底之上形成中间层；

形成导电层，所述导电层包括水平部分以及一个或多个垂直部分，所述水平部分形成在所述中间层之上，并且所述一个或多个垂直部分形成在所述一个或多个开口中的对应的开口内并且延伸到所述衬底，

其中每一个所述垂直部分与相应的掺杂区相邻，并且

其中每一个所述掺杂区包括与所述导电层的对应的垂直部分相邻的部分和与所述衬底和所述中间层的界面相邻的部分。

12.根据权利要求11所述的方法，其特征在于，所述方法还包括，在形成所述导电层之前：

13.根据权利要求11所述的方法，其特征在于，其中，所述掺杂区的与所述衬底和所述中间层的界面相邻的部分包括所述掺杂区的与所述衬底与所述中间层的在所述一个或多个开口附近的界面相邻的部分。

14.根据权利要求11所述的方法，其特征在于，所述方法还包括对于所述掺杂区的退火步骤。

15.根据权利要求11所述的方法，其特征在于，其中，所述半导体装置是背照式(BSI)图像传感器，其中所述辐射传感器被形成为邻近所述衬底的正面，所述中间层形成在所述衬底的背面上。

16.根据权利要求11所述的方法，其特征在于，其中所述中间层包括：

在所述第一绝缘层之上的抗反射涂层。

17.根据权利要求16所述的方法，其特征在于，所述方法还包括，在形成所述导电层之前：

18.根据权利要求16所述的方法，其特征在于，其中所述中间层还包括在所述抗反射涂层之上的第二绝缘层，

19.根据权利要求11所述的方法，其特征在于，其中所述中间层被配置为能够透过辐射。

20.根据权利要求11所述的方法，其特征在于，所述方法还包括：

在形成所述中间层之前，从所述衬底的背面减薄所述衬底。

21.根据权利要求11所述的方法，其特征在于，其中所述导电层由不透过辐射的导电材料形成，并且在感测区中不形成所述导电层。

22.根据权利要求11所述的方法，其特征在于，其中所述掺杂区的掺杂浓度高于所述衬底的掺杂浓度。

23.一种制造半导体装置的方法，其特征在于，包括以下步骤：

在所述衬底中形成一个或多个所述第一导电类型的掺杂区；

其中每一个所述垂直部分与相应的掺杂区相邻，并且

24.根据权利要求23所述的方法，其特征在于，所述方法还包括，在形成所述导电层之前：

25.根据权利要求23所述的方法，其特征在于，所述方法还包括对于所述掺杂区的退火步骤。

26.根据权利要求23所述的方法，其特征在于，其中，所述半导体装置是背照式(BSI)图像传感器，其中所述辐射传感器被形成为邻近所述衬底的正面，所述中间层形成在所述衬底的背面上。

27.根据权利要求23所述的方法，其特征在于，其中所述中间层包括：

在所述第一绝缘层之上的抗反射涂层。

28.根据权利要求27所述的方法，其特征在于，所述方法还包括，在形成所述导电层之前：

29.根据权利要求27所述的方法，其特征在于，其中所述中间层还包括在所述抗反射涂层之上的第二绝缘层，

30.根据权利要求23所述的方法，其特征在于，其中所述中间层被配置为能够透过辐射。

31.根据权利要求23所述的方法，其特征在于，其中形成一个或多个掺杂区包括：

所述方法还包括：从所述衬底的背面减薄所述衬底。

32.根据权利要求23所述的方法，其特征在于，其中所述导电层由不透过辐射的导电材料形成，并且在感测区中不形成所述导电层。

33.根据权利要求23所述的方法，其特征在于，其中所述掺杂区的掺杂浓度高于所述衬底的掺杂浓度。