CN107544615A - 用于现场总线的微控制器 - Google Patents
用于现场总线的微控制器 Download PDFInfo
- Publication number
- CN107544615A CN107544615A CN201710506773.0A CN201710506773A CN107544615A CN 107544615 A CN107544615 A CN 107544615A CN 201710506773 A CN201710506773 A CN 201710506773A CN 107544615 A CN107544615 A CN 107544615A
- Authority
- CN
- China
- Prior art keywords
- fieldbus
- microcontroller
- module
- tim
- gtm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000110 selective laser sintering Methods 0.000 claims description 4
- 238000012790 confirmation Methods 0.000 claims 1
- 230000005611 electricity Effects 0.000 claims 1
- 230000006870 function Effects 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 238000005070 sampling Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 125000004122 cyclic group Chemical group 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000035800 maturation Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000004321 preservation Methods 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/387—Information transfer, e.g. on bus using universal interface adapter for adaptation of different data processing systems to different peripheral devices, e.g. protocol converters for incompatible systems, open system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microcomputers (AREA)
- Control Of Electric Motors In General (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
- Electrotherapy Devices (AREA)
Abstract
本发明涉及用于现场总线的微控制器。一种用于现场总线(12)的微控制器(μC)的特征在于如下特征:所述微控制器(μC)包括带有输入模块(TIM)的定时器组件(GTM),所述微控制器(μC)此外还包括与输入模块(TIM)电连接的引脚复用器(10),所述定时器组件(GTM)编程为遵循预给定的密钥交换协议,以及所述引脚复用器(10)配置为选择性地将现场总线(12)的电输入信号引向给输入模块(TIM)。
Description
技术领域
本发明涉及一种用于现场总线的微控制器。此外,本发明还涉及一种相对应的控制设备和机动车。
背景技术
在数字技术中并且尤其是在电气自动化技术和车辆电子学中,将主处理器(central processing unit,CPU(中央处理单元))与各种外围功能集于一体的集成电路概括而言被称作微控制器(μController、μC、MCU)。通用的微控制器一般包括部分地或者完全集成在同一微芯片上的工作-和程序存储器,并且在该情况下也作为片上系统(SoC,System-on-a-Chip)而为技术人员所熟悉。按照现有技术的微控制器有时履行复杂的外围功能,并且部分地具有可编程的、数字的、模拟的或者混合的功能块,这些功能块在典型的微处理器、实现为辅助-和外围组件的部件、如时钟发生装置(Takterzeugung)、中断控制器(Interrupt-Controller)、接口组件、存储器控制装置并且尤其是定时器的情况下被集成到该芯片本身中。
在本上下文中,术语“定时器”要在与技术信息学和电子学的用语相对应的较为狭窄的字面意义上加以理解,并且表明如下控制组件:该控制组件设立用于实现各种与时间有关的功能。通用的定时器组件(generic timer module,GTM)管理一个或者多个不同的定时器,所述定时器彼此独立地运行并且例如在脉冲发生器、时钟发生器的范围中可以用于进行时间测定或者用作事件计数器的参考。
DE 10 2010 003521示例性地公开了一种用于进行数据处理的系统的电路装置,该进行数据处理的系统用于处理在多个模块中的数据;其中该电路装置配置为,为多个模块中的每个模块提供至少一个时钟、时基和至少一个另外的物理量的基础;该电路装置此外还包括中央路由单元,所述多个模块耦合到该中央路由单元上,并且所述多个模块经由该中央路由单元可以周期地彼此间交换如下数据:所述数据基于该时基和/或基于其他的物理量的基础;并且所述多个模块中的每个模块都配置为,独立地以及与所述多个模块中的其他模块并行地处理数据。此外,DE 10 2010 003521公开了一种相对应的方法。
发明内容
本发明提供了根据独立权利要求所述的一种用于现场总线的微控制器、一种相对应的控制设备以及一种相对应的机动车。
所建议的方案以对新开发的方法的挑战为基础,以便经由异步串行现场总线、如CAN、LIN或者I2C利用无损逐位仲裁基于“与”逻辑门(接线的“与”门(wired AND))来解决加密密钥分配问题。作为所属方法的实例列举了在DE 10 2015 207220 A1以及Andreas MÜLLER、Timo LOTHSPEICH的“Plug-and-secure communication for CAN”(CAN Newsletter,2015年,第10-14页)中描述的密钥交换协议。这种协议的实现一般需要比方用VHDL、Verilog或者ABEL编写的有综合能力的硬件描述,并且需要与合适的微控制器和发送接收器(收发器)的集成。这些步骤是费时的且成本高昂的,并且有时引起引进对于实践使用有与之联系的延迟的新产品。
而在下文所介绍的概念以模仿GTM中的所述的功能为基础。作为成熟的(vollwertig)捕获/比较单元,这种外围组件能够捕获(capture)并且比较(compare)外部信号。
根据本发明的解决方案的优点在于其被使用在已经可支配的且被限定的μC产品中的资格。为此不需硬件改变。更确切地说,所模仿的功能性作为附加的性能特征被集成到有关的微控制器的软件中。
在具有相对应的协议辅助的新μC产品的电路布局中,根据本发明可以减小面积需求。此外,根据本发明的构建方案这里提供如下优点:针对所谓的引脚共用(Pin-Sharing)使用可能的复用器(multiplexer,MUX)。这样共同使用CAN、LIN、I2C和GTM的端子已经在传统的硬件中广泛使用;因而这里不需要改变。
因为上面所引用的PnS协议使用用于密钥交换的点对点连接,所以以现场总线系统中的分布式PnS辅助为前提。然而,根据本发明的PnS模仿可以补充装备在控制设备中,而为此不改变其硬件。
通过在从属权利要求中举出的措施,能有利地扩展和改进在独立权利要求中所说明的基本构思。这样,可以设置的是,定时器组件包括先进的路由单元(advanced routingunit,ARU)和鉴于接口协议(auf das Schnittstellenprotokoll)来编程的、优选地具有多通道能力的微程序控制装置(multi-channel sequencer,MCS(多通道定序器)),该微程序控制装置用于处理接口协议的概念上的“较高的”层以及用于生成和计算用于使用PnS功能的秘密密钥或者随机位序列。
根据另一方面,可以设置的是,定时器组件包括与路由单元连接的参数存储模块(parameter storage module,PSM),该参数存储模块配置为将输入信号或者输出信号的时间离散的值保存在队列(先进先出(first-in first-out),FIFO)或内部RAM中。这能够实现位流(bitstream)的保存,以便在MCS中事后处理位流,并且这样例如可以进行循环冗余校验(cyclic redundancy check,CRC)。
最后,为了在CAN的情况下缩短响应时间,可以设置的是,定时器组件包括与输入模块连接的死区时间模块(deadtime module,DTM),以便选择性地产生接收确认(acknowledgment,ACK)或者错误数据帧(error frame)。
附图说明
本发明的实施例在附图中示出,并且在随后的描述中更详细地予以阐述。其中:
图1示出了根据第一实施形式的微控制器的框图。
图2示出了根据第二实施形式的微控制器的框图。
具体实施方式
图1依据用于CAN的微控制器(μC)图解说明了本发明的实施形式的基本结构特征。为了从经由该现场总线(12)接收到的消息中获得似乎“隐蔽的”密钥,应用若干算术运算和逻辑运算,所述算术运算和逻辑运算可以由以微程序控制装置(MCS)为形式的计算单元来实施。为了能够进行密钥交换,网络模块(13)的所使用的引脚要通过复用器(10)为此切换到定时器组件(GTM)的那些引脚上。
在以这种方式能够实现的“PnS模仿”(14)中,输入信号(Rx)和输出信号(Tx)被转向到定时器组件(GTM)中的输入模块(timer input module,TIM(定时器输入模块))和(与ARU连接的)输出模块(timer output module,TOM(定时器输出模块))上。输入信号(Rx)的交变的边沿借助TIM模块被捕获为时间戳,或者通过在TIM模块中的可选的采样(sampling)来捕获。当进行边沿交变时,变化(电平)与在如下时间戳一起或通过采样识别出的电平经由ARU被输送至MCS:在所述时间戳处,已出现改变了的电平。这基本上对应于TIM的标准功能,该TIM的标准功能例如在发动机控制的范围中被用于捕获凸轮轴输入信号。
在边沿之间的时间间隔非常短的情况下,通过经由ARU的通信引起的延迟可能过大;因此MCS可以从TIM或者TOM中选择性地直接读出这些数据。该特性通过相对应的配置来激活。MCS从由输入信号(Rx)携带的位流(通过基于TIM中的多个捕获事件(capture event)的多次ARU传输或通过由MCS本身对TIM的多次直接访问来输送的位流)中获得数据字、例如0111011111。因为已知该协议,所以MCS可以依据该数据字提取所需的信息、如标识(identification,ID)、有用数据、数据字段中的字节的数目(data length code,DLC(数据长度码))、CRC等,校验信息并且将其提供给其他应用。
互补的方法用于产生输出信号(Tx),以便输出位流。MCS模块经由ARU或通过直接访问将如下时间参数(Zeitangabe)(例如数据字0100010001)发送给TOM模块:所述时间参数确定,输出信号(Tx)何时要取确定的电平(限定多次这种传输)。依据所捕获的输入信号(Rx)和所生成的输出信号(Tx),接收或生成相对应的帧。协议层管理借助MCS通道进行。
PnS方法设置了随机数的使用。随机数的生成可以或者通过微控制器(μC)的MCS或者通过微控制器(μC)的CPU来进行。通过MCS或者CPU也可以将随机数嵌入到从所传输的消息中提取或稍后提取最终得到的密钥中。在已进行了密钥交换之后,输入信号(Rx)和输出信号(Tx)经由复用器(10)被接回到网络模块(13)上。可替换的构建方案可以替代于此地设置直接连接输入信号(Rx),以致复用器(10)仅仅应用于输出信号(Tx)。发送接收器(11)在这两种场景中用作用于物理接到现场总线(12)上的驱动组件。
在这种情况下,网络模块(13)可以被设置为在μC中的独立的硬件(HW),或者如图2中所解释清楚的那样同样以软件方式在GTM中予以模仿。这两个解决方案可以在合适的实施形式的范围中得到应用,而不离开本发明的范围。
Claims (10)
1.一种用于现场总线(12)的微控制器(μC),
其特征在于如下特征:
- 所述微控制器(μC)包括带有输入模块(TIM)的定时器组件(GTM),
- 所述微控制器(μC)此外还包括与所述输入模块(TIM)电连接的引脚复用器(10),
- 所述定时器组件(GTM)编程为遵循预给定的密钥交换协议,并且
- 所述引脚复用器(10)配置为选择性地将所述现场总线(12)的电输入信号引向给所述输入模块(TIM)。
2.根据权利要求1所述的微控制器(μC),
其特征在于如下特征:
- 所述定时器组件(GTM)此外还包括与所述引脚复用器(10)连接的输出模块((A)TOM),以及
- 所述引脚复用器(10)此外还配置为选择性地将所述输出模块((A)TOM)的电输出信号引向给所述现场总线(12)。
3.根据权利要求2所述的微控制器(μC),
其特征在于如下特征:
- 所述现场总线(12)是CAN,
- 所述定时器组件(GTM)此外还包括与所述输入模块(TIM)连接的死区时间模块(DTM),以及
- 所述死区时间模块(DTM)配置为选择性地产生接收确认或者错误数据帧。
4.根据权利要求2或者3所述的微控制器(μC),
其特征在于如下特征:
- 所述定时器组件(GTM)此外还包括路由单元(ARU)和鉴于接口协议来编程的、优选地具有多通道能力的微程序控制装置(MCS),以及
- 所述路由单元(ARU)将所述输入模块(TIM)和所述输出模块(TOM)分别与所述微程序控制装置(MCS)相连接。
5.根据权利要求4所述的微控制器(μC),
其特征在于如下特征:
- 所述定时器组件(GTM)此外还包括与所述路由单元(ARU)连接的参数存储模块、RAM,以及
- 所述参数存储模块配置为将所述输入信号(Rx)或者输出信号(Tx)的时间离散的值保存在队列、RAM中。
6.根据权利要求4或者5所述的微控制器(μC),
其特征在于如下特征:
- 所述微程序控制装置(MCS)选择性地配置为,直接或者经由所述路由单元(ARU)与所述输入模块(TIM)和所述输出模块(TOM)进行通信。
7.根据权利要求2至6之一所述的微控制器(μC),
其特征在于如下特征:
- 所述定时器组件(GTM)此外还包括与所述引脚复用器(10)连接的网络模块(13),以及
- 所述引脚复用器(10)配置为:选择性地将所述现场总线(12)的所述输入信号引向给所述网络模块(13),并且选择性地将所述网络模块(13)的输出信号引向给所述现场总线(12)。
8.根据权利要求2至6之一所述的微控制器(μC),
其特征在于如下特征:
- 所述定时器组件(GTM)包括至少一个另外的输入模块(TIM)和至少一个另外的输出模块(TOM),
- 所述引脚复用器(10)此外还与所述另外的输入模块(TIM)和所述另外的输出模块(TOM)连接,以及
- 所述引脚复用器(10)此外还配置为:选择性地将所述现场总线(12)的所述输入信号引向给所述另外的输入模块(TIM),并且选择性地将所述另外的输出模块(TOM)的输出信号引向给所述现场总线(12)。
9.一种用于机动车的控制设备,
其特征在于如下特征:
- 所述控制设备包括根据权利要求1至8之一所述的微控制器(μC),以及
- 所述控制设备包括与所述微控制器(μC)连接的用于现场总线(12)的发送接收器(11)。
10.一种机动车,
其特征在于如下特征:
- 所述机动车包括现场总线(12)、尤其是CAN、LIN或者I2C,和
- 所述机动车包括与所述现场总线(12)连接的根据权利要求9所述的控制设备。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016211769.6 | 2016-06-29 | ||
DE102016211769.6A DE102016211769A1 (de) | 2016-06-29 | 2016-06-29 | Mikrocontroller für einen Feldbus |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107544615A true CN107544615A (zh) | 2018-01-05 |
CN107544615B CN107544615B (zh) | 2023-10-31 |
Family
ID=60662496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710506773.0A Active CN107544615B (zh) | 2016-06-29 | 2017-06-28 | 用于现场总线的微控制器、机动车的控制设备和机动车 |
Country Status (3)
Country | Link |
---|---|
KR (1) | KR102279947B1 (zh) |
CN (1) | CN107544615B (zh) |
DE (1) | DE102016211769A1 (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080080648A1 (en) * | 2006-10-02 | 2008-04-03 | Silicon Laboratories Inc. | Microcontroller unit (mcu) with suspend mode |
CN101802746A (zh) * | 2007-09-20 | 2010-08-11 | 罗伯特·博世有限公司 | 用于信号接收和信号产生的电路装置以及用于运行所述电路装置的方法 |
US20110260752A1 (en) * | 2010-04-27 | 2011-10-27 | Sebastien Jouin | General purpose input/output pin mapping |
CN103918185A (zh) * | 2011-10-06 | 2014-07-09 | 密克罗奇普技术公司 | 具有定序器驱动的模/数转换器的微控制器 |
CN104181828A (zh) * | 2014-08-12 | 2014-12-03 | 北京控制与电子技术研究所 | 一种can总线控制器适配器 |
CN104219333A (zh) * | 2013-05-29 | 2014-12-17 | 罗伯特·博世有限公司 | 用于提供通用接口的方法以及具有通用接口的微控制器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070061625A (ko) * | 2005-12-10 | 2007-06-14 | 삼성전자주식회사 | 멀티-칩 모듈의 마이크로 컨트롤러 유닛, 이를 포함하는멀티-칩 모듈, 및 멀티-칩 모듈의 전원 모드 동기 방법 |
DE102010003521A1 (de) | 2010-03-31 | 2011-10-06 | Robert Bosch Gmbh | Modulare Struktur zur Datenverarbeitung |
DE102013210064A1 (de) * | 2013-05-29 | 2014-12-04 | Robert Bosch Gmbh | Verfahren zur Bereitstellung einer generischen Schnittstelle sowie Mikrocontroller mit generischer Schnittstelle |
DE102015207220A1 (de) | 2014-04-28 | 2015-10-29 | Robert Bosch Gmbh | Verfahren zur Erzeugung eines Geheimnisses oder eines Schlüssels in einem Netzwerk |
-
2016
- 2016-06-29 DE DE102016211769.6A patent/DE102016211769A1/de active Pending
-
2017
- 2017-06-28 CN CN201710506773.0A patent/CN107544615B/zh active Active
- 2017-06-28 KR KR1020170081925A patent/KR102279947B1/ko active IP Right Grant
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080080648A1 (en) * | 2006-10-02 | 2008-04-03 | Silicon Laboratories Inc. | Microcontroller unit (mcu) with suspend mode |
CN101802746A (zh) * | 2007-09-20 | 2010-08-11 | 罗伯特·博世有限公司 | 用于信号接收和信号产生的电路装置以及用于运行所述电路装置的方法 |
US20110260752A1 (en) * | 2010-04-27 | 2011-10-27 | Sebastien Jouin | General purpose input/output pin mapping |
CN103918185A (zh) * | 2011-10-06 | 2014-07-09 | 密克罗奇普技术公司 | 具有定序器驱动的模/数转换器的微控制器 |
CN104219333A (zh) * | 2013-05-29 | 2014-12-17 | 罗伯特·博世有限公司 | 用于提供通用接口的方法以及具有通用接口的微控制器 |
CN104181828A (zh) * | 2014-08-12 | 2014-12-03 | 北京控制与电子技术研究所 | 一种can总线控制器适配器 |
Also Published As
Publication number | Publication date |
---|---|
KR20180002536A (ko) | 2018-01-08 |
CN107544615B (zh) | 2023-10-31 |
DE102016211769A1 (de) | 2018-01-04 |
KR102279947B1 (ko) | 2021-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9817067B2 (en) | Testbench builder, system, device and method including latency detection | |
WO2005062181A1 (en) | Apparatus and method for time ordering events in a system having multiple time domains | |
JP2014239432A (ja) | 汎用インタフェースを提供する方法、及び、汎用インタフェースを有するマイクロコントローラ | |
Yang et al. | A high-performance on-chip bus (MSBUS) design and verification | |
CN106250340A (zh) | 一种硬件控制电路及其控制方法 | |
CN108255776A (zh) | 一种兼容apb总线的i3c主设备、主从系统及通信方法 | |
WO2024130861A1 (zh) | 一种云原生的硬件逻辑仿真fpga加速方法及系统 | |
KR20140140507A (ko) | 제네릭 인터페이스를 제공하기 위한 방법 및 제네릭 인터페이스를 구비한 마이크로컨트롤러 | |
Pang et al. | An RTOS-based architecture for industrial wireless sensor network stacks with multi-processor support | |
TWI264647B (en) | Configurable multi-port multi-protocol network interface to support packet processing | |
CN107544615A (zh) | 用于现场总线的微控制器 | |
CN113709010B (zh) | 一种不限帧长的Modbus通信协议系统 | |
CN112882989B (zh) | 协议处理系统和协议数据处理方法 | |
Pham-Thai et al. | A novel multichannel UART design with FPGA-based implementation | |
US10444281B2 (en) | Microcontroller and method for testing a microcontroller | |
Mejdi et al. | Designing a FlexRay controller—From SDL to StateFlow and Simulink blocks: Generation and verification | |
CN110737551A (zh) | 一种上位机与下位机进行通信的方法和装置 | |
Jusoh et al. | An FPGA implementation of shift converter block technique on FIFO for UART | |
US20230125743A1 (en) | Providing frames at a network port | |
Ferrari et al. | Evaluation of timing characteristics of a prototype system based on PROFINET IO RT_Class 3 | |
Correia et al. | A local bus for multi-chip-module-based microinstrumentation systems | |
Kerling | Design, implementation, and test of a tri-mode Ethernet MAC on an FPGA | |
Brinkmann et al. | A rapid prototyping environment for microprocessor based system-on-chips and its application to the development of a network processor | |
Jyothilakshmi et al. | Code-Level Implementation of High Speed Synchronized Data Transmission Technique for Faster Data Transmission | |
Bertacchi et al. | Semicustom design of an IEEE 1394-compliant reusable IC core |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |