CN107534052A - 用于创建延伸到晶体管的有栅极区域中的缓冲部的设备和方法 - Google Patents

用于创建延伸到晶体管的有栅极区域中的缓冲部的设备和方法 Download PDF

Info

Publication number
CN107534052A
CN107534052A CN201580079300.6A CN201580079300A CN107534052A CN 107534052 A CN107534052 A CN 107534052A CN 201580079300 A CN201580079300 A CN 201580079300A CN 107534052 A CN107534052 A CN 107534052A
Authority
CN
China
Prior art keywords
band gap
active channel
minor structure
high band
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580079300.6A
Other languages
English (en)
Inventor
C·S·莫哈帕特拉
G·杜威
A·S·默西
G·A·格拉斯
W·拉赫马迪
J·T·卡瓦列罗斯
T·加尼
M·V·梅茨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107534052A publication Critical patent/CN107534052A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

晶体管器件可以被形成为具有处于有源沟道和衬底之间的缓冲部，其中，所述缓冲部的一部分和所述有源沟道形成了有栅极区域。有源沟道可以包括处于有源沟道和衬底之间的子结构(例如，缓冲部)上的低带隙材料。所述子结构可以包括高带隙材料，所述材料具有期望的导带偏移，以使得在不对有源沟道内的电子迁移率造成显著影响的情况下抑制泄漏。在实施例中，可以将所述有源沟道和所述子结构形成在窄沟槽中，以使得由于有源沟道和子结构之间的晶格失配所引起的缺陷被终止于所述子结构中。

Description

用于创建延伸到晶体管的有栅极区域中的缓冲部的设备和 方法
技术领域
本说明书的实施例总体上涉及微电子器件领域，并且更具体而言，涉及在非平面微电子晶体管中形成与有源沟道相邻的缓冲部，例如，高带隙子结构，其中，所述缓冲部的部分延伸到所述非平面微电子晶体管的有栅极(gated)区域中。
背景技术
集成电路部件的更高性能、更低成本以及提高的微型化、以及集成电路的更高的封装密度是微电子行业的针对微电子器件制造的不断发展的目标。为了实现这些目标，微电子器件内的晶体管必须按比例缩小，即变小。随着晶体管尺寸的减小，还存在对借助于改进其设计、所使用的材料和/或其制造工艺来提高其效率的驱动力。这种设计改进包括对独特结构的开发，例如非平面晶体管，包括三栅极晶体管、FinFET、TFET、omega-FET和双栅极晶体管。
附图说明
在说明书的结论部分具体指出了并且明确主张了本公开的主题。通过结合附图考虑以下说明和所附权利要求，本公开的上述和其它特征将变得更为充分地显而易见。应当理解，附图只是描绘了根据本公开的几个实施例，因此不应被认为是对其范围的限制。通过使用附图以额外的特征和细节来描述本公开，使得能够更加容易地确定本公开的优点，在附图中：
图1-10是根据本说明书的实施例的非平面晶体管的制造的倾斜截面图和侧视截面图。
图11示出了根据本说明书的一种实施方式的计算装置。
具体实施方式
在下述具体实施方式中，参考附图，附图以例示的方式示出了可以实践所要求保护的主题的具体实施例。以充分的细节描述了这些实施例，以使本领域技术人员能够实践所述主题。应当理解，尽管各个实施例是不同的，但是未必是相互排斥的。例如，可以在其它实施例内实施本文中结合一个实施例所描述的特定特征、结构或特性，而不脱离所主张的主题的精神和范围。在本说明书中对“一个实施例”或“实施例”的引用是指结合所述实施例所描述的特定特征、结构或特性被包括在本说明书内包含的至少一种实施方式中。因此，短语“一个实施例”或“在实施例中”的使用未必是指同一实施例。此外，应当理解，可以对每个所公开的实施例内的个体元件的位置和布置做出修改而不脱离所主张的主题的精神和范围。因此，不应以限制的意义理解下述具体实施方式，并且所述主题的范围仅由被适当解释的所附权利要求、以及为所附权利要求赋予权利的等同物的全部范围来限定。在附图中，在若干视图中，类似的附图标记表示相同或相似的元件或功能，并且其中描绘的元件未必是相互按比例绘制的，相反可能使个体元件放大或缩小，以便更容易在本说明书的语境下理解所述元件。
文中使用的术语“在……之上”、“到”、“在……之间”和“在……上”可以指一层相对于其它层的相对位置。一层处于另一层“之上”或处于另一层“上”或者一层接合“到”另一层可以直接与该另一层接触，或者可以具有一个或多个中间层。处于层“之间”的一层可以直接与所述层接触，或者可以具有一个或多个中间层。
如本领域技术人员将理解的，通过有源沟道下方的无栅极(ungated)亚子结构材料来控制源极到漏极泄漏是任何晶体管设计中的重要考虑事项。在诸如III-V NMOS三栅极器件之类的非平面晶体管器件中，子结构泄漏带来更大的挑战。该挑战源自于为了取得高电子迁移率而形成有源沟道所需的高迁移率材料，其固有地具有低带隙，并且因此具有高电导率。现有解决方案涉及以p型掺杂剂掺杂所述子结构(例如，e17-e18受主/立方厘米)。然而，该解决途径对于短沟道非平面晶体管而言不能有效地发挥作用。出于本说明书的目的，术语“短沟道”可以被定义为表示小于大约20nm的栅极长度(Lg)。
本说明书的实施例涉及制造具有位于有源沟道与衬底之间的缓冲部的晶体管器件，其中，所述缓冲部的一部分延伸到晶体管的有栅极区域中。在本说明书的至少一个实施例中，包括低带隙III-V族材料的有源沟道可以外延生长在有源沟道与衬底之间的子结构(例如，缓冲部)上。所述子结构可以包括高带隙III-V材料，所述材料可以具有期望的导带偏移，以使得在不对有源沟道内的电子迁移率造成显著影响的情况下抑制泄漏。在本说明书的实施例中，与形成没有这种缓冲部的有源沟道相比，泄漏可以降低至少三个数量级。在本说明书的实施例中，可以将有源沟道和子结构形成在窄沟槽中，以使得由于有源沟道和子结构之间的晶格失配所引起的缺陷借助于有源沟道区域下方的子结构中的缺陷俘获而被终止。
此外，本说明书的实施例包括形成有栅极区域，该区域包括所述子结构的一部分。在高带隙材料(例如，子结构)与低带隙材料(例如，有源沟道)界面接合时，可以形成电子的势阱。如果电子的该阱是在有栅极区域外部创建的，那么栅极将不能有效率地将阱完全耗尽。在有栅极区域内部设有与有源沟道界面接合的子结构的一部分可以允许整个沟道(包括处于界面处的电子的势阱)被耗尽。结果，我们将获得更好的短沟道控制并且得到性能更好的晶体管，尤其是对于晶体管性能受到短沟道效应影响的短沟道晶体管而言，如本领域技术人员将理解的。具体而言，本说明书的实施例可以实现对有源沟道的栅极控制，这确保在晶体管处于导通状态时整个有源沟道都能够被反转。此外，通过将高带隙和高导带偏移材料用于亚子结构，在晶体管处于截止状态时抑制了通过所述亚子结构的源极到漏极泄漏，并且因晶格失配而可能在有源沟道和子结构之间的界面处建立的位错可以在电气上失效。
如图1所示，至少一个鳍状物112可以形成在衬底102上，其中，鳍状物112可以包括从衬底102的第一表面104延伸并终止于上表面116的相对侧壁114。为了清楚简洁起见，在图1中仅示出了两个鳍状物112；然而应当理解，可以制造任何适当数量的鳍状物112。在一个实施例中，可以在衬底102上对蚀刻掩模(未示出)图案化，随后对衬底102进行蚀刻，其中，衬底102的受到蚀刻掩模(未示出)保护的部分变成了鳍状物112，并且此后可以去除蚀刻掩模(未示出)，如本领域技术人员将理解的。在本公开的实施例中，衬底102和鳍状物112可以是任何适当的材料，包括但不限于含有硅的材料，例如单晶硅。然而，衬底102和鳍状物112并不一定是由含有硅的材料制造的，并且可以是本领域已知的其它类型的材料。在另一实施例中，衬底102可以包括绝缘体上硅(SOI)衬底、空体上硅(silicon-on-nothing(SON))、锗衬底、绝缘体上锗(GeOI)衬底或空体上锗(germanium-on-nothing(GeON))。
如图2所示，可以通过任何适当沉积工艺在衬底102和鳍状物112之上沉积电介质材料，并且可以使电介质材料平面化，以暴露出鳍状物上表面116，由此形成与相对的鳍状物侧壁114毗连的隔离结构122，隔离结构122被称为浅沟槽隔离结构。隔离结构122可以由任何适当的电介质材料形成，所述材料包括但不限于二氧化硅(SiO2)。
如图3所示，可以去除鳍状物112，由此形成沟槽124。可以通过任何已知的蚀刻技术去除鳍状物112，所述技术包括但不限于干法蚀刻、湿法蚀刻或其组合。在一个实施例中，每个沟槽124的一部分可以在去除鳍状物112期间或者在其后被形成为延伸到衬底102中。沟槽124的该部分在下文中将被称为成核沟槽132。在一个实施例中，成核沟槽132可以具有(111)切面，其可以促进III-V材料的生长，将对此予以讨论。应当理解，可以利用成核沟槽132的备选的几何结构。
如图4所示，可以在沟槽124内形成子结构144(见图3)。子结构144可以是通过任何已知形成工艺形成的，并且可以是任何适当的材料，例如高带隙III-V材料，所述材料包括但不限于砷化铟铝、磷化铟、磷化镓、砷化镓、砷锑化镓、砷锑化铝、砷化铟铝镓、磷化铟铝镓、砷化铝镓等等。出于本说明书的目的，可以将高带隙材料定义为带隙大于硅的带隙的材料。
尽管没有具体示出，但是可以在形成子结构之前在成核沟槽中形成成核层。成核层可以是通过任何形成工艺形成的，并且可以是任何适当的材料，例如III-V外延材料，包括但不限于磷化铟、磷化镓、砷化镓等。
进一步如图4所示，可以在沟槽124内在子结构144上形成有源沟道146(见图3)。有源沟道146可以是通过任何已知的形成工艺形成的，并且可以是任何适当的材料，例如低带隙III-V外延材料，包括但不限于砷化铟镓、砷化铟、锑化铟等。出于本说明书的目的，可以将低带隙材料定义为带隙小于硅的带隙的材料。在一个实施例中，有源沟道146可以是基本无掺杂的(即，电中性或者被轻掺杂有p型掺杂剂)。
在一些示例性实施例中，子结构144和/或有源沟道146可以是外延沉积的。在一些实施例中，可以使用化学气相沉积(CVD)工艺或者其它适当沉积技术来沉积或者以其它方式形成子结构144和/或有源沟道。例如，沉积可以是通过CVD、或快速热CVD(RT-CVD)、或低压CVD(LP-CVD)、超高真空CVD(UHV-CVD)、或者使用III-V材料化合物的气体源分子束外延(GS-MBE)工具执行的，所述III-V材料化合物例如是铟、铝、砷、磷、镓、锑和/或它们的前体的组合。在一个这种特定示例性实施例中，有源沟道146可以是砷化铟镓，并且子结构144可以是磷化铟。在任何这种实施例中，可以存在利用载气的前体起泡器，所述载气例如为氢气、氮气或稀有气体(例如，可以以大约0.1-20％的浓度稀释前体，并且剩余成分为载气)。在一些示例性情况下，可以存在诸如砷化氢或叔丁基胂的砷前体、诸如叔丁基磷的磷前体、诸如三甲基镓的镓前体、和/或诸如三甲基铟的铟前体。还可以存在蚀刻剂气体，例如，基于卤素的气体，例如氯化氢(HCl)、氯气(Cl)或者溴化氢(HBr)。子结构144和/或有源沟道146的基本沉积在很宽的条件范围内都是可能的，所述条件使用处于(例如)大约300℃到650℃的范围内的、或者在更具体的示例中处于大约400℃到600℃的范围内的沉积温度、以及处于(例如)大约1托到760托的范围内的反应器压力。载体和蚀刻剂的每者可以具有处于大约10SCCM到300SCCM的范围内的流量(通常要求不超过100SCCM的流量，但是一些实施例可以受益于更高的流速)。在一个特定示例性实施例中，可以以处于100SCCM到1000SCCM之间的范围内的流速来执行子结构144和/或有源沟道146的沉积。
用于子结构144的材料可以被选择为具有期望的与有源沟道146的导带偏移，其将在从子结构144排除电子的过程中发挥效力，由此减少泄漏。此外，子结构144和有源沟道146的形成可以发生在相对较窄的沟槽124中。在一个实施例中，窄沟槽124可以具有处于大约50nm到大约500nm的范围内的高度H(见图3)以及小于大约25nm(优选地小于10nm)的宽度W(见图3)。衬底102和子结构144之间的晶格失配可以大于能够允许基本无缺陷的形成的晶格失配，因为子结构144可以被形成为具有足以俘获缺陷(例如，堆叠错误、位错等)的背离有源沟道146的深度D，如本领域技术人员将理解的。因而，有源沟道146中的电子迁移率可以由此不被显著削弱。尽管有源沟道146可能无法获得理论上的最大迁移率值，但其仍然能够提供相对于基于硅的n-MOS晶体管的有力的性能优势。在一个实施例中，子结构144可以具有大于大约50nm的深度D(例如，衬底102和有源沟道146之间的距离)和小于大约25nm的宽度(即，沟槽宽度W)。
如图4进一步所示，有源沟道146的部分148可以延伸出沟槽(见图3)，尤其是在利用外延生长工艺时。因而，如图5所示，可以通过(例如)机械平面化来去除有源沟道146的部分148。在一个实施例中，子结构144可以填充沟槽的大约80％(见图3)，并且有源沟道146可以填充沟槽的大约20％(见图3)。
如图6和图7所示，可以通过蚀刻工艺使隔离结构122凹陷，以使子结构144的至少一部分148以及有源沟道146在隔离结构122的上平面126上方延伸。如图7所示，有源沟道146和子结构部分148的在隔离结构上平面126上方延伸的高度Hfin可以处于大约20nm和80nm之间。在实施例中，在隔离结构上平面126上方延伸的子结构部分148可以具有处于大约2nm和10nm之间的高度Hssp。
如图8所示，至少一个栅极150可以形成在有源沟道146和子结构144的子结构部分148之上，以形成在隔离结构122上方延伸的有栅极区域140。可以通过在鳍状物上表面116上或与之相邻地以及在横向相对的鳍状物侧壁114对上或与之相邻地形成栅极电介质层152、以及通过先栅极或后栅极工艺流程在栅极电介质层152上或与之相邻地形成栅极电极154来制造栅极150，如本领域技术人员将理解的。
栅极电介质层152可以是由任何公知的栅极电介质材料形成的，所述栅极电介质材料包括但不限于二氧化硅(SiO2)、氮氧化硅(SiOxNy)、氮化硅(Si3N4)、以及诸如氧化铪、硅氧化铪、氧化镧、氧化镧铝、氧化锆、硅氧化锆、氧化钽、氧化钛、氧化钡锶钛、氧化钡钛、氧化锶钛、氧化钇、氧化铝、氧化铅钪钽和铌酸铅锌等高k电介质材料。栅极电介质层152可以是通过任何公知技术形成的，例如通过沉积栅极电极材料(例如，化学气相沉积(“CVD”)、物理气相沉积(“PVD”)或原子层沉积(“ALD”))、并且然后利用公知的光刻和蚀刻技术使所述栅极电极材料图案化来形成栅极电介质层152，如本领域技术人员将理解的。
栅极电极154可以是由任何适当的栅极电极材料形成的。在本公开的实施例中，栅极电极154可以由包括但不限于多晶硅、钨、钌、钯、铂、钴、镍、铪、锆、钛、钽、铝、碳化钛、碳化锆、碳化钽、碳化铪、碳化铝、其它金属碳化物、金属氮化物和金属氧化物的材料形成。栅极电极154可以是通过公知技术形成的，例如，通过对栅极电极材料进行均厚沉积并且然后利用公知的光刻和蚀刻技术使所述栅极电极材料图案化来形成栅极电极154，如本领域技术人员将理解的。
如图9所示，可以利用公知的沉积和蚀刻技术在栅极电极154上沉积栅极间隔体156并使其图案化。栅极间隔体156可以由任何适当的电介质材料形成，其包括但不限于氧化硅、氮化硅等。
应当理解，源极区和漏极区(未示出)可以形成在有源沟道146中，在栅极150的相对侧上，或者可以将有源沟道146的部分从栅极150的相对侧去除，并代替其形成源极区和漏极区。源极区和漏极区可以被形成为具有相同导电类型，例如p型导电性或n型导电性。在本公开的实施例的一些实施方式中，源极区和漏极区可以具有基本相同的掺杂浓度和分布，而在其它实施方式中，掺杂浓度和分布可以发生变化。应当理解，仅示出了n-MOS，p-MOS区将被单独地图案化和处理。
电介质层162可以被沉积在图9的结构之上并被平面化以暴露出栅极电极154，以形成非平面晶体管100，如图10所示。
如本领域技术人员将理解的，栅极电极154和栅极电介质层152可以是牺牲性的，以使得可以执行虚设栅极工艺，以形成最终的栅极电极和最终的栅极电介质层。
要注意，尽管具体实施方式描述了非平面晶体管，但是所介绍的主题可以在平面晶体管中实施，如本领域技术人员将理解的。
图11示出了根据本说明书的一种实施方式的计算装置200。计算装置200容纳板202。板可以包括若干微电子部件，所述微电子部件包括但不限于处理器204、至少一个通信芯片206A、206B、易失性存储器208(例如，DRAM)、非易失性存储器210(例如，ROM)、闪速存储器212、图形处理器或CPU 214、数字信号处理器(未示出)、密码处理器(未示出)、芯片组216、天线、显示器(触摸屏显示器)、触摸屏控制器、电池、音频编码解码器(未示出)、视频编码解码器(未示出)、功率放大器(AMP)、全球定位系统(GPS)装置、罗盘、加速度计(未示出)、陀螺仪(未示出)、扬声器(未示出)、照相机和大容量存储装置(未示出)(例如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。所述微电子部件中的任一个可以物理和电耦合到板202。在一些实施方式中，微电子部件的至少其中之一可以是处理器204的一部分。
通信芯片能够实现用于向计算装置传输数据和从计算装置传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用经调制的电磁辐射通过非固态介质来传送数据的电路、装置、系统、方法、技术、通信信道等。该术语并非暗示相关联的装置不含有任何电线，尽管在一些实施例中它们可能不含有电线。通信芯片可以实施很多无线标准或协议中的任何标准或协议，包括但不限于Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生产物、以及被指定为3G、4G、5G和更高代的任何其它无线协议。计算装置可以包括多个通信芯片。例如，第一通信芯片可以专用于较短距离无线通信，例如Wi-Fi和蓝牙，并且第二通信芯片可以专用于较长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其它。
术语“处理器”可以指对来自寄存器和/或存储器的电子数据进行处理以将该电子数据变换为可以存储在寄存器和/或存储器中的其它电子数据的任何装置或装置的部分。
计算装置200内的微电子部件中中的任何微电子部件可以包括包含缓冲部(例如，高带隙子结构)的微电子晶体管，所述缓冲部与微电子晶体管的有源沟道相邻，其中，缓冲部的一部分延伸到微电子晶体管的有栅极区域中。
在各种实施方式中，计算装置200可以是膝上型电脑、上网本、笔记本、超级本、智能电话、平板电脑、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字摄像机、便携式音乐播放器或数字视频记录仪。在其它实施方式中，计算装置200可以是处理数据的任何其它电子装置。
要理解，本说明书的主题不一定限制于图1-图11中所例示的特定应用。所述主题可以应用于其它微电子器件和组件应用、以及任何其它适当的晶体管应用，如本领域技术人员将理解的。
下述示例涉及其它实施例，其中，示例1是一种微电子结构，包括：衬底；低带隙有源沟道；设置在衬底和低带隙有源沟道之间的高带隙子结构，其中，所述高带隙子结构与所述低带隙有源沟道毗邻；与所述高带隙子结构毗邻的至少一个隔离结构，其中，所述高带隙子结构的一部分从所述至少一个隔离结构延伸出来；以及包括所述低带隙有源沟道和所述高带隙子结构的从所述至少一个隔离结构延伸出来的所述部分的有栅极区域。
在示例2中，示例1的主题可以任选地包括包含从如下材料组成的组中选择的材料的高带隙子结构：砷化铟铝、磷化铟、磷化镓、砷化镓、砷锑化镓、砷锑化铝、砷化铟铝镓、磷化铟铝镓、以及砷化铝镓。
在示例3中，示例1和示例2中的任一者的主题可以任选地包括包含从如下材料组成的组中选择的材料的低带隙有源沟道：砷化铟镓、砷化铟和锑化铟。
在示例4中，示例1到示例3中的任一者的主题可以任选地包括延伸到所述衬底中的成核沟槽，其中，所述高带隙子结构从所述成核沟槽延伸出来。
在示例5中，示例4的主题可以任选地包括：成核沟槽包括具有(111)切面的成核沟槽。
在示例6中，示例1到示例5中的任一者的主题可以任选地包括具有大于大约50nm的深度和小于大约25nm的宽度的高带隙子结构。
在示例7中，示例1到示例6中的任一者的主题可以任选地包括形成在有栅极区域之上的栅极。
下面的示例涉及其它实施例，其中，示例8是一种形成微电子结构的方法，包括：在衬底上形成至少一个鳍状物，其中，所述至少一个鳍状物包括从所述衬底延伸出来的一对相对侧壁；形成与所述鳍状物侧壁的每者毗邻的隔离结构；通过去除所述至少一个鳍状物而形成沟槽；在所述沟槽中形成高带隙子结构；在所述沟槽中形成与所述高带隙子结构毗邻的低带隙有源沟道；以及使所述隔离结构凹陷，以使所述高带隙子结构的至少一部分和所述低带隙有源沟道在所述隔离结构上方延伸。
在示例9中，示例8的主题可以任选地包括由从如下材料组成的组中选择的材料形成所述高带隙子结构：砷化铟铝、磷化铟、磷化镓、砷化镓、砷锑化镓、砷锑化铝、砷化铟铝镓、磷化铟铝镓、以及砷化铝镓。
在示例10中，示例8的主题可以任选地包括由从如下材料组成的组中选择的材料形成低带隙有源沟道：砷化铟镓、砷化铟和锑化铟。
在示例11中，示例8的主题可以任选地包括形成延伸到所述衬底中的成核沟槽。
在示例12中，示例11的主题可以任选地包括：形成成核沟槽包括形成具有(111)切面的成核沟槽。
在示例13中，示例8的主题可以任选地包括：形成高带隙子结构包括形成具有大于大约50nm的深度和小于大约25nm的宽度的高带隙子结构。
在示例14中，示例8的主题可以任选地包括在所述高带隙子结构的在所述隔离结构上方延伸的部分和所述有源沟道之上形成栅极。
下面的示例涉及其它实施例，其中，示例15是一种电子系统，其包括：板；以及附接至所述板的微电子部件，其中，所述微电子部件包括至少一个微电子晶体管，所述微电子晶体管包括：微电子衬底；低带隙有源沟道；设置在所述衬底和所述低带隙有源沟道之间的高带隙子结构，其中，所述高带隙子结构与所述低带隙有源沟道毗邻；与所述高带隙子结构毗邻的至少一个隔离结构，其中，所述高带隙子结构的一部分从所述至少一个隔离结构延伸出来；包括所述低带隙有源沟道和所述高带隙子结构的从所述至少一个隔离结构延伸出来的所述部分的有栅极区域；以及形成于所述有栅极区域之上的栅极。
在示例16中，示例15的主题可以任选地包括包含从如下材料组成的组中选择的材料的高带隙子结构：砷化铟铝、磷化铟、磷化镓、砷化镓、砷锑化镓、砷锑化铝、砷化铟铝镓、磷化铟铝镓、以及砷化铝镓。
在示例17中，示例15和示例16中的任一者的主题可以任选地包括包含从如下材料组成的组中选择的材料的低带隙有源沟道：砷化铟镓、砷化铟和锑化铟。
在示例18中，示例15到示例17中的任一者的主题可以任选地包括延伸到所述衬底中的成核沟槽，其中，所述高带隙子结构从所述成核沟槽延伸出来。
在示例19中，示例18的主题可以任选地包括：成核沟槽包括具有(111)切面的成核沟槽。
在示例20中，示例15到示例19中的任一者的主题可以任选地包括具有大于大约50nm的深度和小于大约25nm的宽度的高带隙子结构。
由此已经详细描述了本说明书的实施例，要理解，由所附权利要求限定的本说明书不受在以上说明书中阐述的特定细节的限制，因为其许多明显变化都是可能的，而不脱离其精神和范围。

Claims (20)

1.一种微电子结构，包括：
衬底；
低带隙有源沟道；
设置在所述衬底和所述低带隙有源沟道之间的高带隙子结构，其中，所述高带隙子结构与所述低带隙有源沟道毗邻；
与所述高带隙子结构毗邻的至少一个隔离结构，其中，所述高带隙子结构的一部分从所述至少一个隔离结构延伸出来；以及
有栅极区域，其包括所述低带隙有源沟道和所述高带隙子结构的从所述至少一个隔离结构延伸出来的所述部分。
2.根据权利要求1所述的微电子结构，其中，所述高带隙子结构包括从如下材料组成的组中选择的材料：砷化铟铝、磷化铟、磷化镓、砷化镓、砷锑化镓、砷锑化铝、砷化铟铝镓、磷化铟铝镓、以及砷化铝镓。
3.根据权利要求1所述的微电子结构，其中，所述低带隙有源沟道包括从如下材料组成的组中选择的材料：砷化铟镓、砷化铟和锑化铟。
4.根据权利要求1所述的微电子结构，还包括延伸到所述衬底中的成核沟槽，其中，所述高带隙子结构从所述成核沟槽延伸出来。
5.根据权利要求4所述的微电子结构，其中，所述成核沟槽包括具有(111)切面的成核沟槽。
6.根据权利要求1所述的微电子结构，其中，所述高带隙子结构具有大于大约50nm的深度和小于大约25nm的宽度。
7.根据权利要求1到6中的任一项所述的微电子结构，还包括形成在所述有栅极区域之上的栅极。
8.一种制造微电子结构的方法，包括：
在衬底上形成至少一个鳍状物，其中，所述至少一个鳍状物包括从所述衬底延伸出来的一对相对侧壁；
形成与所述鳍状物侧壁的每者毗邻的隔离结构；
通过去除所述至少一个鳍状物而形成沟槽；
在所述沟槽中形成高带隙子结构；
在所述沟槽中形成低带隙有源沟道，所述低带隙有源沟道与所述高带隙子结构毗邻；以及
使所述隔离结构凹陷，以使所述高带隙子结构的至少一部分和所述低带隙有源沟道在所述隔离结构上方延伸。
9.根据权利要求8所述的方法，其中，形成所述高带隙子结构包括由从如下材料组成的组中选择的材料形成所述高带隙子结构：砷化铟铝、磷化铟、磷化镓、砷化镓、砷锑化镓、砷锑化铝、砷化铟铝镓、磷化铟铝镓和砷化铝镓。
10.根据权利要求8所述的方法，其中，形成所述低带隙有源沟道包括由从如下材料组成的组中选择的材料形成所述低带隙有源沟道：砷化铟镓、砷化铟和锑化铟。
11.根据权利要求8所述的方法，其中，形成所述沟槽还包括形成延伸到所述衬底中的成核沟槽。
12.根据权利要求11所述的方法，其中，形成所述成核沟槽包括形成具有(111)切面的成核沟槽。
13.根据权利要求8所述的方法，其中，形成所述高带隙子结构包括形成具有大于大约50nm的深度和小于大约25nm的宽度的所述高带隙子结构。
14.根据权利要求8所述的方法，还包括在所述高带隙子结构的在所述隔离结构上方延伸的所述部分和所述有源沟道之上形成栅极。
15.一种电子系统，包括：
板；以及
附接至所述板的微电子部件，其中，所述微电子部件能够包括至少一个微电子晶体管，所述微电子晶体管包括：
微电子衬底；
低带隙有源沟道；
设置在所述衬底和所述低带隙有源沟道之间的高带隙子结构，其中，所述高带隙子结构与所述低带隙有源沟道毗邻；
与所述高带隙子结构毗邻的至少一个隔离结构，其中，所述高带隙子结构的一部分从所述至少一个隔离结构延伸出来；
有栅极区域，其包括所述低带隙有源沟道和所述高带隙子结构的从所述至少一个隔离结构延伸出来的所述部分；以及
形成于所述有栅极区域之上的栅极。
16.根据权利要求15所述的电子系统，其中，所述高带隙子结构包括从如下材料组成的组中选择的材料：砷化铟铝、磷化铟、磷化镓、砷化镓、砷锑化镓、砷锑化铝、砷化铟铝镓、磷化铟铝镓、以及砷化铝镓。
17.根据权利要求15所述的电子系统，其中，所述低带隙有源沟道包括从如下材料组成的组中选择的材料：砷化铟镓、砷化铟和锑化铟。
18.根据权利要求15所述的电子系统，还包括延伸到所述衬底中的成核沟槽，其中，所述高带隙子结构从所述成核沟槽延伸出来。
19.根据权利要求18所述的电子系统，其中，所述成核沟槽包括具有(111)切面的成核沟槽。
20.根据权利要求15所述的电子系统，其中，所述高带隙子结构具有大于大约50nm的深度和小于大约25nm的宽度。
CN201580079300.6A 2015-05-27 2015-05-27 用于创建延伸到晶体管的有栅极区域中的缓冲部的设备和方法 Pending CN107534052A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/032612 WO2016190858A1 (en) 2015-05-27 2015-05-27 Apparatus and methods to create a buffer which extends into a gated region of a transistor

Publications (1)

Publication Number Publication Date
CN107534052A true CN107534052A (zh) 2018-01-02

Family

ID=57394219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580079300.6A Pending CN107534052A (zh) 2015-05-27 2015-05-27 用于创建延伸到晶体管的有栅极区域中的缓冲部的设备和方法

Country Status (6)

Country Link
US (1) US10461193B2 (zh)
EP (1) EP3304601A4 (zh)
KR (1) KR102430525B1 (zh)
CN (1) CN107534052A (zh)
TW (1) TWI720979B (zh)
WO (1) WO2016190858A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400747A (zh) * 2018-04-24 2019-11-01 应用材料公司 去除高深宽比结构中的ⅲ-v材料的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269647B2 (en) * 2017-01-20 2019-04-23 Applied Materials, Inc. Self-aligned EPI contact flow
US10770568B2 (en) 2017-01-20 2020-09-08 Applied Materials, Inc. Method to remove III-V materials in high aspect ratio structures
DE112017007824T5 (de) * 2017-09-26 2020-04-16 Intel Corporation Gruppe-iii-v-halbleitervorrichtungen mit gate-elektroden mit doppelter austrittsarbeit
KR102396978B1 (ko) 2018-11-16 2022-05-11 삼성전자주식회사 반도체 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US20070235763A1 (en) * 2006-03-29 2007-10-11 Doyle Brian S Substrate band gap engineered multi-gate pMOS devices
CN103311296A (zh) * 2012-03-08 2013-09-18 台湾积体电路制造股份有限公司 具有高迁移率和高能带隙材料的半导体结构及方法
CN103383965A (zh) * 2012-05-04 2013-11-06 台湾积体电路制造股份有限公司 混合鳍式场效应晶体管
TW201413826A (zh) * 2012-06-29 2014-04-01 Intel Corp 防止ｉｉｉ－ｖ族裝置中隔離漏流之技術
US20140264438A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructures for Semiconductor Devices and Methods of Forming the Same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761666B2 (en) * 2011-06-16 2017-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Strained channel field effect transistor
US9105660B2 (en) * 2011-08-17 2015-08-11 United Microelectronics Corp. Fin-FET and method of forming the same
US8841701B2 (en) 2011-08-30 2014-09-23 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device having a channel defined in a diamond-like shape semiconductor structure
US8629038B2 (en) 2012-01-05 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. FinFETs with vertical fins and methods for forming the same
US9728464B2 (en) * 2012-07-27 2017-08-08 Intel Corporation Self-aligned 3-D epitaxial structures for MOS device fabrication
US9023705B1 (en) 2013-11-01 2015-05-05 Globalfoundries Inc. Methods of forming stressed multilayer FinFET devices with alternative channel materials

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090416A1 (en) * 2005-09-28 2007-04-26 Doyle Brian S CMOS devices with a single work function gate electrode and method of fabrication
US20070235763A1 (en) * 2006-03-29 2007-10-11 Doyle Brian S Substrate band gap engineered multi-gate pMOS devices
CN103311296A (zh) * 2012-03-08 2013-09-18 台湾积体电路制造股份有限公司 具有高迁移率和高能带隙材料的半导体结构及方法
CN103383965A (zh) * 2012-05-04 2013-11-06 台湾积体电路制造股份有限公司 混合鳍式场效应晶体管
TW201413826A (zh) * 2012-06-29 2014-04-01 Intel Corp 防止ｉｉｉ－ｖ族裝置中隔離漏流之技術
US20140264438A1 (en) * 2013-03-12 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructures for Semiconductor Devices and Methods of Forming the Same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110400747A (zh) * 2018-04-24 2019-11-01 应用材料公司 去除高深宽比结构中的ⅲ-v材料的方法

Also Published As

Publication number Publication date
TW201705484A (zh) 2017-02-01
EP3304601A1 (en) 2018-04-11
KR102430525B1 (ko) 2022-08-09
TWI720979B (zh) 2021-03-11
EP3304601A4 (en) 2019-01-09
WO2016190858A1 (en) 2016-12-01
US10461193B2 (en) 2019-10-29
US20180158958A1 (en) 2018-06-07
KR20180012248A (ko) 2018-02-05

Similar Documents

Publication Publication Date Title
CN104011841B (zh) 用于形成金属氧化物半导体器件结构的鳍的方法
US10109628B2 (en) Transistor device with gate control layer undercutting the gate dielectric
US10290709B2 (en) Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
CN107534052A (zh) 用于创建延伸到晶体管的有栅极区域中的缓冲部的设备和方法
TWI706475B (zh) 用以建立具有富含銦之側邊與底部表面的主動通道之設備及方法
JP6449432B2 (ja) マイクロエレクトロニクストランジスタにおいてリークを低減するために、ドープされたサブ構造体を作成するための装置及び方法
CN106663695B (zh) 用于创建缓冲区以减少微电子晶体管中的泄漏的装置和方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination