CN107492559B - 用于掩埋沟道转移门的设备和方法 - Google Patents

用于掩埋沟道转移门的设备和方法 Download PDF

Info

Publication number
CN107492559B
CN107492559B CN201710424843.8A CN201710424843A CN107492559B CN 107492559 B CN107492559 B CN 107492559B CN 201710424843 A CN201710424843 A CN 201710424843A CN 107492559 B CN107492559 B CN 107492559B
Authority
CN
China
Prior art keywords
buried channel
channel region
transfer gate
buried
floating diffusion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710424843.8A
Other languages
English (en)
Other versions
CN107492559A (zh
Inventor
D·泰克莱布
M·M·拉曼
E·G·史蒂文斯
B·P·班纳彻沃兹
R·M·奎达什
V·克洛伯夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Publication of CN107492559A publication Critical patent/CN107492559A/zh
Application granted granted Critical
Publication of CN107492559B publication Critical patent/CN107492559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461—Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明涉及用于掩埋沟道转移门的设备和方法。本发明公开了一种图像传感器像素，该图像传感器像素可包括光电二极管、浮动扩散部和转移门。可在该转移门下方形成掩埋沟道。该掩埋沟道可从浮动扩散部延伸以与该转移门的一部分重叠，而没有完全在该转移门下方延伸或到达光电二极管。该掩埋沟道可为来自光电二极管的抗饱和电流提供到达浮动扩散部的路径，同时允许该转移门关闭电压保持足够高以防止转移门暗电流流入该光电二极管中。

Description

用于掩埋沟道转移门的设备和方法
技术领域
本发明整体涉及成像设备，并且更具体地，涉及具有像素的成像设备，所述像素具有掩埋沟道转移门。
背景技术
图像传感器常在电子设备诸如移动电话、相机和计算机中用来捕获图像。在典型布置方式中，电子设备设置有被布置成像素行和像素列的图像像素阵列。图像像素包含用于响应于光(例如，通过光电转换)生成电荷的光电二极管(或其他类型的光电探测器)。通常将电路耦接到各个像素列以从图像像素读出图像信号。
在某些应用中，光电二极管可能填充有电子(电荷)，并且过量生成的电子可能会“溢出”或迁移到相邻的光电二极管中。当图像传感器暴露于强光时，可能会产生这些过量的电子，这些电子可被称为饱和电流(blooming current)或电荷。在这些情况下，饱和电流可能在所得的图像中产生各种不希望的伪影。
因此，将希望提供具有改善的抗饱和控制的成像系统。
附图说明
图1为根据本发明实施方案的示例性电子设备的示意图，该电子设备具有图像传感器和处理电路以便使用像素阵列来捕获图像。
图2为根据本发明实施方案的示例性像素阵列和相关读出电路的示意图，所述读出电路用于从像素阵列读出图像信号。
图3是根据本发明实施方案的示例性图像传感器像素的示意图。
图4是根据本发明实施方案的具有转移门的示例性图像传感器像素的一部分的横截面侧视图，其中转移门包括表面沟道。
图5是根据本发明实施方案的具有转移门的示例性图像传感器像素的一部分的横截面侧视图，其中转移门具有覆盖层掩埋沟道。
图6是根据本发明实施方案的具有转移门的示例性图像传感器像素的一部分的横截面侧视图，其中转移门具有从光电二极管延伸的掩埋沟道。
图7是根据本发明实施方案的具有转移门的示例性图像传感器像素的一部分的横截面侧视图，其中转移门具有从浮动扩散部延伸的掩埋沟道。
图8是根据本发明实施方案的具有转移门的示例性图像传感器像素的一部分的平面图，其中转移门具有从浮动扩散部延伸的掩埋沟道。
图9是根据本发明实施方案的具有转移门的示例性图像传感器像素的一部分的横截面侧视图，其中转移门具有从浮动扩散部延伸的第一掩埋沟道部分和从光电二极管延伸的第二掩埋沟道部分。
图10是根据本发明实施方案的具有转移门的示例性图像传感器像素的一部分的横截面侧视图，其中转移门具有从浮动扩散部延伸的第一掩埋沟道部分和延伸穿过光电二极管的第二掩埋沟道部分。
图11是根据本发明实施方案的采用图1至图10的实施方案的示例性图像捕获和处理器系统的框图。
具体实施方式
电子设备诸如数字相机、计算机、移动电话和其他电子设备可包括图像传感器，所述图像传感器收集入射光以捕获图像。图像传感器可包括图像像素阵列。图像传感器中的像素可包括光敏元件，诸如将入射光转换为图像信号的光电二极管。图像传感器可具有任何数量(例如，数百或数千或更多)的像素。典型的图像传感器可(例如)具有数十万或数百万像素(如，数兆像素)。图像传感器可包括控制电路(诸如，用于操作图像像素的电路)和用于读出图像信号的读出电路，所述图像信号与光敏元件所生成的电荷相对应。
图1为示例性成像系统(诸如，电子设备)的示意图，该成像系统使用图像传感器捕获图像。图1的电子设备10可为便捷式电子设备，诸如相机、移动电话、平板计算机、网络相机、摄像机、视频监控系统、汽车成像系统、具有成像能力的视频游戏系统或者捕获数字图像数据的任何其他所需成像系统或设备。相机模块12可用于将入射光转换成数字图像数据。相机模块12可包括一个或多个透镜14以及一个或多个对应的图像传感器16。镜头14可包括固定镜头和/或可调镜头，并且可包括形成于图像传感器16的成像表面上的微镜头。在图像捕获操作期间，可通过镜头14将来自场景的光聚焦到图像传感器16上。图像传感器16可包括用于将模拟像素数据转换成要提供给存储和处理电路18的对应数字图像数据的电路。如果需要，相机模块12可设置有镜头14的阵列和对应图像传感器16的阵列。
存储和处理电路18可包括一个或多个集成电路(例如，图像处理电路、微处理器、诸如随机存取存储器和非易失性存储器的存储设备等)，并且可使用与相机模块12分开和/或形成相机模块12的一部分的组件(例如，形成包括图像传感器16的集成电路或者与图像传感器16相关的模块12内的集成电路的一部分的电路)来实施。可使用处理电路18处理和存储已被相机模块12捕获的图像数据(如，使用处理电路18上的图像处理引擎、使用处理电路18上的成像模式选择引擎等)。可根据需要使用耦接到处理电路18的有线和/或无线通信路径将经过处理的图像数据提供给外部设备(如，计算机、外部显示器或其他设备)。
如图2所示，图像传感器16可包括包含被布置成行和列的图像传感器像素30(有时在本文称为图像像素或像素)的像素阵列20以及控制和处理电路44(其可包括例如图像信号处理电路)。阵列20可包含例如几百或几千行以及几百或几千列图像传感器像素30。控制电路44可耦接至行控制电路46和图像读出电路48(有时称为列控制电路、读出电路、处理电路或列解码器电路)。行控制电路46可从控制电路44接收行地址，并且通过行控制线50将对应的行控制信号诸如重置控制信号、行选择控制信号、电荷转移控制信号、双转换增益控制信号和读出控制信号提供给像素30。可将一根或多根导线(诸如，列线42)耦接至阵列20中的像素30的每一列。列线42可用于读出来自像素30的图像信号以及用于将偏置信号(例如，偏置电流或偏置电压)提供给像素30。如果需要，在像素读出操作期间，可使用行控制电路46选择阵列20中的像素行，并且可沿列线42读出由该像素行中的图像像素30生成的图像信号。
图像读出电路48可通过列线42接收图像信号(如，由像素30生成的模拟像素值)。图像读出电路48可包括用于对从阵列20读出的图像信号进行采样和暂时存储的采样保持电路、放大器电路、模拟/数字转换(ADC)电路、偏置电路、列存储器、用于选择性启用或禁用列电路的锁存电路或者耦接至阵列20中的一个或多个像素列以用于操作像素30以及用于从像素30读出图像信号的其他电路。读出电路48中的ADC电路可将从阵列20接收的模拟像素值转换成对应的数字像素值(有时称为数字图像数据或数字像素数据)。图像读出电路48可针对一个或多个像素列中的像素将数字像素数据提供给控制和处理电路44和/或处理器18(图1)。
如果需要，可在阵列20中的光敏区上方形成滤色器阵列，使得在相关像素30的光敏区的上表面上方形成滤色器阵列中的预期滤色器元件。可在滤色器阵列的上表面上方形成微镜头，以将入射光聚焦到与该像素30相关的光敏区上。入射光可由微镜头聚焦到光敏区上，并且可穿过滤色器元件，使得在光敏区处仅捕获对应颜色的光。如果需要，对于阵列20中的一个或多个像素30而言，可在滤色器元件与微镜头之间插置任选的掩蔽层。在另一个合适的布置方式中，对于阵列20中的一个或多个像素30而言，可在滤色器元件与光敏区域之间插置任选的掩蔽层。掩蔽层可包括金属掩蔽层或其他滤光层，其阻止图像光的一部分在光敏区域处被接收到。掩蔽层可被(例如)提供给一些图像像素30，以调节对应图像像素30的有效曝光水平(例如，相对于无掩蔽层的图像像素30而言，具有掩蔽层的图像像素30可捕获更少光)。如果需要，图像像素30可被形成为不具有任何掩蔽层。
如果需要，图2的阵列20中的像素30可设置有各自通过一种或多种颜色的光的滤色器元件的阵列。像素30中的全部或一些可设置有滤色器元件。像素30的滤色器元件可为红色滤色器元件(例如，使红光通过同时将其他颜色的光反射和/或吸收的光刻胶材料)、蓝色滤色器元件(例如，使蓝光通过同时将其他颜色的光反射和/或吸收的光刻胶材料)和/或绿色滤色器元件(例如，使绿光通过同时将其他颜色的光反射和/或吸收的光刻胶材料)。滤色器元件也可被配置为过滤人可见光谱之外的光。例如，滤色器元件可被配置为过滤紫外光或红外光(例如，滤色器元件可仅允许红外光或紫外光到达光电二极管)。滤色器元件可将图像像素30配置为仅检测特定波长或波长范围(有时在本文称作波段)的光，并且可被配置为允许多个波长的光通过，同时阻挡某些其他波长的光(例如，其波长对应于某个可见颜色和/或红外波长或紫外波长的光)。
使两种或更多种颜色的光(例如，选自包含红光、蓝光和绿光的集合的两种或更多种颜色的光)通过的滤色器元件有时在本文称为“宽带”滤色器元件。例如，被配置为使红光和绿光通过的黄色滤色器元件以及被配置为使红光、绿光和蓝光通过的透明色滤色器元件在本文可称为宽带滤波器器元件或宽带滤色器元件。被配置为使红光和蓝光通过的洋红色滤色器元件在本文也可称为宽带滤波器元件或宽带滤色器元件。相似地，包括宽带滤色器元件(例如，黄色、洋红色或透明色滤色器元件)并且因此对两种或更多种颜色的光敏感(例如，响应于检测到选自包括红光、蓝光和绿光的集合的两种或更多种颜色的光捕获图像信号)的图像像素有时在本文可称为宽带像素或宽带图像像素。由宽带图像像素生成的图像信号有时在本文可称为宽带图像信号。宽带图像像素可具有天然灵敏度，该天然灵敏度由形成宽带滤色器元件的材料和/或形成图像传感器像素的材料(例如，硅)限定。在另一个合适的布置方式中，宽带图像像素可被形成为不具有任何滤色器元件。如果需要，可通过使用诸如颜料的光吸收剂调整宽带图像像素的灵敏度以获得更佳的颜色再现特性和/或噪声特性。相比之下，“着色”像素在本文可用于指代主要对一种颜色的光(例如，红光、蓝光、绿光或任何其他合适颜色的光)敏感的图像像素。着色像素有时在本文可称为窄带图像像素，因为着色像素具有比宽带图像像素窄的光谱响应。
如果需要，未被配置为对红外光敏感的窄带像素和/或宽带像素可设置有结合了NIR辐射吸收剂的滤色器。阻挡近红外光的滤色器可最大程度减小红外光对既包含可见光辐射又包含红外辐射的光源中的颜色再现的影响。
例如，诸如阵列20中的图像像素的图像传感器像素可设置有滤色器阵列，该滤色器阵列允许单个图像传感器使用被布置成拜耳马赛克图案的对应的红色、绿色和蓝色图像传感器像素对红光、绿光和蓝光(RGB)进行采样。拜耳马赛克图案由重复的2×2个图像像素的单位单元组成，其中两个绿色图像像素沿对角线彼此相对，并且邻近与蓝色图像像素沿对角线相对的红色图像像素。然而，与拜耳马赛克图案相关的信噪比(SNR)的限制使得诸如图像传感器16的图像传感器的尺寸难以降低。因此可能希望能够提供具有改善的捕获图像的方式的图像传感器。在另一个合适的示例中，拜耳图案中的绿色像素被替换为具有宽带滤色器元件的宽带图像像素。这些示例仅仅是示例性的，并且一般来讲，可在任何所需数量的图像像素30上方形成任何所需颜色和任何所需图案的滤色器元件。
图3中示出了图像像素阵列16的示例性图像像素30中的电路。如图3所示，像素30可以包括光敏元件，诸如光电二极管22(有时在本文中称为光电探测器22)。可在正电源端子33处提供正像素电源电压(例如，电压Vaa_pix)。可在接地端子32处提供接地电源电压(例如，Vss)。入射光在穿过滤色器结构之后由光电二极管22收集。光电二极管22将此光转换成电荷。
在获取图像之前，可使重置控制信号RST生效。这使重置晶体管28导通，并将电荷存储节点26(也称为浮动扩散部FD)重置为等于或接近Vaa_pix的电压。然后重置控制信号RST可被解除生效，使重置晶体管28截止。在重置过程完成之后，可使转移门控制信号TX生效以导通转移晶体管(转移门)24。当转移晶体管24导通时，由光电二极管22响应于入射光所生成的电荷被传输至电荷存储节点26。
电荷存储节点26可使用掺杂半导体的区域(例如，通过离子注入、杂质扩散或其他掺杂技术形成于硅基板中的掺杂硅区域)实施。掺杂半导体区域(即浮动扩散部FD)可表现出可用于存储从光电二极管22转移来的电荷的电容。与节点26上的所存储电荷相关的信号由源极跟随器晶体管34缓冲。行选择晶体管36将源极跟随器晶体管34连接到列输出线41。
如果需要，可以使用其他类型的图像像素电路来实现传感器16的图像像素。例如，每个图像传感器像素30(参见例如图1)可以是三晶体管像素、具有四个晶体管的钉扎光电二极管像素、全局快门像素等。图3的电路仅仅是例示性的。
当期望读出所存储电荷的值(即，由晶体管34的源极S处的信号表示的所存储电荷的值)时，可使选择控制信号RS生效。当使信号RS生效时，晶体管36导通，并且在输出路径38上产生对应的信号Vout，该信号表示电荷存储节点26上的电荷的大小。在典型配置中，存在多行和多列像素，诸如在给定图像传感器的图像传感器像素阵列中的像素30。导电路径诸如路径41可与一列图像像素30相关联。
当在给定像素30中使信号RS生效时，路径41可用于将信号Vout从像素30路由至读出电路(图2中的48)。
结合图3描述的类型的像素30的一部分的横截面侧视图在图4中示出。图4的像素30包括在半导体基板40(例如，硅层)中形成的光电二极管22和浮动扩散部26。转移门24将由光电二极管22生成的电荷转移到浮动扩散部26。在半导体基板40上方形成栅极氧化物35(例如SiO2)。半导体基板40的硅和栅极氧化物35在Si-SiO2界面37处相遇。
当光电二极管22暴露于入射光时，电荷(电子)可开始在光电二极管阱中聚积。在某些情况下，能生成比光电二极管22能够保持的更多的电荷(例如，当像素30暴露于强光时)。换句话说，可以超过光电二极管的最大阱容(FWC)。光电二极管22上的电荷随后可以从光电二极管22“溢出”并进入相邻像素30。电子的这种溢出(有时在本文中称为饱和或饱和电流)可以导致所得图像中不期望的图像伪影。
一种尝试减轻饱和电流的方法可以包括设置转移门24的低(截止)电压(Vtx_lo)，使得光电二极管22和浮动扩散部26之间的电荷势垒(即抗饱和势垒)低于相邻光电二极管30之间和从光电二极管到像素晶体管源极区和漏极区的电荷势垒(即，隔离势垒)。以这种方式设置Vtx_lo可以允许饱和电流43中的一些或全部从光电二极管22流到浮动扩散部26。然而，以这种方式设置Vtx_lo以减小电荷势垒可能允许来自转移门24的暗电流45收集在光电二极管22中。以这种方式设置Vtx_lo也可以防止转移门24聚积和完全关闭。这些问题可能会导致不希望的图像伪影。
一种尝试解决这些问题的方法可以包括形成具有覆盖层掩埋沟道51的转移门24。包括从光电二极管22连续延伸到浮动扩散部26的覆盖层掩埋沟道51的像素30的示例性示例在图5中示出。覆盖层掩埋沟道51可以包括将电荷转移限制于覆盖层掩埋沟道51的N型掺杂区，使得电荷远离转移门24的Si/SiO2界面37。这可能有助于防止电子在Si/SiO2界面37处复合，并且可以允许聚积Si/SiO2界面37以避免生成暗电流45。覆盖层掩埋沟道51还可以帮助提供用于饱和电流43的路径。例如，可以在转移门24上施加大的负电压，使得转移门24可以被聚积并因此被强力截止，而掩埋沟道51提供从光电二极管22到存储节点26的用于饱和电荷43的路径。在一些示例中，掩埋P型注入物53可以设置在覆盖层掩埋沟道51的下方。
然而，覆盖层掩埋沟道51可能对像素性能造成负面影响。例如，对于具有短转移门24的小像素30，可能难以聚积转移门24和建立饱和电荷43使用覆盖层掩埋沟道51到达浮动扩散部26的路径。为了建立用于饱和电荷43的路径，掩埋沟道能量和注入剂量对于所需的光电二极管掺杂和电势分布是不利的。覆盖层掩埋沟道注入物的一个不利影响是增大了光电二极管22的钉扎电压(Vpin)，这可能进而增加像素滞后(即，导致当转移门24被脉动打开时，从完整光电二极管22到浮动扩散部26的电荷转移效率较低)，除非使用大的高电压(有时在本文中称为Vtx_on或Vtx_hi)。尽管在此类情况下可以降低光电二极管22的掺杂浓度以试图减小所需的Vpin，但这将降低光电二极管22的最大阱容。通常，结合覆盖层掩埋沟道51使得难以实现所需的整体像素性能。
可以实现如图6所示的从光电二极管22延伸的部分掩埋沟道51以试图解决当使用覆盖层沟道51时出现的一些问题。然而，图6所示类型的部分掩埋沟道51对对准变化敏感，而且诸如抗饱和势垒、钉扎电压和滞后的参数仍可能受到影响。
图像像素30的一部分的横截面侧视图在图7中示出，该图像像素可以解决结合图4至图6描述的图像传感器像素30的问题。如图6所示，图像像素30可以包括半导体基板40、光电二极管22、浮动扩散部26，和用于将聚积在光电二极管22上的电荷转移到浮动扩散部26的转移门24。在图7的示例性示例中，图像传感器像素30可以包括掩埋沟道区91以形成掩埋沟道转移门24。如图7所示，掩埋沟道区(Bch)91可以从浮动扩散部26延伸(源自浮动扩散部26)，使得掩埋沟道区91电耦接到和/或物理耦接到浮动扩散部26。掩埋沟道区91可以在半导体基板40中形成，使得掩埋沟道区91仅部分地在转移门24下方延伸。换句话说，掩埋沟道区91可以不完全在转移门24下方延伸，可以仅部分地与转移门24重叠，可以延伸到半导体基板40中转移门24下方而不延伸到(即，到达或接触)光电二极管22，并且/或者可以向光电二极管22延伸，同时通过半导体基板40的一部分与光电二极管22保持分离(即，在掩埋沟道91和光电二极管22之间可以存在间隙)。这样，掩埋沟道91可以被称为不连续掩埋沟道，可以被称作不延伸转移门24的整个长度，并且/或者可以被称作限制在转移门24的中心区域。
在一种合适的布置中，掩埋沟道91是N型沟道。如果需要，掩埋沟道转移门24还可以包括在掩埋沟道区91下方形成的掩埋P型注入物(BTP)93。掩埋P型注入物93可以与掩埋沟道91重叠，并且还可以仅部分地在转移门24下方延伸。掩埋P型注入物93可以将掩埋沟道91限制在半导体基板40内的较窄、较薄区域内，这可以有助于限制并控制饱和电流43流过的像素30中的区域的电势。然而，这仅仅是示例性的。如果需要，注入物93和掩埋沟道91的掺杂类型可以相反。
在一个示例中，砷可以用作掩埋沟道区91的掺杂物，并且硼可以用作P型注入物93的掺杂物。然而，这仅仅是例示性的，并且如果需要，可以使用不同的掺杂物。
通过形成从浮动扩散部26延伸而不延伸到光电二极管22中的掩埋沟道区91，可以减轻与图4至图6所示类型的像素相关联的负面方面。例如，可以实现图7的掩埋沟道区91而不必调整光电二极管22的光电二极管电势或掺杂分布，这是图5和6中所示类型的掩模沟道51所需的。因此，可以实现现有的光电二极管和转移门设计来提供低滞后和小暗电流。当如图7所示实现掩埋沟道91时，转移门24的光电二极管侧也容易地被聚积，并且可以提供从转移门24到浮动扩散部26而不是光电二极管22中的暗电流45的转向。掩埋沟道区91还可以提供用于使饱和电流43从光电二极管22引导到浮动扩散部26的路径，而不必减小光电二极管22的掺杂浓度(从而避免降低光电二极管22的全阱容)。在这样的布置中，仍然可以调整Vtx_lo以提供对饱和势垒的一些控制和饱和电流向浮动扩散部26的流动。
利用结合图7所示和描述的类型的掩埋沟道91，可以将Vtx_lo设置在(例如)-1.0V以抑制来自转移门24和Si/SiO2界面37的暗电流45。抗饱和势垒可以由在转移门24下方的表面区域之下的掩埋沟道区91设置。因此，可以提供比隔离势垒低0.2V至0.3V的抗饱和势垒，从而允许高电流抗饱和路径和靠近光电二极管的转移门沟道区的表面聚积。掩埋转移P型注入物93可以将掩埋沟道区91限制在转移门24的表面下方的较窄部分，以改善对抗饱和势垒电势的控制和抗饱和电流的流动。这避免了当Vtx_lo被设置为比抑制TX暗电流所需的Vtx_lo小的负值时可能引入的问题(例如，上文结合图4所述的那些)，以便提供比隔离势垒低0.2V至0.3V的抗饱和势垒(即，相邻光电二极管之间和从光电二极管到像素晶体管源极区和漏极区的势垒)。
当掩埋沟道注入物91(例如，N型注入)被限制在转移门24的浮动扩散部侧时，掩埋沟道注入物91可以用于将转移门24的浮动扩散部侧的阈值电压设置为低于转移门的光电二极管侧。换句话说，转移门24的光电二极管侧下方的P型区域将具有比转移门24的浮动扩散部侧下方的区域高的阈值电压，而不必向转移门24的光电二极管侧添加额外的P型注入物来产生更高的阈值电压(这在图4至图6的示例中可能需要)。作为转移门24的浮动扩散部侧的较低阈值电压的结果，任何转移门暗电流45将在积聚期间转向浮动扩散部26而不会被收集在光电二极管22中。因此，可以不再需要用于转移门24注入物的光电二极管侧的额外P型注入物，并且可以利用新的掩埋沟道结构91实现暗电流转向。因为可以不再需要额外的P型注入物，所以可以使用掩埋沟道91所需的附加掩模而不会造成掩模数量净增加。
图8中示出了图像传感器16的一部分的自顶向下平面图。图8示出了具有光电二极管22和转移门24的多个像素30(仅标记出其中一个)的一部分。在图8的示例性示例中，浮动扩散部26被两个像素30共享。这仅仅是示例性的，因为每个像素30可以具有其自己的浮动扩散部26，或者如果需要，不止两个像素30可以共享浮动扩散部26。
如图8所示，掩埋沟道91被限制在转移门24的中心区域。在制造期间，可以使用与掩埋沟道91相同的布局和掩模来形成掩埋P型注入物93，使得掩埋沟道91和P型注入物93对准(即，P型注入物93也被限制在转移门24的中心区域)。通过使用相同的布局和掩模形成掩埋沟道91和P型注入物93，可以提供掩模组成本降低、掩模步骤减少而且整体工艺成本降低的制造工艺。以这种方式形成掩埋沟道91和P型注入物93还可以最大程度减少或消除掩埋沟道91和P型注入物93之间的对准问题。通过将沟道91和注入物93限制在转移门24的中心区域，该布局对与转移门24的对准变化不太敏感。这种布置也可以减小暗电流45并且增大转换增益。例如，对准变化可以仅影响光电二极管22和掩埋沟道91之间的距离，并且可以不影响Vpin。这可以在抗饱和势垒和电流方面提供较少的变化。
如果需要，可以使用与用于N型轻掺杂漏极(NLDD)注入物的相同掩模来形成掩埋沟道注入物91和P型注入物93。在另一示例中，可以为掩埋沟道91和注入物93使用单独的掩模，使得可以从浮动扩散部区26中省略P型注入物93，从而提供较高的转换增益(即，减小浮动扩散部电容)。在又一示例中，P型注入物93可以完全省略。
掩埋沟道91和/或P型注入物93的其他布置也是可能的。例如，图9示出了部分掩埋沟道91，其通过具有从光电二极管22延伸的第一掩埋沟道部分(区)91-1和从浮动扩散部26延伸的第二掩埋沟道部分(区)91-2来实现。部分91-1和部分91-2之间的间隙存在于转移门24的中心区域中。P型注入物93可以具有对应于第一掩埋沟道部分91-1和第二掩埋沟道部分91-2的第一部分93-1和第二部分93-2。在该示例中，抗饱和势垒可以由掩埋沟道区91-1和掩埋沟道区91-2之间的间隙的尺寸来控制。利用这种方法，抗饱和势垒对掩埋沟道91相对于转移门24、光电二极管22和浮动扩散部26之间的正常对准变化不敏感。在该示例中，掩埋沟道91对光电二极管电势的影响可以小于覆盖层掩埋沟道(P型注入物93可补偿钉扎电压增加)。类似于结合图7和8描述的布局，可以使用与用于掩埋沟道91和P型注入物93的相同的掩模，从而减少掩埋沟道91和P型注入物93之间的对准问题，并减小由于对准变化引起的饱和势垒和电流的变化。可以在浮动扩散部区中省略P型注入物93以降低浮动扩散部电容。
在图10中，通过将整个光电二极管22(或者光电二极管22的至少比图9所示的多的部分)与第一掩埋沟道区91-1重叠并且提供从浮动扩散部26延伸的第二掩埋沟道区91-2来实现部分掩埋沟道91。在这两个掩埋沟道区91-1和91-2之间的转移门24下方仍然保持间隙。在包括非常短的转移门24和小型光电二极管22并且其中第一沟道部分91-1可能太小而不易于图案化(例如，当如果沟道部分91-1仅延伸到光电二极管22中的一小段距离则可能难以进行图案化时)的像素30中，诸如这样的布置可能特别有用。通过形成延伸到光电二极管22中更远位置的覆盖层沟道部分91-1，可以由掩埋沟道掩模产生第一掩埋沟道区91-1和第二掩埋沟道区91-2之间的间隙。作为另外一种选择，可以使用另一种掩埋沟道补偿掩模和相反掺杂类型的注入物来产生掩埋沟道间隙。例如，如果掩埋沟道91是N型，则补偿注入物是P型。也就是说，掩埋沟道掩模可用于产生穿过较大转移门区域或转移门区域24的整个长度的N型掩埋沟道，并且P型掩埋沟道补偿掩模和注入物可用于限定已移除掩埋沟道区91的地方(即，图10中的沟道部分91-1和91-2之间的间隙)。可以使用形成不连续掩埋沟道91的其他方法。P型注入物93可以与第一掩埋沟道区91-1和第二掩埋沟道区91-2的多个部分重叠以及与这些部分之间的间隙重叠。也可以从浮动扩散部区26省略掩埋P型注入物(例如)以降低浮动扩散部电容。
图11以简化形式示出了典型图像捕获和处理器系统1800，诸如数字相机，该图像捕获和处理器系统包括成像设备2000(例如，成像设备2000，诸如采用具有掩埋沟道91的像素30的图1至图10的图像传感器16)。处理器系统1800是可包括成像设备2000的具有数字电路的示例性系统。在不进行限制的前提下，这种系统可包括计算机系统、静态或视频摄像机系统、扫描仪、机器视觉、车辆导航、视频电话、监控系统、自动对焦系统、星体跟踪器系统、运动检测系统、图像稳定系统以及其他采用成像设备的系统。
图像捕获和处理器系统1800总体上包括镜头1896，该镜头用于在快门释放按钮1897被按下时，将图像聚焦到设备2000的像素阵列20上；中央处理单元(CPU)1895，诸如控制相机功能以及一个或多个图像流功能的微处理器，所述中央处理单元通过总线1893与一个或多个输入/输出(I/O)设备1891通信。成像设备2000也通过总线1893与CPU 1895通信。系统1800还包括随机存取存储器(RAM)1892并且可包括可移除存储器1894，例如闪存，该存储器也通过总线1893与CPU 1895通信。成像设备2000可与CPU组合到单个集成电路或不同芯片上，无论是否具有存储器。尽管总线1893被示为单个总线，但该总线可以是一个或多个总线或桥接器或其他用于互连系统组件的通信路径。
在各种实施方案中，一种在半导体基板上形成的图像传感器像素可以包括：响应于入射光而生成电荷的光电探测器；浮动扩散部；将由光电探测器生成的电荷转移到浮动扩散部的转移门；以及形成在该半导体基板中的掩埋沟道区。掩埋沟道区可以耦接到浮动扩散部耦接并从浮动扩散部延伸。掩埋沟道区可以仅部分地与转移门重叠。掩埋沟道区可以仅部分地在转移门下方延伸，并且可以不延伸到光电探测器。半导体基板的一部分可以将掩埋沟道区与光电探测器分开。转移门的第一部分可以与掩埋沟道区重叠，并且转移门的第二部分可以不与掩埋沟道区重叠。
由光电探测器生成的电荷中的至少一些可以包括饱和电流，并且掩埋沟道区可以被配置为将来自光电探测器的饱和电流耦接到浮动扩散部而不导通转移门。掩埋沟道区可以将来自光电探测器的饱和电流耦接到浮动扩散部，而不将来自转移门的暗电流耦接到光电探测器中。
可以在掩埋沟道区下方的半导体基板中形成掩埋P型注入物。掩埋沟道区可以包括以间隙分开的第一掩埋沟道区部分和第二掩埋沟道区部分。第一掩埋沟道区部分可以从光电探测器延伸并且仅部分地与转移门重叠，并且第二掩埋沟道区部分可以从浮动扩散部延伸并且仅部分地与转移门重叠。可以在第一掩埋沟道区部分和第二掩埋沟道区部分下方的半导体基板中形成第一掩埋P型注入物和第二掩埋P型注入物，并且第一掩埋P型注入物和第二掩埋P型注入物可以以间隙分开。第一掩埋沟道区部分可以完全延伸穿过光电探测器。可以在第一掩埋沟道区部分和第二掩埋沟道区部分下方的半导体基板中形成掩埋P型注入物，并且掩埋P型注入物可以在间隙下方延伸。
在各种实施方案中，一种像素可以包括光电探测器、浮动扩散部和转移门。转移门可以包括不连续掩埋沟道。不连续掩埋沟道可以与转移门的中心区域重叠而不延伸到光电探测器。不连续掩埋沟道可以从浮动扩散部延伸到转移门的中心区域。不连续掩埋沟道可以包括从浮动扩散部向光电探测器延伸的第一部分和从光电探测器向浮动扩散部延伸的第二部分。第一部分和第二部分可以不接触。转移门可以包括在不连续掩埋沟道下方的掩埋注入物。不连续掩埋沟道可以具有第一掺杂类型，并且掩埋注入可以具有不同于第一掺杂类型的第二掺杂类型。
在各种实施方案中，一种系统可以包括中央处理单元、存储器、输入-输出电路和图像传感器。图像传感器可以包括像素阵列。该阵列中的至少一个像素可以包括：响应于光而生成电荷的光电探测器；浮动扩散部；打开以将所生成的电荷的第一部分转移到浮动扩散部的转移门；以及从浮动扩散部延伸的掩埋沟道区。掩埋沟道区可以在转移门的中心部分下方延伸，而不延伸到光电探测器。掩埋沟道区可以将所生成的电荷的第二部分转移到浮动扩散部而不打开转移门。掩埋P型注入物可以与掩埋沟道区重叠而不延伸到光电探测器。该阵列中的该至少一个像素可以是多个相邻像素中的一个，并且这多个相邻像素中的每一个可以共享掩埋沟道区。掩埋沟道区可以包括以间隙分开的第一部分和第二部分。
根据一个实施方案，提供一种在半导体基板上形成的图像传感器像素，该图像传感器像素包括响应于入射光而生成电荷的光电探测器；浮动扩散部；将由光电探测器生成的电荷转移到浮动扩散部的转移门；以及在该半导体基板中形成的掩埋沟道区，该掩埋沟道区耦接到浮动扩散部并从浮动扩散部延伸，并且该掩埋沟道区仅部分地与转移门重叠。
根据另一个实施方案，掩埋沟道区仅部分地在转移门下方延伸，并且不延伸到光电探测器。
根据另一个实施方案，半导体基板的一部分将掩埋沟道区与光电探测器分开。
根据另一个实施方案，转移门的第一部分与掩埋沟道区重叠，并且转移门的第二部分不与掩埋沟道区重叠。
根据另一个实施方案，所生成的电荷中的至少一些包括饱和电流，并且掩埋沟道区被配置为将来自光电探测器的饱和电流耦接到浮动扩散部而不导通转移门。
根据另一个实施方案，掩埋沟道区将来自光电探测器的饱和电流耦接到浮动扩散部，而不将来自转移门的暗电流耦接到光电探测器中。
根据另一个实施方案，图像传感器像素包括在掩埋沟道区下方的半导体基板中形成的掩埋P型注入物。
根据另一个实施方案，掩埋沟道区包括以间隙分开的第一掩埋沟道区部分和第二掩埋沟道区部分，第一掩埋沟道区部分从光电探测器延伸并且仅部分地与转移门重叠，并且第二掩埋沟道区部分从浮动扩散部延伸并且仅部分地与转移门重叠。
根据另一个实施方案，图像传感器像素包括在第一掩埋沟道区部分和第二掩埋沟道区部分下方的半导体基板中形成的第一掩埋P型注入物和第二掩埋P型注入物，并且第一掩埋P型注入物和第二掩埋P型注入物以所述间隙分开。
根据另一个实施方案，第一掩埋沟道区部分完全延伸穿过光电探测器。
根据另一个实施方案，图像传感器像素包括在第一掩埋沟道区部分和第二掩埋沟道区部分下方的半导体基板中形成的掩埋P型注入物，并且该掩埋P型注入物在间隙下方延伸。
根据一个实施方案，提供一种像素，该像素包括光电探测器、浮动扩散部和包括不连续掩埋沟道的转移门。
根据另一个实施方案，不连续掩埋沟道与转移门的中心区重叠而不延伸到光电探测器。
根据另一个实施方案，不连续掩埋沟道从浮动扩散部延伸到转移门的中心区域。
根据另一个实施方案，不连续掩埋沟道包括从浮动扩散部向光电探测器延伸的第一部分和从光电探测器向浮动扩散部延伸的第二部分，并且第一部分和第二部分不接触。
根据另一个实施方案，转移门包括在不连续掩埋沟道下方的掩埋注入物，不连续掩埋沟道具有第一掺杂类型，并且掩埋注入物具有与第一掺杂类型不同的第二掺杂类型。
根据一个实施方案，提供一种系统，其包括中央处理单元、存储器、输入-输出电路，和包括像素阵列的图像传感器；并且像素中的至少一个包括：响应于光而生成电荷的光电探测器；浮动扩散部；打开以将所生成的电荷的第一部分转移到浮动扩散部的转移门；以及从浮动扩散部延伸的掩埋沟道区，该掩埋沟道区在转移门的中心部分下方延伸而不延伸到光电探测器，并且该掩埋沟道区将所生成的电荷的第二部分转移到浮动扩散部而不打开转移门。
根据另一个实施方案，该系统包括掩埋P型注入物，其与掩埋沟道区重叠而不延伸到光电探测器。
根据另一实施方案，像素中的该至少一个是多个相邻像素中的一个，并且这多个相邻像素中的每一个共享掩埋沟道区。
根据另一个实施方案，掩埋沟道区包括以间隙分开的第一部分和第二部分。
前述内容仅是对本发明原理的示例性说明，因此本领域技术人员可以在不脱离本发明的精神和范围的前提下进行多种修改。上述实施方案可单独地或以任意组合方式实施。

Claims (9)

1.一种图像传感器像素，形成在半导体基板上，所述图像传感器像素包括：
光电探测器，所述光电探测器响应于入射光而生成电荷；
浮动扩散部；
转移门，所述转移门将由所述光电探测器生成的所述电荷转移到所述浮动扩散部；和
在所述半导体基板中形成的掩埋沟道区，其中所述掩埋沟道区耦接到所述浮动扩散部并从所述浮动扩散部延伸，所述掩埋沟道区仅部分地与所述转移门重叠，并且其中所述掩埋沟道区包括以间隙分开的第一掩埋沟道区部分和第二掩埋沟道区部分，其中所述第一掩埋沟道区部分从所述光电探测器延伸并且仅部分地与所述转移门重叠，并且所述第二掩埋沟道区部分从所述浮动扩散部延伸并且仅部分地与所述转移门重叠。
2.根据权利要求1所述的图像传感器像素，其中所述第二掩埋沟道区部分仅部分地在所述转移门的下方延伸，并且不延伸到所述光电探测器。
3.根据权利要求2所述的图像传感器像素，其中所述半导体基板的在所述间隙中的一部分将所述第一掩埋沟道区部分与所述第二掩埋沟道区部分分开。
4.根据权利要求1所述的图像传感器像素，其中所述转移门的第一部分与所述第一掩埋沟道区部分重叠，并且其中所述转移门的第二部分不与所述第一掩埋沟道区部分重叠。
5.根据权利要求1所述的图像传感器像素，其中所生成的电荷中的至少一些包括饱和电流，并且其中所述掩埋沟道区被配置为将来自所述光电探测器的所述饱和电流耦接到所述浮动扩散部而不导通所述转移门。
6.根据权利要求5所述的图像传感器像素，其中所述掩埋沟道区将来自所述光电探测器的所述饱和电流耦接到所述浮动扩散部而不将来自所述转移门的暗电流耦接到所述光电探测器。
7.根据权利要求1所述的图像传感器像素，还包括：
在所述掩埋沟道区下方的所述半导体基板中形成的掩埋P型注入物。
8.根据权利要求1所述的图像传感器像素，还包括：
在所述第一掩埋沟道区部分和所述第二掩埋沟道区部分下方的所述半导体基板中形成的第一掩埋P型注入物和第二掩埋P型注入物，其中所述第一掩埋P型注入物和所述第二掩埋P型注入物以所述间隙分开。
9.根据权利要求1所述的图像传感器像素，其中所述第一掩埋沟道区部分完全延伸通过所述光电探测器，所述图像传感器像素还包括：
在所述第一掩埋沟道区部分和所述第二掩埋沟道区部分下方的所述半导体基板中形成的掩埋P型注入物，其中所述掩埋P型注入物在所述间隙下方延伸。
CN201710424843.8A 2016-06-13 2017-06-08 用于掩埋沟道转移门的设备和方法 Active CN107492559B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662349545P 2016-06-13 2016-06-13
US62/349,545 2016-06-13
US15/294,191 2016-10-14
US15/294,191 US10002895B2 (en) 2016-06-13 2016-10-14 Apparatus and methods for buried channel transfer gate

Publications (2)

Publication Number Publication Date
CN107492559A CN107492559A (zh) 2017-12-19
CN107492559B true CN107492559B (zh) 2023-04-04

Family

ID=60573082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710424843.8A Active CN107492559B (zh) 2016-06-13 2017-06-08 用于掩埋沟道转移门的设备和方法

Country Status (3)

Country Link
US (1) US10002895B2 (zh)
CN (1) CN107492559B (zh)
TW (1) TWI708362B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134791B1 (en) * 2017-12-20 2018-11-20 Novatek Microelectronics Corp. Backside illumination global shutter sensor and pixel thereof
US10559614B2 (en) 2018-03-09 2020-02-11 Semiconductor Components Industries, Llc Dual conversion gain circuitry with buried channels
US10756129B2 (en) 2019-01-10 2020-08-25 Semiconductor Components Industries, Llc Image sensors having imaging pixels with ring-shaped gates
US11069728B2 (en) * 2019-02-15 2021-07-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low noise vertical gate device structure
US11121169B2 (en) * 2019-06-25 2021-09-14 Omnivision Technologies, Inc. Metal vertical transfer gate with high-k dielectric passivation lining

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079832A1 (en) * 2009-10-07 2011-04-07 Sony Corporation Solid-state image pickup device, image pickup apparatus including the same, and method of manufacturing the same
CN103050500A (zh) * 2011-10-13 2013-04-17 全视科技有限公司 图像传感器的部分掩埋沟道传送装置
US20140103410A1 (en) * 2012-10-11 2014-04-17 Omnivision Technologies, Inc. Partial buried channel transfer device in image sensors
US20150270300A1 (en) * 2014-03-20 2015-09-24 Dongbu HiTekCo., Ltd. Cmos image sensor and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7446812B2 (en) 2004-01-13 2008-11-04 Micron Technology, Inc. Wide dynamic range operations for imaging
DE102005026629B4 (de) 2004-06-04 2014-07-10 Samsung Electronics Co., Ltd. Bildsensor und zugehöriges Herstellungsverfahren
US7288788B2 (en) * 2004-12-03 2007-10-30 International Business Machines Corporation Predoped transfer gate for an image sensor
US8487350B2 (en) * 2010-08-20 2013-07-16 Omnivision Technologies, Inc. Entrenched transfer gate
US9729810B2 (en) * 2015-03-23 2017-08-08 Tower Semiconductor Ltd. Image sensor pixel with memory node having buried channel and diode portions

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110079832A1 (en) * 2009-10-07 2011-04-07 Sony Corporation Solid-state image pickup device, image pickup apparatus including the same, and method of manufacturing the same
CN103050500A (zh) * 2011-10-13 2013-04-17 全视科技有限公司 图像传感器的部分掩埋沟道传送装置
US20140103410A1 (en) * 2012-10-11 2014-04-17 Omnivision Technologies, Inc. Partial buried channel transfer device in image sensors
US20150270300A1 (en) * 2014-03-20 2015-09-24 Dongbu HiTekCo., Ltd. Cmos image sensor and method of manufacturing the same

Also Published As

Publication number Publication date
US20170358617A1 (en) 2017-12-14
TW201810594A (zh) 2018-03-16
TWI708362B (zh) 2020-10-21
US10002895B2 (en) 2018-06-19
CN107492559A (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
CN107492559B (zh) 用于掩埋沟道转移门的设备和方法
US10079256B2 (en) Image sensor pixels with light guides and light shield structures
US9748298B2 (en) Image sensors with backside trench structures
US9515105B2 (en) Dual photodiode image pixels with preferential blooming path
US9531976B2 (en) Systems and methods for operating image sensor pixels having different sensitivities and shared charge storage regions
US9584744B2 (en) Image sensors with voltage-biased trench isolation structures
US6359323B1 (en) Color image sensor and method for fabricating the same
US9231007B2 (en) Image sensors operable in global shutter mode and having small pixels with high well capacity
US9041081B2 (en) Image sensors having buried light shields with antireflective coating
US10165211B1 (en) Image sensors with optically black pixels
US9843745B2 (en) Image sensor pixels having separated charge storage regions
CN110581147A (zh) 具有多光电二极管图像像素和竖直转移门的图像传感器
TWI569435B (zh) 具有介電電荷捕捉裝置之影像感測器
US9520425B2 (en) Image sensors with small pixels having high well capacity
US8890221B2 (en) Backside illuminated image sensor pixels with dark field microlenses
US20140078366A1 (en) Imaging systems with image pixels having varying light collecting areas
US10567689B2 (en) Image sensors having multi-storage image sensor pixels
TWI413246B (zh) 在一互補式金氧半導體像素中之半島形傳送閘
GB2537421A (en) A pixel having a plurality of photodiodes
US9853080B2 (en) Pixels with multiple charge storage regions
US9305952B2 (en) Image sensors with inter-pixel light blocking structures
US10785431B2 (en) Image sensors having dark pixels and imaging pixels with different sensitivities
US8462239B2 (en) Solid-state imaging device and electronic imaging device having multi-stage element isolation layer
CN114975494A (zh) 具有耦合栅极结构的图像像素
US9761624B2 (en) Pixels for high performance image sensor

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant