CN107491281A - 一种扩展ddc通道的电路 - Google Patents

Abstract

本发明公开了一种扩展DDC通道的电路，包括第一开关管和第二开关管；第一开关管的控制端与单片机的使能端连接，第一开关管的第一端与单片机的数据接口连接，第一开关管的第二端与显示器的数据端口连接以在导通时接通单片机和显示器；第二开关管的控制端与单片机的使能端连接，第二开关管的第一端与单片机的时钟接口连接，第二开关管的第二端与显示器的时钟接口连接以在导通时接通单片机和显示器；第一开关管和第二开关管依据使能端的信号导通或截止。该电路，只需利用单片机的一路I²C接口，就可获取显示器的信息，同时可将该电路并联，扩展多路DDC通道，获取多个显示器的信息，进而避免了硬件资源不足的问题，降低硬件成本。

Description

一种扩展DDC通道的电路

技术领域

本发明涉及电子领域，特别涉及一种扩展DDC通道的电路。

背景技术

DDC是建立在主机和显示器之间的信息通道，即主机可以通过该通道访问显示器中的EDID信息，例如，可以获取显示器的供应商信息、分辨率、显示器名等信息，简单来说，就是显示器可以通过DDC通道来告知主机其自身的EDID信息。

当有多个显示器时，这时就需要用到单片机的多个I²C接口来读取外部显示器的EDID信息，目前大概有两种方案可以解决这种情况，第一种方案是从单片机直接引出多个I²C接口，再利用电平转换电路连接至多个显示器。第二种方案是在单片机的一个I²C接口连接多个复用器芯片，再将多个复用器芯片连接至多个显示器。第一种方案需要单片机有足够多的I²C接口，单片机硬件资源不足，且在实际应用中，单片机并没有那么多的I²C接口可供使用，第二种方案需要多个复用器芯片，硬件成本太高。

由此可见，如何克服主机获取多个显示器的EDID信息时所带来的硬件资源不足、成本高的问题是本领域技术人员亟待解决的问题。

发明内容

本申请实施例提供了一种扩展DDC通道的电路，以解决现有技术中主机获取多个显示器的EDID信息时所带来的硬件资源不足、成本高的问题。

为解决上述技术问题，本发明提供了一种扩展DDC通道的电路，包括：

第一开关管和第二开关管；

所述第一开关管的控制端与所述单片机的使能端连接，所述第一开关管的第一端与所述单片机的数据接口连接，所述第一开关管的第二端与显示器的数据端口连接以在导通时接通所述单片机和所述显示器；

所述第二开关管的控制端与所述单片机的使能端连接，所述第二开关管的第一端与所述单片机的时钟接口连接，所述第二开关管的第二端与所述显示器的时钟接口连接以在导通时接通所述单片机和所述显示器；

所述第一开关管和所述第二开关管依据所述使能端的信号导通或截止；

其中，一个所述第一开关管和一个所述第二开关管组成一路DDC通道。

优选地，所述第一开关管为第一N通道场效应管，所述第二开关管为第二N通道场效应管；

其中，所述第一N通道场效应管的源极作为所述第一开关管的第一端，所述第一N通道场效应管的漏极作为所述第一开关管的第二端，所述第一N通道场效应的栅极作为所述第一开关管的控制端，所述第二N通道场效应管的源极作为所述第二开关管的第一端，所述第二N通道场效应管的漏极作为所述第二开关管的第二端，所述第二N通道场效应的栅极作为所述第二开关管的控制端。

优选地，还包括：第三N通道场效应管和第四N通道场效应管；

所述第三N通道场效应管的源极与所述显示器的数据接口连接，所述第三N通道场效应管的漏极与所述第一N通道场效应管的漏极连接，所述第四N通道场效应管的源极与所述显示器的时钟接口连接，所述第四N通道场效应管的漏极与所述第二N通道场效应管的漏极连接，以保护所述第一N通道场效应管和所述第二N通道场效应管。

优选地，还包括：第一上拉电阻和第二上拉电阻；

所述第一上拉电阻的一端与所述第一N通道场效应管的源极连接，另一端与电源的正极连接，所述第二上拉电阻的一端与所述第二N通道场效应管的源极连接，另一端与所述电源的正极连接，当电路断开时，保持高电平信号以确保所述第一N通道场效应管和第二N通道场效应管处于截止状态。

优选地，还包括：第三上拉电阻和第四上拉电阻；

所述第三上拉电阻的一端与所述第三N通道场效应管的源极连接，另一端与所述电源的正极连接，所述第四上拉电阻的一端与所述第四N通道场效应管的源极连接，另一端与所述电源的正极连接，当电路断开时，保持高电平信号以确保所述第三N通道场效应管和所述第四N通道场效应管处于截止状态。

优选地，还包括：第一双二极管和第二双二极管；

所述第一双二极管的负极与所述电源的正极连接，正极分别与所述第三N通道场效应管的源极和地连接，所述第二双二极管的负极与所述电源的正极连接，正极分别与所述第四N通道场效应管的源极和所述地连接，以限制电路电压。

优选地，还包括：第一磁珠和第二磁珠；

所述第一磁珠的一端与所述第三N通道场效应管的源极连接，另一端与所述显示器的数据接口连接，所述第二磁珠的一端与所述第四N通道场效应管的源极连接，另一端与所述显示器的时钟接口连接。

优选地，还包括：限流电阻，所述限流电阻的一端与各所述N通道场效应的栅极连接，另一端与所述使能端连接。

优选地，还包括：第一电阻和第一电容；

所述第一电阻和所述第一电容的第一端与各所述N通道场效应管的栅极连接，第二端接地。

优选地，还包括：第三双二极管、第二电阻和第二电容；

所述第三双二极管的第一接口与所述显示器的数据接口连接，第二接口与所述显示器的时钟接口连接，第三接口接地，所述第二电阻和所述第二电容的一端与所述第三双二极管的第三接口连接，另一端与所述第一电阻和所述第一电容的第二端连接。

相比于现有技术，本发明所提供的扩展DDC通道的电路，包括第一开关管和第二开关管；第一开关管的控制端与单片机的使能端连接，第一开关管的第一端与单片机的数据接口连接，第一开关管的第二端与显示器的数据端口连接以在导通时接通单片机和显示器；第二开关管的控制端与单片机的使能端连接，第二开关管的第一端与单片机时钟接口连接，第二开关管的第二端与显示器的时钟接口连接以在导通时接通单片机和显示器；第一开关管和第二开关管依据使能端的信号导通或截止；其中，一个第一开关管和一个第二开关管组成一路DDC通道。由此可见，本发明所提供的扩展DDC通道的电路，第一开关管和第二开关管的控制端与单片机的使能端连接，当第一开关管和第二开关管接收到单片机使能端的信号时，第一开关管和第二开关管就可导通或截止，并且只需利用单片机的一路I²C接口，经过一个第一开关管和一个第二开关管组成一路DDC通道，连接至显示器，就可获取显示器的相关信息，当需要获取多个显示器的信息时，可将多个该电路并联，扩展多路DDC通道，获取多个显示器的信息，进而可以避免主机获取多个显示器的EDID信息时所带来的硬件资源不足的问题，降低硬件成本。

附图说明

图1为本发明实施例所提供的一种扩展DDC通道的电路结构图；

图2为本发明实施例所提供的一种扩展DDC通道的电路总体结构电气原理图；

图3为本申请实施例所提供的第二电阻和第二电容结构图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本发明的核心是提供一种扩展DDC通道的电路，可以解决主机获取多个显示器的EDID信息时所带来的硬件资源不足、成本高的问题。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。

图1为本发明实施例所提供的一种扩展DDC通道的电路结构图，如图1中所示，包括：第一开关管101和第二开关管102；第一开关管101的控制端与单片机103的使能端连接，第一开关管101的第一端与单片机103的数据接口连接，第一开关管101的第二端与显示器104的数据端口连接以在导通时接通单片机103和显示器104；第二开关管102的控制端与单片机103的使能端连接，第二开关管102的第一端与单片机103的时钟接口连接，第二开关管102的第二端与显示器104的时钟接口连接以在导通时接通单片机和显示器；第一开关管101和第二开关管102依据使能端的信号导通或截止；其中，一个第一开关管101和一个第二开关管102组成一路DDC通道。

在图1中只画出了一路DDC通道的电路结构图，即只画出了两个开关管，分别为第一开关管101和第二开关管102，其实，是有多个这样的第一开关管101和第二开关管102的，在图1中画出的第一开关管101和第二开关管102只是一路DDC通道上的，当需要多路DDC通道时，可以将含有这样的第一开关管101和第二开关管102的电路并联，即可实现多路DDC通道，获取多个显示器104的信息。

在本申请实施例中，第一开关管101和第二开关管102各自都有三个连接端，分别为控制端、第一端和第二端，第一开关管101和第二开关管102的控制端都与单片机103的使能端连接，使能端可以控制选择具体的DDC通道，例如，现在有三路DDC通道，第一路DDC通道与第一显示器连接，第二路DDC通道与第二显示器连接，第三路DDC通道与第三显示器连接，如果主机想要获取第三显示器的相关信息，这时单片机103使能端就可以控制接通第三路DDC通道，主机就可以通该路获取第三显示器的相关信息，这只是一个例子，并不代表只有三路DDC通道。

同时通过单片机103使能端的信号可以控制第一开关管101和第二开关管102的导通和截止，当第一开关管101和第二开关管102的控制端的电压值大于某一电压值时，在本申请实施例中选取电压值为3.3V，即第一开关管101和第二开关管102的控制端的电压值大于3.3V时，第一开关管101和第二开关管102的第一端或者第二端就会为低电平，只要有一端为低电平，第一开关管101和第二开关管102就会导通，就会将低电平信号发送至显示器104，获取显示器104的相关信息，而当第一开关管101和第二开关管102的控制端的电压低于某一电压值时，在本申请实施例中，当第一开关管101和第二开关管102的控制端的电压为零时，即控制端为低电平信号时，不管第一开关管101和第二开关管102的第一端和第二端哪一端为低电平，第一开关管101和第二开关管102都会处于截止状态，这时，低电平信号就不会传输至显示器104，利用单片机103的使能端的信号控制第一开关管101和第二开关管102的导通或截止，可以防止显示器104发生故障时，例如短路等，不会影响单片机103通过其它DDC通道获取显示器的信息。

第一开关管、第二开关管、以及第一开关管和第二开关管的第一端口和第二端口是人们根据习惯命名的，并不是固定不变的，可根据个人习惯改变，第一开关管和第二开关管的控制端的电压值是人们根据经验选取的，可根据实际情况做相应调整，当然，第一开关管、第二开关管、以及第一开关管和第二开关管的第一端和第二端的命名方式、第一开关管和第二开关管的控制端的电压值的选取并不会影响本申请实施例的实现。

相比于现有技术，本发明所提供的扩展DDC通道的电路，包括第一开关管和第二开关管；第一开关管的控制端与单片机的使能端连接，第一开关管的第一端与单片机的数据接口连接，第一开关管的第二端与显示器的数据端口连接以在导通时接通单片机和显示器；第二开关管的控制端与单片机的使能端连接，第二开关管的第一端与单片机时钟接口连接，第二开关管的第二端与显示器的时钟接口连接以在导通时接通单片机和显示器；第一开关管和第二开关管依据使能端的信号导通或截止；其中，一个第一开关管和一个第二开关管组成一路DDC通道。由此可见，本发明所提供的扩展DDC通道的电路，第一开关管和第二开关管的控制端与单片机的使能端连接，当第一开关管和第二开关管接收到单片机使能端的信号时，第一开关管和第二开关管就可导通或截止，并且只需利用单片机的一路I2C接口，经过一个第一开关管和一个第二开关管组成一路DDC通道，连接至显示器，就可获取显示器的相关信息，当需要获取多个显示器的信息时，可将多个该电路并联，扩展多个DDC通道，获取多个显示器的信息，进而可以避免主机获取多个显示器的EDID信息时所带来的硬件资源不足的问题，降低硬件成本。

图2为本发明实施例所提供的一种扩展DDC通道的电路总体结构电气原理图，如图2所示，图2实施方式所提供的一种扩展DDC通道的电路是最优的实施方式。

在上述实施例的基础上，作为优选地实施方式，在实际应用中，第一开关管101为第一N通道场效应管MOS1，第二开关管102为第二N通道场效应管MOS2；

其中，第一N通道场效应管MOS1的源极作为第一开关管101的第一端，第一N通道场效应管MOS1的漏极作为第一开关管101的第二端，第一N通道场效应管MOS1的栅极作为第一开关管101的控制端，第二N通道场效应管MOS2的源极作为第二开关管102的第一端，第二N通道场效应管MOS2的漏极作为第二开关管102的第二端，第二N通道场效应管MOS2的栅极作为第二开关管102的控制端。

受半导体工艺制作方面的影响，P沟道场效应管很难做到低内阻，并且相同尺寸的芯片，N沟道场效应管的导通电阻比P沟道场效应管低，相同额定电流的N沟道场效应管比P沟道场效应管便宜，即N沟道场效应管成本低，且P沟道场效应管不适合电流大的场合，所以一般开关管选取N通道场效应管。

在上述实施例的基础上，作为优选地实施方式，还包括：

第三N通道场效应管MOS3和第四N通道场效应管MOS4；

第三N通道场效应管MOS3的源极与显示器104的数据接口连接，第三N通道场效应管MOS3的漏极与第一N通道场效应管MOS1的漏极连接，第四N通道场效应管MOS4的源极与显示器104的时钟接口连接，第四N通道场效应管MOS4的漏极与第二N通道场效应管MOS2的漏极连接，以保护第一N通道场效应管MOS1和第二N通道场效应管MOS2。

在本实施例中，增加第三N通道场效应管MOS3和第四N通道场效应管MOS4，当出现某些特殊情况，单片机103的数据端或者时钟端被强制拉低时，利用第三N通道场效应管MOS3和第四N通道场效应管MOS4可以保证单片机103的正常工作，可以防止第一N通道场效应管MOS1和第二N通道场效应管MOS2被烧坏。因为第三N通道场效应管MOS3的漏极与第一N通道场效应管MOS1的漏极连接，第四N通道场效应管MOS4的漏极与第二N通道场效应管MOS2的漏极连接，即第三N通道场效应管MOS3与第一N通道场效应管MOS1、第四N通道场效应管MOS4与第二N通道场效应管MOS2内部的二极管的方向刚好相反，当单片机103的数据端或者时钟端被强制拉低时，第一N通道场效应管MOS1和第二N通道场效应管MOS2可以导通，但是第三N通道场效应管MOS3和第四N通道场效应管MOS4却为截止状态，所以无法传输低电平信号，即可降低故障出现的概率，防止出现死锁现象，可以理解的是，第三N通道场效应管和第四N通道场效应管是根据人们的习惯命名的，可以根据个人喜好改变，当然，场效应管的命名方式并不会影响本申请实施例的实现。

在上述实施例的基础上，作为优选地实施方式，还包括：

第一上拉电阻R1和第二上拉电阻R2；

第一上拉电阻R1的一端与第一N通道场效应管MOS1的源极连接，另一端与电源的正极连接，第二上拉电阻R2的一端与第二N通道场效应管MOS2的源极连接，另一端与电源的正极连接，当电路断开时，保持高电平信号以确保第一N通道场效应管MOS1和第二N通道场效应管MOS2处于截止状态。

第一N通道场效应管MOS1和第二N通道场效应管MOS2分别对应有一个上拉电阻，即第一上拉电阻R1和第二上拉电阻R2，第一上拉电阻R1和第二上拉电阻R2的一端分别与电源正极连接，可以上拉至一定电压，这里选取5V，即可上拉至5V，当电路中无电缆插入，即电路断路时，可以保持高电平信号，而第一上拉电阻R1和第二上拉电阻R2的另一端分别与第一N通道场效应管MOS1和第二N通道场效应管MOS2的源极连接，即这时第一N通道场效应管MOS1和第二N通道场效应管MOS2的源极为高电平信号，第一N通道场效应管MOS1和第二N通道场效应管MOS2处于截止状态，进而可确保第一N通道场效应管MOS1和第二N通道场效应管MOS2处于截止状态。可以理解的是，第一上拉电阻和第二上拉电阻的命名只是人们为了区别电阻的不同根据个人习惯命名的，并不是固定不变的，可根据个人喜好改变，当然，电阻的命名方式并不会影响本申请实施例的实现。

在上述实施例的基础上，作为优选地实施方式，还包括：

第三上拉电阻R3和第四上拉电阻R4；

第三上拉电阻R3的一端与第三N通道场效应管MOS3的源极连接，另一端与电源的正极连接，第四上拉电阻R4的一端与第四N通道场效应管MOS4的源极连接，另一端与电源的正极连接，当电路断开时，保持高电平信号以确保第三N通道场效应管和第四N通道场效应管处于截止状态。

在本申请实施例中，第三上拉电阻R3和第四上拉电阻R4与上述实施例中的第一上拉电阻R1和第二上拉电阻R2所起的功能一样，只是两个针对的对象不同而已，第三上拉电阻R3和第四上拉电阻R4主要针对第三N通道场效应管MOS3和第四N通道场效应管MOS4而言，即第三N通道场效应管MOS3和第四N通道场效应管MOS4分别对应有一个上拉电阻，即第三上拉电阻R3和第四上拉电阻R4，第三上拉电阻R3和第四上拉电阻R4的一端分别与电源正极连接，可以上拉至一定电压，这里选取5V，即可上拉至5V，当电路中无电缆插入，即电路断路时，可以保持高电平信号，而第三上拉电阻R3和第四上拉电阻R4的另一端分别与第三N通道场效应管MOS3和第四N通道场效应管MOS4的源极连接，即这时第三N通道场效应管MOS3和第四N通道场效应管MOS4的源极为高电平信号，第三N通道场效应管MOS3和第四N通道场效应管MOS4处于截止状态，进而可确保第三N通道场效应管MOS3和第四N通道场效应管MOS4处于截止状态。可以理解的是，第三上拉电阻和第四上拉电阻的命名只是人们为了与上述实施例中的第一上拉电阻和第二上拉电阻区别，根据个人习惯命名的，并不是固定不变的，可根据个人习惯改变，当然，电阻的命名方式并不会影响本申请实施例的实现。

在上述实施例的基础上，作为优选地实施方式，还包括：

第一双二极管D1和第二双二极管D2；

第一双二极管D1的负极与电源的正极连接，正极分别与第三N通道场效应管MOS3的源极和地连接，第二双二极管D2的负极与电源的正极连接，正极分别与第四N通道场效应管MOS4的源极和地连接，以限制电路电压。

双二极管钳位原理可以保护某点的电压值，即受保护点的电压值。当该点电压超过Vcc+0.7V时，即超过电源电压+0.7V时，前面的二极管MOS1导通；而当该点电压小于电源电压-0.7V时，后面的二极管MOS2导通。因此，该点电压被钳制在Vcc±0.7V之间，这样就可保护各场效应管。可以理解的是，第一双二极管和第二双二极管是人们根据习惯命名的，可根据个人习惯改变，当然，上二极管的命名方式并不会影响本申请实施例的实现。

在上述实施例的基础上，作为优选地实施方式，还包括：

第一磁珠FB1和第二磁珠FB2；

第一磁珠FB1的一端与第三N通道场效应管MOS3的源极连接，另一端与显示器104的数据接口连接，第二磁珠FB2的一端与第四N通道场效应管MOS4的源极连接，另一端与显示器104的时钟接口连接。

磁珠其实就是一种特别的扼流圈，有时也称为磁环、EMI滤波器、铁芯等，其成份多半为铁氧体，专用于抑制信号线、电源线上的高频噪声和尖峰干扰，具有吸收静电脉冲的能力。磁珠的功能主要是消除存在于传输线电路中的高频信号，磁珠有很高的电阻率和磁导率，它可以等效于电阻和电感串联，但电阻值和电感值都随频率变化。它比普通的电感有更好的高频滤波特性，在高频时呈现阻性，所以能在相当宽的频率范围内保持较高的阻抗，从而提高调频滤波效果。可以防止高频信号对电路中其它信号的影响。可以理解的是，第一磁珠和第二磁珠是人们根据习惯命名的，并不是固定不变的，当然磁珠的命名方式并不会影响本申请实施例的实现。

在上述实施例的基础上，作为优选地实施方式，还包括：

限流电阻R5，限流电阻R5的一端与各N通道场效应的栅极连接，另一端与使能端连接。

限流电阻R5显然就是限制电流的，也就是限制电路中的电压的，可以防止各N通道场效应管的栅极电压过高，即可以保护场效应管。

在上述实施例的基础上，作为优选地实施方式，还包括：

第一电阻R6和第一电容C1；

第一电阻R6和第一电容C1的第一端与各N通道场效应管的栅极连接，第二端接地。

因为第一电阻R6和第一电容C1的一端与各N通道场效应管的栅极连接，并且另一端接地，这样，当各N通道场效应管上电时，可以保持各N通道场效应管的栅极电压为低电平，即可暂时确保各N通道场效应管为截止状态，防止出现意料之外的状况。可以理解的是，第一电阻和第二电阻是人们根据习惯命名的，并不是固定不变的，当然电阻的命名方式并不会影响本申请实施例的实现。

在上述实施例的基础上，作为优选地实施方式，还包括：

第三双二极管D3，第三双二极管D3的第一接口与显示器104的数据接口连接，第二接口与显示104器的时钟接口连接，第三接口接地。

图3为本申请实施例所提供的第二电阻和第二电容结构图，如图3所示，在图2基础上，还包括，第二电阻R7和第二电容C2；第二电阻R7和第二电容C2的一端与第三双二极管的第三接口连接，另一端与第一电阻R6和第一电容C1的第二端连接。

在第三双二极管D3、第二电阻R7和第二电容C2中有一端是接地的，这样就可释放电路中产生的静电，平衡电路两边电荷的积累。可以理解的是，第三双二极管是与上述实施例中提到的第一双二极管、第二双二极管区别人们根据习惯规定的，第二电阻和第二电容也是与上述实施例中提到的第一电阻、第一电容区别人们根据习惯命名的，并不是固定不变的，可根据个人喜好改变，当然双二极管、电阻以及电容的命名方式并不会影响本申请实施例的实现。

以上对本发明所提供的扩展DDC通道的电路进行了详细介绍。本文中运用几个实例对本发明的原理及实施方式进行了阐述，以上实施例的说明，只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本领域技术人员，在没有创造性劳动的前提下，对本发明所做出的修改、等同替换、改进等，均应包含在本申请中。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个操作与另一个操作区分开来，而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”等类似词，使得包括一系列要素的单元、设备或系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种单元、设备或系统所固有的要素。

Claims (10)

1.一种扩展DDC通道的电路，其特征在于，包括：

第一开关管和第二开关管；

所述第一开关管的控制端与所述单片机的使能端连接，所述第一开关管的第一端与所述单片机的数据接口连接，所述第一开关管的第二端与显示器的数据端口连接以在导通时接通所述单片机和所述显示器；

所述第二开关管的控制端与所述单片机的使能端连接，所述第二开关管的第一端与所述单片机的时钟接口连接，所述第二开关管的第二端与所述显示器的时钟接口连接以在导通时接通所述单片机和所述显示器；

所述第一开关管和所述第二开关管依据所述使能端的信号导通或截止；

其中，一个所述第一开关管和一个所述第二开关管组成一路DDC通道。

2.根据权利要求1所述的电路，其特征在于，所述第一开关管为第一N通道场效应管，所述第二开关管为第二N通道场效应管；

其中，所述第一N通道场效应管的源极作为所述第一开关管的第一端，所述第一N通道场效应管的漏极作为所述第一开关管的第二端，所述第一N通道场效应的栅极作为所述第一开关管的控制端，所述第二N通道场效应管的源极作为所述第二开关管的第一端，所述第二N通道场效应管的漏极作为所述第二开关管的第二端，所述第二N通道场效应的栅极作为所述第二开关管的控制端。

3.根据权利要求2所述的电路，其特征在于，还包括：

第三N通道场效应管和第四N通道场效应管；

所述第三N通道场效应管的源极与所述显示器的数据接口连接，所述第三N通道场效应管的漏极与所述第一N通道场效应管的漏极连接，所述第四N通道场效应管的源极与所述显示器的时钟接口连接，所述第四N通道场效应管的漏极与所述第二N通道场效应管的漏极连接，以保护所述第一N通道场效应管和所述第二N通道场效应管。

4.根据权利要求2所述的电路，其特征在于，还包括：

第一上拉电阻和第二上拉电阻；

所述第一上拉电阻的一端与所述第一N通道场效应管的源极连接，另一端与电源的正极连接，所述第二上拉电阻的一端与所述第二N通道场效应管的源极连接，另一端与所述电源的正极连接，当电路断开时，保持高电平信号以确保所述第一N通道场效应管和第二N通道场效应管处于截止状态。

5.根据权利要求3所述的电路，其特征在于，还包括：

第三上拉电阻和第四上拉电阻；

所述第三上拉电阻的一端与所述第三N通道场效应管的源极连接，另一端与所述电源的正极连接，所述第四上拉电阻的一端与所述第四N通道场效应管的源极连接，另一端与所述电源的正极连接，当电路断开时，保持高电平信号以确保所述第三N通道场效应管和所述第四N通道场效应管处于截止状态。

6.根据权利要求3所述的电路，其特征在于，还包括：

第一双二极管和第二双二极管；

所述第一双二极管的负极与所述电源的正极连接，正极分别与所述第三N通道场效应管的源极和地连接，所述第二双二极管的负极与所述电源的正极连接，正极分别与所述第四N通道场效应管的源极和所述地连接，以限制电路电压。

7.根据权利要求3所述的电路，其特征在于，还包括：

第一磁珠和第二磁珠；

所述第一磁珠的一端与所述第三N通道场效应管的源极连接，另一端与所述显示器的数据接口连接，所述第二磁珠的一端与所述第四N通道场效应管的源极连接，另一端与所述显示器的时钟接口连接。

8.根据权利要求3所述电路，其特征在于，还包括：

限流电阻，所述限流电阻的一端与各所述N通道场效应的栅极连接，另一端与所述使能端连接。

9.根据权利要求3所述的电路，其特征在于，还包括：

第一电阻和第一电容；

所述第一电阻和所述第一电容的第一端与各所述N通道场效应管的栅极连接，第二端接地。

10.根据权利要求9所述的电路，其特征在于，还包括：

第三双二极管、第二电阻和第二电容；

所述第三双二极管的第一接口与所述显示器的数据接口连接，第二接口与所述显示器的时钟接口连接，第三接口接地，所述第二电阻和所述第二电容的一端与所述第三双二极管的第三接口连接，另一端与所述第一电阻和所述第一电容的第二端连接。