CN107483158B - 变电站二次设备以及二次设备的数据发送方法 - Google Patents

Abstract

本发明提出了一种变电站二次设备以及二次设备的数据发送方法，为待发送数据指定绝对发送时标，在获取待发送数据时，获取当前硬件时标，如果绝对发送时标大于或等于当前硬件时标，才会将待发送数据添加到缓存发送队列，确保了待发送数据在约定的绝对发送时标发送出去，使得如变电站后台终端设备等接收到有效的数据。

Description

变电站二次设备以及二次设备的数据发送方法

技术领域

本发明涉及二次设备技术领域，尤其涉及一种变电站二次设备以及二次设备的数据发送方法。

背景技术

二次设备在信息处理过程起重要作用，例如变电站二次设备对变电站的运行控制、监测管理、运维检修以及计量测算等信息共享与传递起关键作用，变电站二次设备的信息传输质量例如信息传输的及时性决定以上功能能否有效实施。二次设备在信息发送过程中会发生延时，例如变电站二次设备将从变电站一次设备采集的数据传递到变电站后台终端设备时，或者，变电站二次设备将用于控制其他变电站二次设备的数据传递到所述其他变电站二次设备时，数据发送过程发生延时，若还将发送延时了的无效数据发送给变电站后台终端设备或所述其他变电站二次设备，会导致接收的数据也是发送延时了的无效数据，尤其是对于具备继电保护功能的变电站二次设备，发送延时了的无效数据应用会造成保护误动或拒动，给生产安全带来威胁。

发明内容

基于此，有必要针对二次设备发送延时的无效数据的技术问题，提供一种二次设备的数据发送方法。

一种二次设备的数据发送方法，包括以下步骤：

获取写入了发送时标的待发送数据；

获取当前时标，若所述发送时标大于或等于所述当前时标，则识别所述待发送数据为有效报文，添加所述有效报文至缓存发送队列；

待时间到达所述发送时标时，发送所述有效报文。

上述变电站二次设备的数据发送方法，为待发送数据指定发送时标，在获取待发送数据时，获取当前时标，如果发送时标大于或等于当前时标，才会将待发送数据添加到缓存发送队列，说明获取的待发送数据为有效数据，然后待时间到达发送时标时，才将待发送数据从缓存发送队列发送出去，确保了待发送数据能够在约定的发送时标发送出去，做到了定时发送。

还提供一种变电站二次设备。

一种变电站二次设备，包括数据存储处理器以及数据发送处理器，所述数据存储处理器与所述数据发送处理器连接；

所述数据存储处理器用于获取发送时标，将发送时标写入待发送数据；

所述数据发送处理器器用于获取写入了发送时标的待发送数据，获取当前时标，若所述发送时标大于或等于所述当前时标，则识别所述待发送数据为有效报文，添加所述有效报文至缓存发送队列，待时间到达所述发送时标时，发送所述有效报文。

上述变电站二次设备，数据存储处理器为待发送数据指定发送时标，在数据发送处理器获取待发送数据时，获取数据发送处理器的当前时标，如果发送时标大于或等于当前时标，数据发送处理器才会将待发送数据添加到缓存发送队列，说明获取的待发送数据为有效数据，然后待时间到达发送时标时，数据发送处理器才将待发送数据从缓存发送队列发送出去，确保了待发送数据能够在约定的发送时标发送出去，做到了定时发送。

附图说明

图1为一个实施例中的二次设备的数据发送方法的流程示意图；

图2为一个实施例中的多端口数据发送示意图；

图3为一个实施例中的CPU数据发送\接收示意图；

图4为一个实施例中的变电站二次设备的数据发送装置的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

请参阅图1，图1为本发明的一种变电站二次设备的数据发送方法的流程示意图。

如图1所示，本实施方式的变电站二次设备的数据发送方法，可包括以下步骤：

S11：获取写入了发送时标的待发送数据；

S12：获取当前时标，若发送时标大于或等于当前时标，则识别待发送数据为有效报文，添加有效报文至缓存发送队列；

S13：待时间到达发送时标时，发送有效报文。

本实施方式的二次设备的数据发送方法，为待发送数据指定发送时标，在获取待发送数据时，获取当前时标，如果发送时标大于或等于当前时标，才会将待发送数据添加到缓存发送队列，说明获取的数据为有效数据，然后待时间到达发送时标时，才将待发送数据从缓存发送队列发送出去，确保了待发送数据能够在约定的发送时标发送出去，做到了定时发送。

其中，对于步骤S11，发送时标可为待发送数据期望发送至各终端设备的绝对发送时间。待发送数据可为智能变电站二次设备的处理器(例如CPU)内存中的数据，具体可为智能变电站二次设备从智能变电站一次设备例如开关、导线、变压器等采集得到的数据。

一个实施例中，获取写入了发送时标的待发送数据之前的步骤包括：

数据存储处理器根据自身硬件时标计算发送时标，并将发送时标写入待发送数据。数据存储处理器可为变电站二次设备中的CPU。

一个实施例中，获取写入了发送时标的待发送数据的步骤包括：

数据存储处理器中获取数据存储处理器获取待发送数据的各个数据包在内存中的首地址，将首地址按照从小到大的顺序写入与数据存储处理器发送通道对应的发送描述符缓存中，生成数据发送指令；数据存储处理器可通过将写指针+4的方式生成数据发送指令。

根据数据发送指令，通过数据存储处理器获取发送描述符缓存中的首地址，并根据首地址读取待发送数据。

其中，对于待发送数据的各个数据包，每个数据包由至少一个数据块组成，一个数据块对应一个首地址，每个数据包的首地址可占用至少一个发送描述符，可通过发送描述符的标志位(flag)定义数据包与数据块的对应关系。

对于步骤S12，当前时标可为获取待发送数据时的获取时间，例如某处理器获取待发送数据，当前时标则可为该处理器获取待发送数据时对应的处理器的当前硬件时标。

若发送时标大于或等于当前时标，说明获取到待发送数据时，当前时标还未到指定的发送时标，说明还未超时，说明待发送数据此时仍然有效。而当发送时标小于当前时标时，说明获取到待发送数据时的当前时标已经超过发送时标了，若还将该待发送数据发送到缓存队列，可能会造成待发送数据延时发送，从而后续终端设备接收的数据也是发送延时了的无效数据。在一个实施例中，若发送时标小于当前时标，则识别待发送数据为无效报文，并丢弃无效报文。

本实施例，将发送时标小于当前时标的待发送数据识别为无效报文，并丢弃，避免终端设备接收到与发送时标不符无效的数据，造成误动或拒动。

待发送的数据添加到缓存发送队列，等待发送，但缓存发送队列容量是有限的。在一个实施例中，添加有效报文至缓存发送队列之后，可包括以下步骤：若缓存发送队列的容量已满，则不再往缓存发送队列填充其他待发送数据。具体地，若缓存发送队列的容量已满，可通过暂停将发送时标写入待发送数据的方式以实现暂停添加数据至缓存发送队列，可待缓存发送队列中的数据发送出去，腾出空间后，再将后续其他待发送数据写入发送时标，然后添加至有剩余空间的缓存发送队列。

也可控制缓存发送队列待发送数据的数量，避免过多占用缓存容量。在另一个实施例中，若将有效报文填充至缓存发送队列的填充时间超出预设时间阈值，则不再往缓存发送队列填充其他待发送数据。

有效报文是以数据包形式依次添加至缓存发送队列，如果预设时间阈值内，该有效报文还没有添加完毕，则可暂停将发送时标写入其他待发送数据(除有效报文以外的其他待发送数据)，以实现暂停添加其他待发送数据至缓存发送队列。当有效报文添加完毕后，再执行其他待发送数据添加操作。

如图2所示，可能有多个终端设备需要接收有效报文，那么可将有效报文同时添加到与各个终端对接的端口的缓存发送队列，然后从各个端口发送有效报文至对应的终端。在一个实施例中，上述方法包括获取有效报文对应的端口信息的步骤，添加有效报文至缓存发送队列的步骤包括添加对应多个端口信息的有效报文至各个对应端口的缓存发送队列；发送有效报文的步骤，是同时发送各个缓存发送队列中的有效报文。即待时间到达发送时标时，则同时发送各个缓存发送队列中的有效报文。

其中有效报文可为多个数据内容不同的有效报文，且各个有效报文的发送时标相同，将各个有效报文添加至对应端口的缓存发送队列，待时间到达各个有效报文的发送时标时，将各个有效报文从各个对应端口的缓存发送队列发送出去。

通过本实施例的方法，可实现信息的定时同步发送，能够有效提高如智能变电站自动化系统的信息质量，保障各类变电站设备功能的可靠实施，例如，变电站的继电器需要同时接收到A、B、C三个有效报文，才能实现继电保护功能，A、B、C三个有效报文从三个端口定时同步发送至变电站的继电器，可确保继电器的继电保护功能的实施。

其中，有效报文也可为一个有效报文，该有效报文对应多个端口信息，即有多个缓存发送队列需同时发送该有效报文。例如，变电站有1号、2号、3号继电器，它们同时开启继电保护功能的前提就是需要A有效报文同时触发，通过本实施例的方法，A有效报文在三个端口的缓存发送队列定时同步发送至1号、2号、3号继电器，触发它们同时开启继电保护功能，保障了电力安全。

对于步骤S13，到达发送时标时的时间可为全局同步时间，全局同步时间可为智能变电站二次设备所在地址的网络时间。例如，发送时标为10：00：00，全局同步时间为9:59:20，则不发送缓存发送队列中的待发送数据，当全局同步时间到了10：00：00，才会发送缓存发送队列中的待发送数据。尤其待发送数据要在多个端口发送时，可确保各端口发送的时间是定时同步的。

待发送数据数量较多的情况，每个待发送数据均写入相应的发送时标，写入相应发送时标的各个待发送数据则形成连续数据流。一个实施例中，若缓存发送队列中包括多个有效报文，并且各个有效报文的发送时标不同，则对各个有效报文的发送时标进行排序，步骤S13是根据排序依次发送各个有效报文。

以上任意一个实施例中的二次设备的数据发送方法，其执行主体可为二次设备的数据发送处理器，例如变电站二次设备中的FPGA。

如图3，以FPGA和CPU为具体实例，描述二次设备的数据发送的具体实施过程。

FPGA发送数据之前，对FPGA进行初始化，包括初始化FPGA的描述符缓存基址、消息通告基址、指针掩码、通道TAG及MSI基址。CPU以数据包形式准备好待发送数据，并计算绝对发送时标，将绝对发送时标写入待发送数据，形成连续数据流。然后获取数据包在CPU内存中的首地址和数据长度，将各个数据包的首地址按照从小到大的顺序依次写入与数据存储处理器发送通道对应的发送描述符中，然后CPU通过将写指针+4的方式生成数据发送指令，并配置给FPGA。

FPGA根据写指针+4向CPU发送描述符读请求，获取CPU中描述符缓存中的发送描述符，进而获取发送描述符对应的首地址，根据首地址对应获取CPU内存中的待发送数据，并获取FPGA的当前硬件时标，然后与待发送数据的绝对发送时标比较，识别待发送数据为有效报文后，添加到FPGA的缓存发送队列，等待全局同步时间等于绝对发送时标时，将待发送数据从缓存发送队列发送出去。

其中，FPGA将待发送数据添加到FPGA的缓存发送队列后，将读指针+4，写入消息通告基址对应位置，然后向CPU发送MSI中断，告知CPU数据已从FPGA发出。

其中，对于待发送数据的数据包，每个数据包由至少一个数据块组成，一个数据块对应一个首地址，说明每个数据包的首地址可占用至少一个发送描述符，通过发送描述符的标志位(flag)定义数据包与数据块的对应关系。

以下为二次设备中CPU通过FPGA接收数据的流程。

对于接收数据包，每个数据包的首地址只能占用1个接收描述符，1个接收描述符对应一段连续的足够大的空间来存储接收数据，除非确切知道接收数据包的长度，否则应提供最大的空间用于存储数据包。

CPU预先为接收通道分配数据存储空间，并构造发送描述符填入发送描述符缓存中。还要对FPGA进行初始化，包括初始化描述符缓存基址、消息通告基址、指针掩码及MSI基址。

CPU申请连续内存空间，并获取该连续内存空间的首地址，然后将连续内存空间的首地址按从小到大的顺序依次存入接收通道对应的描述符缓存中。然后，CPU将写指针+2，并将该值配置给FPGA。

FPGA获取CPU配置的+2写指针，FPGA向CPU发送描述符读请求，然后从CPU的描述符缓存中获取接收描述符，进而获取接收描述符对应的内存空间地址，FPGA查看端口是否存在完整数据包，若有，则发送数据写请求，将数据包写入接收描述符指定的CPU内存空间中(CPU中首地址对应的连续内存空间)。然后，FPGA将读指针+2，写入消息通告基址对应位置，并向CPU发送MSI中断，告知CPU已将数据写入。

还提出一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现如上任一实施例方法的步骤。

还提出一种计算机设备，包括处理器、存储器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时实现如上任一实施例方法的步骤。

还提出一种变电站二次设备的数据发送装置。

请参阅图4，本实施方式的变电站二次设备的数据发送装置，可包括：

待发送数据获取模块10，用于获取写入了发送时标的待发送数据；

有效报文识别模块20，用于获取当前时标，若发送时标大于或等于当前时标，则识别待发送数据为有效报文，添加有效报文至缓存发送队列；

有效报文发送模块30，用于待时间到达发送时标时，发送有效报文。

本实施方式，为待发送数据指定发送时标，待发送数据获取模块10在获取待发送数据时，获取当前时标，如果有效报文识别模块20识别发送时标大于或等于当前时标，有效报文发送模块30才会将待发送数据添加到缓存发送队列，说明获取的待发送数据为有效数据，然后待时间到达发送时标时，有效报文发送模块30才将待发送数据从缓存发送队列发送出去，确保了待发送数据能够在约定的发送时标发送出去，做到了定时发送。

本发明的变电站二次设备的数据发送装置、计算机可读存储介质、计算机设备与变电站二次设备的数据发送方法一一对应，在上述变电站二次设备的数据发送方法的实施例阐述的技术特征及其有益效果均适用于计算机可读存储介质、计算机设备、变电站二次设备的数据发送装置的实施例中，特此声明。

本发明还提出一种变电站二次设备。

该变电站二次设备包括数据存储处理器以及数据发送处理器，数据存储处理器与数据发送处理器连接；

数据存储处理器用于获取发送时标，将发送时标写入待发送数据；

数据发送处理器器用于获取写入了发送时标的待发送数据，获取当前时标，若发送时标大于或等于当前时标，则识别待发送数据为有效报文，添加有效报文至缓存发送队列，待时间到达发送时标时，发送有效报文。

本实施方式的变电站二次设备，可为智能变电站的分布式多端口系统设备，数据存储处理器为待发送数据指定绝对发送时标，在数据发送处理器获取待发送数据时，获取数据发送处理器的当前硬件时标，如果绝对发送时标大于或等于当前硬件时标，数据发送处理器才会将待发送数据添加到缓存发送队列，说明获取的待发送数据为有效数据，然后待时间到达发送时标时，数据发送处理器才将待发送数据从缓存发送队列发送出去，确保了待发送数据能够在约定的发送时标发送出去，做到了定时发送。

待发送数据可为智能变电站二次设备的处理器(例如CPU)内存中的数据，具体可为智能变电站二次设备从智能变电站一次设备例如开关、导线、变压器等采集得到的数据。

发送时标可为待发送数据期望发送至各终端设备的发送时间，数据存储处理器可根据自身硬件时标计算绝对发送时标。在一个实施例中，数据存储处理器用于获取自身硬件时标，根据自身硬件时标计算发送时标，将发送时标写入待发送数据。待发送数据数量较多的情况，每个待发送数据均写入相应的发送时标，写入相应发送时标的各个待发送数据则形成连续数据流。

当前时标可为数据发送处理器获取待发送数据时对应的处理器的硬件时标。

数据存储处理器可为智能变电站二次设备中，用于采集智能变电站一次设备的处理器，例如CPU。数据发送处理器可为智能变电站二次设备中，用于将数据存储处理器采集的数据发送至后台终端设备的处理器，例如可为FPGA(现场可编程门阵列)。一个具体实例中，FPGA与CPU通过DMA(直接存储器存取)接口连接，DMA接口可实现数据的快速传送，有利于FPGA与CPU的数据交互。FPGA可通过外部接口与变电站后台终端设备或者变电站其他二次设备连接，实现变电站二次设备之间的信息传递，以及实现变电站二次设备与变电站后台终端设备如监控设备之间的信息传递。

数据发送处理器判断若绝对发送时标大于或等于当前硬件时标，说明数据发送处理器获取到待发送数据时，数据发送处理器的当前硬件时标还未到指定的绝对发送时标，说明还未超时，说明待发送数据此时仍然有效。而若绝对发送时标小于数据发送处理器的当前硬件时标，说明数据发送处理器获取到待发送数据时的当前硬件时标已经超过绝对发送时标了，若数据发送处理器还将该待发送数据发送到缓存队列，可能会造成待发送数据延时发送，从而后续终端设备接收数据也是发送延时了的无效数据。在一个实施例中，数据发送处理器若判断绝对发送时标小于当前硬件时标时，则识别待发送数据为无效报文，并丢弃无效报文。

本实施例，数据发送处理器将发送时标小于当前时标的待发送数据识别为无效报文，并丢弃，避免终端设备接收到与发送时标不符无效的数据，造成误动或拒动。

数据存储处理器中有数据需要发送时，会触发数据发送处理器工作。在一个实施例中，数据存储处理器还用于获取待发送数据的各个数据包在内存中的首地址，将首地址按照从小到大的顺序写入与数据存储处理器发送通道对应的发送描述符缓存中，并生成数据发送指令，发送数据发送指令至数据发送处理器；

数据发送处理器用于根据数据发送指令，通过数据存储处理器获取发送描述符缓存中的首地址，并根据首地址读取待发送数据。

待发送的数据添加到缓存发送队列，等待发送。缓存发送队列容量是有限的。在一个实施例中，数据发送处理器若判断缓存发送队列的容量已满，则不再往缓存发送队列填充其他待发送数据。具体地，若缓存发送队列的容量已满，可通过暂停将绝对发送时标写入待发送数据的方式以实现暂停添加数据至缓存发送队列，可待缓存发送队列中的数据发送出去，腾出空间后，数据发送处理器再将后续其他待发送数据添加至有剩余空间的缓存发送队列。

数据发送处理器也可控制缓存发送队列待发送数据的数量，避免过多占用缓存容量。在另一个实施例中，数据发送处理器若判断有效报文填充至缓存发送队列的填充时间超出预设时间阈值，则不再往缓存发送队列填充其他待发送数据。

有效报文是以数据包形式依次添加至缓存发送队列，如果预设时间阈值内，该有效报文还没有添加完毕，则数据发送处理器可暂停将发送时标写入其他待发送数据(除有效报文以外的其他待发送数据)，以实现暂停添加其他待发送数据至缓存发送队列。当有效报文添加完毕后，再执行其他待发送数据添加操作。

可能有多个终端设备需要接收有效报文，那么数据发送处理器可将有效报文同时添加到与各个终端对接的端口的缓存发送队列，然后从各个端口发送有效报文至对应的终端。在一个实施例中，数据发送处理器用于获取有效报文对应的端口信息，添加对应多个端口信息的有效报文至各个对应端口的缓存发送队列，若当时间到达发送时标时，同时发送各个缓存发送队列中的有效报文。即待时间到达发送时标时，则同时发送各个缓存发送队列中的有效报文。

其中有效报文可为多个数据内容不同的有效报文，且各个有效报文的发送时标相同，数据发送处理器将各个有效报文添加至对应端口的缓存发送队列，待时间到达各个有效报文的发送时标时，将各个有效报文从各个对应端口的缓存发送队列发送出去。

通过本实施例的变电站二次设备，可实现信息的定时同步发送，能够有效提高如智能变电站自动化系统的信息质量，保障各类变电站设备功能的可靠实施，例如，变电站的继电器需要同时接收到A、B、C三个有效报文，才能实现继电保护功能，A、B、C三个有效报文从三个端口定时同步发送至变电站的继电器，可确保继电器的继电保护功能的实施。

其中，有效报文也可为一个有效报文，该有效报文对应多个端口信息，即有多个缓存发送队列需同时发送该有效报文。例如，变电站有1号、2号、3号继电器，它们同时开启继电保护功能的前提就是需要A有效报文同时触发，通过本实施例的变电站二次设备，A有效报文在三个端口的缓存发送队列定时同步发送至1号、2号、3号继电器，触发它们同时开启继电保护功能，保障了电力安全。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能组合都进行描述，然而只要这些技术特征的组合不存在矛盾，都应当是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施例，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种二次设备的数据发送方法，其特征在于，包括以下步骤：

获取写入了发送时标的待发送数据；所述发送时标为所述待发送数据期望被发送至各终端设备的绝对发送时间；

获取当前时标，若所述发送时标大于或等于所述当前时标，则识别所述待发送数据为有效报文，添加所述有效报文至缓存发送队列；若所述发送时标小于当前硬件时标，则识别所述待发送数据为无效报文，并丢弃所述无效报文；

待时间到达所述发送时标时，发送所述有效报文。

2.根据权利要求1所述的二次设备的数据发送方法，其特征在于，还包括步骤：

判断所述缓存发送队列的容量是否已满，若是，则不再添加所述有效报文至缓存发送队列；或者，

还包括步骤：

判断添加所述有效报文至缓存发送队列的添加时间是否超出预设时间偏差阈值，若是，则不再添加所述有效报文至缓存发送队列。

3.根据权利要求1或2所述的二次设备的数据发送方法，其特征在于，

包括获取所述有效报文对应的端口信息的步骤，所述添加所述有效报文至缓存发送队列的步骤包括添加对应多个所述端口信息的有效报文至各个对应端口的缓存发送队列；

所述发送所述有效报文的步骤，是同时发送各个缓存发送队列中的所述有效报文。

4.根据权利要求1或2所述的二次设备的数据发送方法，其特征在于，所述获取写入了发送时标的待发送数据的步骤之前，包括：

数据存储处理器根据自身硬件时标计算所述发送时标，并写入所述待发送数据。

5.根据权利要求4所述的二次设备的数据发送方法，其特征在于，所述获取写入了发送时标的待发送数据的步骤包括：

所述数据存储处理器获取所述待发送数据的各个数据包在内存中的首地址，将所述首地址按照从小到大的顺序写入与数据存储处理器发送通道对应的发送描述符缓存中，生成数据发送指令；

根据所述数据发送指令，通过所述数据存储处理器获取发送描述符缓存中的所述首地址，并根据所述首地址读取所述待发送数据。

6.根据权利要求1或2所述的二次设备的数据发送方法，其特征在于，

若所述缓存发送队列中包括多个有效报文，并且各个有效报文的发送时标不同，则根据各个发送时标的先后顺序对各个有效报文进行排序；

所述发送所述有效报文的步骤，是根据排序依次发送所述各个有效报文。

7.一种变电站二次设备，其特征在于，包括数据存储处理器以及数据发送处理器，所述数据存储处理器与所述数据发送处理器连接；

所述数据存储处理器用于获取发送时标，将发送时标写入待发送数据；所述发送时标为所述待发送数据期望被发送至各终端设备的绝对发送时间；

所述数据发送处理器用于获取写入了发送时标的待发送数据，获取当前时标，若所述发送时标大于或等于所述当前时标，则识别所述待发送数据为有效报文，添加所述有效报文至缓存发送队列，待时间到达所述发送时标时，发送所述有效报文；还用于将发送时标小于当前时标的待发送数据识别为无效报文，并丢弃。

8.根据权利要求7所述的变电站二次设备，其特征在于，

所述数据存储处理器还用于获取所述待发送数据的各个数据包在内存中的首地址，将所述首地址按照从小到大的顺序写入与数据存储处理器发送通道对应的发送描述符缓存中，并生成数据发送指令，发送所述数据发送指令至所述数据发送处理器；

数据发送处理器用于根据所述数据发送指令，通过所述数据存储处理器获取发送描述符缓存中的所述首地址，并根据所述首地址读取所述待发送数据。

9.根据权利要求7或8所述的变电站二次设备，其特征在于，所述数据存储处理器为CPU，所述数据发送处理器为FPGA。

Images