CN107480099A - 基于可编程逻辑控制的快速傅里叶变换装置 - Google Patents

基于可编程逻辑控制的快速傅里叶变换装置 Download PDF

Info

Publication number
CN107480099A
CN107480099A CN201710717313.2A CN201710717313A CN107480099A CN 107480099 A CN107480099 A CN 107480099A CN 201710717313 A CN201710717313 A CN 201710717313A CN 107480099 A CN107480099 A CN 107480099A
Authority
CN
China
Prior art keywords
register
fourier transform
butterfly computation
fft
fast fourier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710717313.2A
Other languages
English (en)
Inventor
叶军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710717313.2A priority Critical patent/CN107480099A/zh
Publication of CN107480099A publication Critical patent/CN107480099A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开一种基于可编程逻辑控制的快速傅里叶变换装置，包括输入数据实部接口、输入数据虚部接口、输入寄存器、可编程逻辑控制器、中间结果寄存器、输出寄存器、移位寄存器以及控制电路；所述可编程逻辑控制器包括六个蝶形运算器；所述蝶形运算器包括复数加/减法和乘法运算；所述中间结果寄存器用于暂存蝶形运算器的运算结果，再重新送入蝶形运算器的输入端进行下一级的计算；所述移位寄存器用于存储旋转因子。本发明大幅减少了传统傅里叶变换的计算量小，复杂度低，而且适合于计算机通过数值计算来实现。

Description

基于可编程逻辑控制的快速傅里叶变换装置
技术领域
本发明涉及傅里叶变换技术领域，尤其涉及一种基于可编程逻辑控制的快速傅里叶变换装置。
背景技术
傅里叶变换是一种重要的数学工具，在雷达、语音分析、图象处理、通信、遥感遥测、航空航天等众多涉及到数字信号处理的领域都有着极其广泛的应用。快速傅里叶变换是离散傅里叶变换的一种快速算法，能克服时间域与频率域之间相互转换的计算障碍，在数字信号处理等方面有广泛应用，是数字信号处理中一个非常重要的算法。快速傅里叶变换处理器作为快速傅里叶变换算法的硬件实现，也日益受到重视。但是，传统快速傅里叶变换方法的计算量大，复杂度高，不适合于计算机通过数值计算来实现。
发明内容
本发明的目的在于通过一种基于可编程逻辑控制的快速傅里叶变换装置，来解决以上背景技术部分提到的问题。
为达此目的，本发明采用以下技术方案：
一种基于可编程逻辑控制的快速傅里叶变换装置，其包括输入数据实部接口、输入数据虚部接口、输入寄存器、可编程逻辑控制器、中间结果寄存器、输出寄存器、移位寄存器以及控制电路；所述可编程逻辑控制器包括六个蝶形运算器；所述蝶形运算器包括复数加/减法和乘法运算；所述中间结果寄存器用于暂存蝶形运算器的运算结果，再重新送入蝶形运算器的输入端进行下一级的计算；所述移位寄存器用于存储旋转因子。
特别地，所述输出寄存器由四组16位寄存器构成，两组寄存输出数据的实部，另两组寄存输出数据的虚部，实部和虚部并行送入对应的寄存器，然后在时钟的控制下将数据按顺序输出。
特别地，所述控制电路采用状态机，用于产生控制信号。
本发明提出的基于可编程逻辑控制的快速傅里叶变换装置大幅减少了传统傅里叶变换的计算量小，复杂度低，而且适合于计算机通过数值计算来实现。
附图说明
图1为本发明实施例提供的基于可编程逻辑控制的快速傅里叶变换装置原理结构图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的较佳实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容理解的更加透彻全面。需要说明的是，当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参照图1所示，图1为本发明实施例提供的基于可编程逻辑控制的快速傅里叶变换装置原理结构图。
本实施例中基于可编程逻辑控制的快速傅里叶变换装置具体包括输入数据实部接口、输入数据虚部接口、输入寄存器、可编程逻辑控制器、中间结果寄存器、输出寄存器、移位寄存器以及控制电路；所述可编程逻辑控制器包括六个蝶形运算器；所述蝶形运算器包括复数加/减法和乘法运算；所述中间结果寄存器用于暂存蝶形运算器的运算结果，再重新送入蝶形运算器的输入端进行下一级的计算；所述移位寄存器用于存储旋转因子。
在本实施例中所述输出寄存器由四组16位寄存器构成，两组寄存输出数据的实部，另两组寄存输出数据的虚部，实部和虚部并行送入对应的寄存器，然后在时钟的控制下将数据按顺序输出。在本实施例中所述控制电路采用状态机，用于产生控制信号。
本发明提出的技术方案大幅减少了传统傅里叶变换的计算量小，复杂度低，而且适合于计算机通过数值计算来实现。
本领域普通技术人员可以理解实现上述实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种基于可编程逻辑控制的快速傅里叶变换装置，其特征在于，包括输入数据实部接口、输入数据虚部接口、输入寄存器、可编程逻辑控制器、中间结果寄存器、输出寄存器、移位寄存器以及控制电路；所述可编程逻辑控制器包括六个蝶形运算器；所述蝶形运算器包括复数加/减法和乘法运算；所述中间结果寄存器用于暂存蝶形运算器的运算结果，再重新送入蝶形运算器的输入端进行下一级的计算；所述移位寄存器用于存储旋转因子。
2.根据权利要求1所述的基于可编程逻辑控制的快速傅里叶变换装置，其特征在于，所述输出寄存器由四组16位寄存器构成，两组寄存输出数据的实部，另两组寄存输出数据的虚部，实部和虚部并行送入对应的寄存器，然后在时钟的控制下将数据按顺序输出。
3.根据权利要求1或2任一项所述的基于可编程逻辑控制的快速傅里叶变换装置，其特征在于，所述控制电路采用状态机，用于产生控制信号。
CN201710717313.2A 2017-08-21 2017-08-21 基于可编程逻辑控制的快速傅里叶变换装置 Withdrawn CN107480099A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710717313.2A CN107480099A (zh) 2017-08-21 2017-08-21 基于可编程逻辑控制的快速傅里叶变换装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710717313.2A CN107480099A (zh) 2017-08-21 2017-08-21 基于可编程逻辑控制的快速傅里叶变换装置

Publications (1)

Publication Number Publication Date
CN107480099A true CN107480099A (zh) 2017-12-15

Family

ID=60601677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710717313.2A Withdrawn CN107480099A (zh) 2017-08-21 2017-08-21 基于可编程逻辑控制的快速傅里叶变换装置

Country Status (1)

Country Link
CN (1) CN107480099A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628805A (zh) * 2018-04-02 2018-10-09 郑州云海信息技术有限公司 一种低功耗的蝶形运算单元及处理方法、fft处理器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176949A (zh) * 2011-12-20 2013-06-26 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
CN103699515A (zh) * 2013-12-27 2014-04-02 中国科学院计算技术研究所 一种fft并行处理装置和方法
CN103970718A (zh) * 2014-05-26 2014-08-06 苏州威士达信息科技有限公司 一种快速傅里叶变换实现装置及方法
US20150301986A1 (en) * 2012-11-26 2015-10-22 Nec Corporation Fast fourier transform circuit, fast fourier transform processing method, and program recording medium

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103176949A (zh) * 2011-12-20 2013-06-26 中国科学院深圳先进技术研究院 实现fft/ifft变换的电路及方法
US20150301986A1 (en) * 2012-11-26 2015-10-22 Nec Corporation Fast fourier transform circuit, fast fourier transform processing method, and program recording medium
CN103699515A (zh) * 2013-12-27 2014-04-02 中国科学院计算技术研究所 一种fft并行处理装置和方法
CN103970718A (zh) * 2014-05-26 2014-08-06 苏州威士达信息科技有限公司 一种快速傅里叶变换实现装置及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108628805A (zh) * 2018-04-02 2018-10-09 郑州云海信息技术有限公司 一种低功耗的蝶形运算单元及处理方法、fft处理器

Similar Documents

Publication Publication Date Title
Pang et al. fPINNs: Fractional physics-informed neural networks
Freihet et al. Construction of fractional power series solutions to fractional stiff system using residual functions algorithm
Golan Semirings and their Applications
US11263011B2 (en) Compound instruction set architecture for a neural inference chip
Sloan et al. Filtered hyperinterpolation: a constructive polynomial approximation on the sphere
WO2015120603A1 (en) Database calculation using parallel-computation in directed acyclic graph
WO2018129930A1 (zh) 快速傅里叶变换处理方法、装置和计算机存储介质
US9342788B2 (en) Polynomial method of constructing a non-deterministic (NP) turing machine
Cordero et al. Choosing the most stable members of Kou’s family of iterative methods
Xiao et al. Reduced memory architecture for CORDIC-based FFT
Wei et al. Modelling and simulation of nabla fractional dynamic systems with nonzero initial conditions
Hotta et al. Limits of radial multiple SLE and a Burgers–Loewner differential equation
CN107480099A (zh) 基于可编程逻辑控制的快速傅里叶变换装置
Grzybowski et al. Order cancellation law in the family of bounded convex sets
Gautschi Questions of numerical condition related to polynomials
EP3842934A1 (en) Interconnect device, operation method of interconnect device, and artificial intelligence (ai) accelerator system including interconnect device
Arora et al. CoMeFa: Deploying Compute-in-Memory on FPGAs for Deep Learning Acceleration
US10997497B2 (en) Calculation device for and calculation method of performing convolution
US20210192296A1 (en) Data de-identification method and apparatus
Kapen et al. An extension of the TV-HLL scheme for multi-dimensional compressible flows
Malashri et al. Low power and memory efficient FFT architecture using modified CORDIC algorithm
US8095543B1 (en) Fast algorithms and metrics for comparing hierarchical clustering information trees and numerical vectors
Červenka et al. Conditionality analysis of the radial basis function matrix
Sipahi Design of imaginary spectrum of LTI systems with delays to manipulate stability regions
US10853445B2 (en) Digital filter device, digital filtering method, and program recording medium

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20171215

WW01 Invention patent application withdrawn after publication