CN107453589A - 基于fpga的变流器闭环控制器 - Google Patents

Abstract

本发明提出一种基于FPGA的变流器闭环控制器。本发明利用FPGA高速处理能力、并行执行和灵活编程等特点来实现变流器的闭环控制：FPGA使用内部配置好的给定信号用作闭环控制器的给定，然后通过片外AD芯片进行高频采样换算用作闭环控制器的反馈信号和保护判断，然后实时进行计算更新变流器的调制信号，无论三相负载容量变化都可保证变流器的输出电压或电流的恒定。该基于FPGA的变流器闭环控制器具有集成度高、成本低、控制算法灵活等优点。

Description

基于FPGA的变流器闭环控制器

技术领域

本发明属于半导体变流器的闭环控制器领域，具体涉及一种基于FPGA的变流器闭环控制器。

背景技术

目前数字化控制器广泛应用于半导体变流器行业，基于DSP的变流器闭环控制器成为主流应用。但基于DSP的变流器闭环控制器是基于中断进行闭环控制的计算，而中断频率最多为变流器开关频率的两倍，即在一个变流器半导体器件开关周期内变流器闭环控制器只执行了两次闭环控制计算；且系统时钟频率较低程序串行执行，使得每次进入中断执行闭环控制器计算耗时较长，最终计算更新的调制波与变流器在采样时刻理想的调制波信号的差距又进一步加大，使得变流器在输出波形品质和动态性能受限。

而利用FPGA的高速处理能力和并行执行的特点，使得闭环控制计算的频率不再受限于开关频率。在一个开关周期内高速重复执行闭环控制器的计算，闭环控制器计算频率越高所得到的调制波越接近于理想的调制波，该计算频率仅受限于AD转换速率、FPGA的片内计算延时和控制环路的复杂程度，同时该计算频率是变流器开关频率的整数倍关系，使得很容易通过计数(分频)得到载波信号，实现二者的同步。最终使得基于FPGA闭环控制器的变流器输出波形品质和动态性能大大改善。

中国专利ZL200810045463.4《基于FPGA的SPWM控制器》公开了一种基于FPGA的SPWM控制器，其通过FPGA内部存储的正弦表值作为控制器的给定信号，与数字三角波产生单元生成的数字三角波相比较，得到A相正极输出，然后延迟180°得到A相负极输出，B相正、负极输出通过延迟A相输出120°得到，而C相正负极输出通过延迟A相240度得到。三相正负极输出信号进入开关器件死区延迟单元处理后作用半导体器件。可见，该方案是一种开环的控制器，且三相不能独立调节。该控制器在应用上也有一定的限制，对三相负载的一致性和稳定性要求严苛。当变流器负载发生变化时，输出电压和电流发生变化，变流器负载的适应性较差。

发明内容

本发明提出一种基于FPGA的变流器闭环控制器，利用FPGA的高速处理能力和并行执行的特点，使得变流器数字闭环控制器的计算频率不再受限于变流器半导体开关器件的开关频率，在一个开关周期内可实现高频次的闭环控制计算，同时相比于基于DSP的变流器闭环控制器缩短了单次闭环计算的耗时。

本发明的解决方案如下：

该基于FPGA的变流器闭环控制器，包括：

片内给定信号存储单元，用于提供预设的给定信号；

片外AD采样处理单元，用于采样功率拓扑中的模拟量反馈信号，并进行换算和保护，得到相应的数字量反馈信号；

闭环控制计算单元，用于根据所述给定信号和数字量反馈信号计算更新调制波信号；

片内载波信号生成单元，用于提供预设的载波信号；

PWM波生成单元，用于将所述调制波信号与载波信号比较得到变流器所需的PWM波信号，进而得到互补的PWM波信号；

死区时间模块，用于配置死区时间，最终得出带有死区时间、互补的PWM波信号，即变流器中半导体开关器件的开关信号。

基于以上方案，本发明还进一步作了如下优化限定：

所述变流器为三相交流变流器、单相交流变流器或直流斩波变流器，所述给定信号和载波信号根据不同的变流器做相应的设定。

所述反馈信号为输出电压信号、输出电流信号或电感电流信号。

所述变流器为三相交流变流器，则片内存储相应的三相交流变流器给定信号，互差120°的相位差。

所述载波信号为常见的三角波，某些特殊情况下可采用锯齿波等。

所述变流器为三相桥式功率拓扑变流器，则三相的载波信号相同，即三相载波不带相位差，波形、幅值和频率相同。

所述变流器为三相全桥功率拓扑变流器，则三相的载波信号相同或不同，即三相载波可以具有相位差，也可以不带相位差，波形、幅值以及频率可以相同也可以不同。

所述互补的PWM波信号是通过片内非门得到，或者通过外部电路得到。其中，通过片内产生可以节省外部硬件资源。

基于FPGA的变流器闭环控制器计算频率受限于片外AD的转换速率、片内计算的延迟和控制环路的复杂程度。目前发现计算频率的最大瓶颈在于AD的转换时间，已试验的AD转换时间为3.1us。即AD的转换时间限制了计算频率不高于332.58kHz，再结合FPGA的计算延迟时间，综合开关频率的整数倍关系选择计算频率。所以，选择闭环控制计算单元的计算频率为变流器开关频率的整数倍，很容易实现计算频率与开关频率的同步；另外取FPGA输入时钟倍频得到的高频信号作为死区时间模块的死区时间基准信号。

所述片外AD采样处理单元的三相模拟量采样、换算及保护都是不区分三相同时执行的，而所述闭环控制计算单元、片内载波信号生成单元、死区时间模块都是区分三相、但依然同时执行的。

本发明具有以下有益效果：

利用FPGA高速处理能力、并行执行和灵活编程等特点来实现变流器的闭环控制：FPGA使用内部配置好的给定信号用作闭环控制器的给定，然后通过片外AD芯片进行高频采样换算用作闭环控制器的反馈信号和保护判断，然后实时进行计算更新变流器的调制信号，无论三相负载容量变化都可保证变流器的输出电压或电流的恒定。

可广泛适用于三相交流变流器、单相交流变流器和直流斩波变流器。基于三相交流变流器的控制，通过给定信号和功率拓扑的变化即可拓展到单相交流变流器和直流斩波变流器的控制。

该闭环控制器具有集成度高、成本低、控制算法灵活的特点。

附图说明：

图1基于FPGA的变流器控制器的控制逻辑示意图。

图2基于FPGA的变流器控制器与基于DSP的变流器控制器的工作对比。

具体实施方式：

该基于FPGA的变流器闭环控制器工作过程如下：首先读取FPGA片内存储好的给定信号用作闭环控制器的给定，同时读取片外AD采样的功率拓扑中的模拟量信号(反馈信号)，并进行换算与保护，反馈信号包括输出电压信号、输出电流信号和电感电流信号。根据实际应用需要调整闭环控制器结构，选择适宜的信号用作闭环控制器的反馈信号；然后进行闭环控制器的计算，此时得到了闭环控制器的调制波信号。将此调制信号与独立工作的载波生成送入PWM波生成模块，至此得到了变流器所需的PWM波信号，并通过内部非门得到了互补的PWM波信号(变流器桥臂驱动信号)，将PWM波信号送入至死区时间模块，最终得到了带有死区时间、互补的PWM波信号，即变流器中半导体开关器件的开关信号。

其中，载波信号一般采用三角波，在特殊应用条件下也可能以锯齿波作为载波信号使用。当应用在三相变流器时，三相给定信号相互独立(互差120°)，而载波信号也可以配置成相同或者不同的。例如：在三相桥式功率拓扑变流器中，由于某相电流需要通过其他两相换流，因此要求三相的载波信号相同；而在三相全桥功率拓扑变流器中，即每相都是H桥结构，每相可独立完成换流，所以三相载波的波形、幅值和频率可配置成不同的，甚至三相变流器可配置工作在不同的输出电压和频率下。三相闭环控制器同时计算，由于程序配置为三相并行计算，所以三相闭环控制器的计算耗时与单相闭环控制器的计算耗时相同。

在具体设计时，计算频率的选择和死区时间的产生算是难点。FPGA闭环控制器的核心计算频率不仅与变流器的开关频率有关，而且受限于片外AD的转换时间和片内的计算延迟等因素。综合以上因素来选择计算频率，计算频率与开关频率是整数倍关系，因此对该计算频率信号为基准信号进行循环增减计数即可得到了三角载波信号(即半导体变流器开关频率基准信号)。而死区时间通常在3us左右，可见以计算频率信号作为基准信号已无法实现，因此将FPGA输入时钟进行倍频到10MHz作为死区时间基准信号，一旦PWM信号发生翻转则使能死区时间的计数，计数完成后清除计数使能信号同时互补的PWM信号可实现翻转。

在一个计算周期内按下面的步骤进行处理：

1)FPGA操作片外的AD进行功率拓扑中模拟量的采样；

2)按片外AD转换结果计算相应的瞬时值和有效值等；

3)将这些模拟量与配置好的保护阈值进行比较，判断是否需要保护停机；

4)未触发保护时，则使能闭环控制器的计算，按控制环路的前向方向计算，外环计算完成后再使能内环的计算，最后更新调制波信号清除全部使能信号；

5)将此调制波与三角载波比较得到PWM波信号；

6)将此PWM波信号送入死区时间模块得到带有死区时间的、互补的半导体器件开关信号。

其中功率拓扑中的三相模拟量采样、计算及保护判断都是同时执行的，不区分三相的，即在程序中体现为一个程序模块。而载波生成、控制环路计算、死区时间模块虽然也是同时执行的，但是区分三相，即在程序中体现为三个独立的程序模块。最根本的原因在于三相的开关时刻不同，即死区时间的计数开始时刻不同。这样的做法缩减了单次计算的耗时，可进一步提高计算频率。

程序过程如图1所示。此过程如果在DSP中，则只能串行执行，综合较低的系统时钟，计算过程耗时较长，不利于高频实时计算。由于基于FPGA的闭环控制器单次计算的耗时相对较短，且为开关频率的整数倍关系，因此可实现在一个开关周期的高频计算，逼近理想控制器实时计算的效果，最终得以改善变流器的输出品质。

下面以单相交流变流器为例对比基于DSP的控制器说明，如图2所示。变流器需要的调制信号如曲线①所示，载波信号如三角波形②，DSP计算调试信号的频率及周期如波形③所示，FPGA计算调制信号的频率和周期如波形④所示。在一个开关周期内DSP仅完成了两次闭环控制器的计算，而FPGA完成了八次闭环控制器的计算(实际计算次数更多)。自左至右的第一条间断线处，即半导体开关动作点，DSP使用的是0时刻的功率拓扑模拟量反馈计算的调制波，而FPGA使用的则是1时刻的反馈计算的调制波，使得计算结果更加接近了；自左至右的第二条间断线处，即半导体开关动作点，DSP使用的是4时刻的功率拓扑模拟量反馈计算的调制波，而FPGA使用的则是5时刻的反馈计算的调制波。可见FPGA相比DSP在更接近变流器需要的调制信号的时刻，进行了闭环控制器的计算可以得到更接近变流器所需要的调制波形，因此改善了变流器的输出波形质量。这种现象在调制波波峰波谷处尤为突出。

Claims (10)

1.基于FPGA的变流器闭环控制器，其特征在于，包括：

片内给定信号存储单元，用于提供预设的给定信号；

片外AD采样处理单元，用于采样功率拓扑中的模拟量反馈信号，并进行换算和保护，得到相应的数字量反馈信号；

闭环控制计算单元，用于根据所述给定信号和数字量反馈信号计算更新调制波信号；

片内载波信号生成单元，用于提供预设的载波信号；

PWM波生成单元，用于将所述调制波信号与载波信号比较得到变流器所需的PWM波信号，进而得到互补的PWM波信号；

死区时间模块，用于配置死区时间，最终得出带有死区时间、互补的PWM波信号，即变流器中半导体开关器件的开关信号。

2.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述变流器为三相交流变流器、单相交流变流器或直流斩波变流器，所述给定信号和载波信号根据不同的变流器做相应的设定。

3.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述反馈信号为输出电压信号、输出电流信号或电感电流信号。

4.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述变流器为三相交流变流器，则片内存储相应的三相交流变流器给定信号，互差120°的相位差。

5.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述载波信号为三角波或锯齿波。

6.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述变流器为三相桥式功率拓扑变流器，则三相的载波信号相同。

7.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述变流器为三相全桥功率拓扑变流器，则三相的载波信号相同或不同。

8.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述互补的PWM波信号是通过片内非门得到，或者通过外部电路得到。

9.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述闭环控制计算单元的计算频率为变流器开关频率的整数倍；FPGA输入时钟倍频得到的高频信号作为死区时间模块的死区时间基准信号。

10.根据权利要求1所述的基于FPGA的变流器闭环控制器，其特征在于：所述片外AD采样处理单元的三相模拟量采样、换算及保护都是不区分三相同时执行的，而所述闭环控制计算单元、片内载波信号生成单元、死区时间模块都是区分三相、但依然同时执行的。