CN107451481A - 一种自主安全的高速存储装置与方法 - Google Patents

Abstract

本发明提供一种自主安全的高速存储装置，包括：依次连接的VPX总线、存储控制器、一个或多个FLASH，以及分别与VPX总线和存储控制器连接的可信模块；其中，可信模块为FPGA芯片并且包括可配置SRAM型存储模块。本发明提供的自主安全的高速存储装置，具有以下优点：采用国产自主可信芯片实现对存储数据的加密保护，能对存储单元中的数据进行有效的保护。本发明还提供了一种自主安全的高速存储方法。

Description

一种自主安全的高速存储装置与方法

技术领域

本发明涉及数据存储安全技术领域，具体涉及一种自主安全的高速存储装置与方法。

背景技术

随着云时代的到来，信息技术正从以计算设备为核心的计算时代进入到以存储设备为核心的存储时代，存储的核心是数据，存储的数据涉及政府宏观调控决策、商业经济信息、银行资金转账、股票证券、能源资源数据、科研数据等重要信息。其中有很多是敏感信息，甚至是国家机密，所以难免会面临信息泄漏、信息窃取、数据篡改、计算机病毒等风险。存储系统作为数据的保存空间，是数据保护的最后一道防线，随着存储系统由本地直连向着网络化和分布式的方向发展，存储安全变得至关重要。

因此需要一种自主安全的高速存储装置与方法，能对存储单元中的数据进行有效的保护。

发明内容

针对上述现有技术中的问题，需要采用国产自主可信芯片实现对存储数据的加密保护，以对存储单元中的数据进行有效的保护，本发明的目的在于提供一种自主安全的高速存储装置与方法。

为了实现上述目的，本发明采用的技术方案如下：

根据本发明，提供了一种自主安全的高速存储装置，包括：

依次连接的VPX总线、存储控制器、一个或多个FLASH，以及分别与VPX总线和存储控制器连接的可信模块；

其中，可信模块为FPGA芯片并且包括可配置SRAM型存储模块。

进一步地，可信模块还包括可配置逻辑模块、可配置输入输出模块、可配置内嵌乘法器、可配置数字时钟管理器以及层次式可编程互连线。

进一步地，存储控制器通过LVDS总线与可信模块连接。

进一步地，存储控制器通过SRIO总线与VPX总线连接。

进一步地，可信模块通过SPI总线或I²C总线与VPX总线连接。

根据本发明，提供了一种自主安全的高速存储方法，使用以上高速存储装置，包括以下步骤：

当外部的数据输入时，

通过VPX总线将数据传输到存储控制器挂接的FLASH存储单元中；

存储控制器通过SPI总线判断数据是否加密；

若数据未加密，存储控制器则通过SRIO总线接收数据并通过LVDS总线将数据发送给可信模块；

可信模块通过其中内嵌的算法对数据进行加密编译，并将加密后的数据回传给存储控制器；

存储控制器将加密后的数据随机分配给一个或多个FLASH进行存储。

进一步地，还包括以下步骤：

当外部设备读取存储的数据时，

存储控制器通过SPI总线判断数据是否需要解密处理；

若需解密处理，那么存储控制器将FLASH内部的数据通过LVDS总线发送给可信模块；

可信模块对数据进行解密编译后将数据回传给存储控制器；

存储控制器通过SRIO总线将解密后的数据发送给外部设备。

根据本发明，提供了一种计算机设备，包括存储器、至少一个处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行上述方法。

根据本发明，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行上述方法。

根据本发明，还提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算程序，所述计算程序包括指令，当所述指令被计算机执行时，使所述计算机执行上述方法。

本发明通过以上技术方案，能够获得以下有益技术效果：

本发明提供的自主安全的高速存储装置与方法，通过采用具有可配置SRAM型存储模块的国产自主可信芯片、VPX总线、存储控制器以及一个或多个FLASH，实现了对存储数据的加密保护，有效提高了存储数据的安全性，能对存储单元中的数据进行有效的保护；同时采用标准的VPX接口，可制作成标准3U和6U板卡，有良好的推广性和适用性。

当然，实施本发明的任一产品必不一定需要同时达到以上所述的所有技术效果。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明提供的自主安全的高速存储装置的一个实施例的示意图；

图2为本发明提供的自主安全的高速存储方法的一个实施例的流程图；

图3为本发明提供的自主安全的高速存储方法的当外部的数据输入时一个实施例的流程图；

图4为本发明提供的自主安全的高速存储方法的当外部设备读取存储的数据时一个实施例的流程图；

图5为本发明提供的自主安全的高速存储方法的计算机设备的一个实施例的硬件结构示意图。

具体实施方式

如在说明书及权利要求当中使用了某些词汇来指称特定组件。本领域技术人员应可理解，硬件制造商可能会用不同名词来称呼同一个组件。本说明书及权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。如在通篇说明书及权利要求当中所提及的“包括”为一开放式用语，故应解释成“包括但不限定于”。说明书后续描述为实施本发明的较佳实施方式，然所述描述乃以说明本发明的一般原则为目的，并非用以限定本发明的范围。本发明的保护范围当视所附权利要求所界定者为准。

本发明实施例的第一个方面，提出了一种自主安全的高速存储装置，如图1-2所示，该装置包括依次连接的VPX总线(VPX总线是在VME总线基础上提出的新一代高速串行总线标准)、存储控制器、一个或多个FLASH(闪存)，以及分别与VPX总线和存储控制器连接的可信模块，VPX总线中包括有VPX连接器；其中，可信模块为FPGA(现场可编程门阵列，FieldProgrammable Gate Array)芯片，具体为国产的SMQ2V6000系列，该芯片可以支持用户根据设计需求对其进行编程。可信模块包括可配置逻辑模块(CLB)、可配置输入输出模块(IOB)、可配置SRAM(静态随机存储器，Static Random Access Memory)型存储模块(BRAM)、可配置内嵌乘法器(MUL)、可配置数字时钟管理器(DCM)以及丰富的层次式可编程互连线等。另外，存储控制器采用了XILINX公司的XC7VX690T系列，其可支持多通道数据并行存储，通过提高数据存储带宽来实现高速存储。XC7VX690T芯片还提供了SPI、RJ45及SFP等多种对外通信接口。

进一步地，存储控制器通过LVDS(低压差分信号，Low Voltage DifferentialSignaling)总线与可信模块连接。

进一步地，存储控制器通过SRIO总线(串行高速总线)与VPX总线连接。

进一步地，可信模块通过SPI(串行外设接口，Serial Peripheral Interface)总线或I²C总线(二线制串行总线)与VPX总线连接。

本发明提供的自主安全的高速存储装置通过其内嵌特定算法对存储数据进行加密、解密等操作，通过基于SRAM型配置存储器的三重数据加密协议对存储单元数据进行有效的保护。

同时，VPX总线采用了目前最新的高速串行总线技术，可支持RapidIO、PCI-Express及万兆以太网等总线。VPX总线还用交换式结构替代了VME(虚拟机环境，VirtualMachine Environment)的主控式结构，使系统整体性能不再受主控板的限制，从而提高了系统的整体性能。VPX总线采用了新一代7排MultiGig RT2连接器，不仅特性阻抗可控，插入损耗低，而且连接紧密而坚固，可以在军事和航空航天等恶劣环境中应用。

本发明提供的自主安全的高速存储装置工作时，当外部数据输入时，系统通过控制可信模块对数据进行加密编译处理，再将加密后的数据包输出给存储控制模块，然后，存储控制模块再随机分配给FLASH存储；而当外部设备读取存储数据时，需通过可信模块进行解密编译后，才能正常读取并进行数据处理。加密与解密动作可在管理单元实现有效控制。

本发明提供的自主安全的高速存储装置，通过采用具有可配置SRAM型存储模块的国产自主可信芯片、VPX总线、存储控制器以及一个或多个FLASH，实现了对存储数据的加密保护，有效提高了存储数据的安全性，能对存储单元中的数据进行有效的保护；同时采用标准的VPX接口，可制作成标准3U和6U板卡，有良好的推广性和适用性。

本发明实施例的第二个方面，如图3-4所示，提供了一种自主安全的高速存储方法，包括以下步骤：

根据本发明，提供了一种自主安全的高速存储方法，使用以上高速存储装置，包括以下步骤：

当外部的数据输入时：

S10：通过VPX总线将数据传输到存储控制器挂接的FLASH存储单元中；

S12：存储控制器通过SPI总线判断数据是否加密；

S14：若数据未加密，存储控制器则通过SRIO总线接收数据并通过LVDS总线将数据发送给可信模块；

S16：可信模块通过其中内嵌的算法对数据进行加密编译，并将加密后的数据回传给存储控制器；

S18：存储控制器将加密后的数据随机分配给一个或多个FLASH进行存储。

进一步地，还包括以下步骤：

当外部设备读取存储的数据时，

S20：存储控制器通过SPI总线判断数据是否需要解密处理；

S22：若需解密处理，那么存储控制器将FLASH内部的数据通过LVDS总线发送给可信模块；

S24：可信模块对数据进行解密编译后将数据回传给存储控制器；

S26：存储控制器通过SRIO总线将解密后的数据发送给外部设备。

其中，可信模块为FPGA芯片，具体为国产的SMQ2V6000系列；存储控制器采用了XILINX公司的XC7VX690T系列。

从上述实施例可以看出，本发明实施例提供的自主安全的高速存储方法，通过由存储控制器通过SPI总线判断数据是否加密；存储控制器通过SRIO总线接收数据以及通过LVDS总线将数据发送给可信模块；可信模块通过其中内嵌的算法对数据进行加密编译；存储控制器将加密后的数据随机分配给一个或多个FLASH进行存储，实现了对存储数据的加密保护，有效提高了存储数据的安全性，能对存储单元中的数据进行有效的保护。

需要特别指出的是，上述自主安全的高速存储方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于自主安全的高速存储方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。

基于上述目的，本发明实施例的第三个方面，提出了一种执行所述自主安全的高速存储方法的计算机设备的一个实施例。

所述执行所述自主安全的高速存储方法的计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时执行上述任意一种方法。

如图5所示，为本发明提供的执行所述自主安全的高速存储方法的计算机设备的一个实施例的硬件结构示意图。

以如图5所示的计算机设备为例，在该计算机设备中包括一个处理器301以及一个存储器302，并还可以包括：输入装置303和输出装置304。

处理器301、存储器302、输入装置303和输出装置304可以通过总线或者其他方式连接，图5中以通过总线连接为例。

存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的所述自主安全的高速存储方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的自主安全的高速存储方法。

存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据自主安全的高速存储装置的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置303可接收输入的数字或字符信息，以及产生与自主安全的高速存储装置的用户设置以及功能控制有关的键信号输入。输出装置304可包括显示屏等显示设备。

所述一个或者多个自主安全的高速存储方法对应的程序指令/模块存储在所述存储器302中，当被所述处理器301执行时，执行上述任意方法实施例中的自主安全的高速存储方法。

所述执行所述自主安全的高速存储方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

基于上述目的，本发明实施例的第四个方面，提出了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机可执行指令，该计算机可执行指令可执行上述任意方法实施例中的自主安全的高速存储方法与实现上述任意装置/系统实施例中的自主安全的高速存储装置/系统。所述计算机可读存储介质的实施例，可以达到与之对应的前述任意方法与装置/系统实施例相同或者相类似的效果。

基于上述目的，本发明实施例的第五个方面，提出了一种计算机程序产品，该计算机程序产品包括存储在计算机可读存储介质上的计算程序，该计算机程序包括指令，当该指令被计算机执行时，使该计算机执行上述任意方法实施例中的自主安全的高速存储方法与实现上述任意装置/系统实施例中的自主安全的高速存储装置/系统。所述计算机程序产品的实施例，可以达到与之对应的前述任意方法与装置/系统实施例相同或者相类似的效果。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，典型地，本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。

此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文所述的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”(“a”、“an”、“the”)旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种自主安全的高速存储装置，其特征在于，包括：

依次连接的VPX总线、存储控制器、一个或多个FLASH，以及分别与所述VPX总线和所述存储控制器连接的可信模块；

其中，所述可信模块为FPGA芯片并且包括可配置SRAM型存储模块。

2.根据权利要求1所述的高速存储装置，其特征在于：

所述可信模块还包括可配置逻辑模块、可配置输入输出模块、可配置内嵌乘法器、可配置数字时钟管理器以及层次式可编程互连线。

3.根据权利要求1所述的高速存储装置，其特征在于：

所述存储控制器通过LVDS总线与所述可信模块连接。

4.根据权利要求1所述的高速存储装置，其特征在于：

所述存储控制器通过SRIO总线与所述VPX总线连接。

5.根据权利要求1所述的高速存储装置，其特征在于：

所述可信模块通过SPI总线或I²C总线与所述VPX总线连接。

6.一种自主安全的高速存储方法，使用如权利要求1-5任意一项所述的高速存储装置，其特征在于，包括以下步骤：

当外部的数据输入时，

通过VPX总线将所述数据传输到存储控制器挂接的FLASH存储单元中；

所述存储控制器通过SPI总线判断所述数据是否加密；

若所述数据未加密，所述存储控制器则通过SRIO总线接收所述数据并通过LVDS总线将所述数据发送给可信模块；

所述可信模块通过其中内嵌的算法对所述数据进行加密编译，并将加密后的所述数据回传给所述存储控制器；

所述存储控制器将加密后的所述数据随机分配给一个或多个FLASH进行存储。

7.根据权利要求6所述的高速存储方法，其特征在于，还包括以下步骤：

当外部设备读取存储的所述数据时，

所述存储控制器通过所述SPI总线判断数据是否需要解密处理；

若需解密处理，那么所述存储控制器将所述FLASH内部的所述数据通过所述LVDS总线发送给所述可信模块；

所述可信模块对所述数据进行解密编译后将所述数据回传给所述存储控制器；

所述存储控制器通过所述SRIO总线将解密后的所述数据发送给所述外部设备。

8.一种计算机设备，包括存储器、至少一个处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求6或7所述的方法。

9.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求6或7所述的方法。

10.一种计算机程序产品，其特征在于，所述计算机程序产品包括存储在计算机可读存储介质上的计算程序，所述计算程序包括指令，当所述指令被计算机执行时，使所述计算机执行权利要求6或7所述的方法。