CN108171043A - 一种计算机接口通信保护和异常告警方法与装置 - Google Patents

Abstract

本发明公开了一种计算机接口通信保护和异常告警方法与装置，包括：定位在计算机的中央处理单元和一个或多个接口之间建立连接的FPGA通信模块，并将DSP身份认证及加解密处理单元连接至FPGA通信模块；DSP身份认证及加解密处理单元通过FPGA通信模块电性连接到接口，并认证接口硬件设备的身份与加解密数据流；当接口硬件设备的身份通过认证、并且加解密数据流计算正确时，FPGA通信模块允许接口硬件设备正常通信；否则，DSP身份认证及加解密处理单元控制FPGA通信模块阻断接口硬件设备的通信并且发出告警。本发明能够阻断异常链接并防止泄密、及时告警。

Description

一种计算机接口通信保护和异常告警方法与装置

技术领域

本发明涉及计算机安全领域，更具体地，特别是指一种计算机接口通信保护和异常告警方法与装置。

背景技术

随着信息技术的不断发展，信息安全问题也日益突出，如何确保信息系统的安全已经成为社会上比较关注的焦点。现有技术中作为计算机最直接的外联渠道，计算机外部的各个IO接口是泄密的主要途径，如何有效管理外接设备对计算机的访问成为信息安全领域的重中之重。

针对现有技术中的计算机接口易泄密的问题，目前尚未有有效的解决方案。

发明内容

有鉴于此，本发明实施例的目的在于提出一种计算机接口通信保护和异常告警方法与装置，能够针对不同计算机或不同类型的计算机进行计算机接口通信保护和异常告警，阻断异常链接并防止泄密。

基于上述目的，本发明实施例的一方面提供了一种计算机接口通信保护和异常告警方法，包括以下步骤：

定位在计算机的中央处理单元和一个或多个接口之间建立连接的FPGA通信模块，并将DSP身份认证及加解密处理单元连接至FPGA通信模块；

DSP身份认证及加解密处理单元通过FPGA通信模块电性连接到接口，并认证接口硬件设备的身份与加解密数据流；

当接口硬件设备的身份通过认证、并且加解密数据流计算正确时，FPGA通信模块允许接口硬件设备正常通信；否则，DSP身份认证及加解密处理单元控制FPGA通信模块阻断接口硬件设备的通信并且发出告警。

在一些实施方式中，一个或多个接口通过与每个接口相对应类型的接口芯片连接到FPGA通信模块。

在一些实施方式中，一个或多个接口包括以下至少之一：DB9接口、USB接口、和RJ45接口；每个接口相对应类型的接口芯片包括以下至少之一：串口芯片、USB接口芯片、网口芯片。

在一些实施方式中，DSP身份认证及加解密处理单元首先认证接口硬件设备的身份，当接口硬件设备的身份通过认证时再进行加解密数据流计算，否则当接口硬件设备的身份不能通过认证时不进行加解密数据流计算，而直接控制FPGA通信模块阻断接口硬件设备的通信。

在一些实施方式中，DSP身份认证及加解密处理单元还连接到GPRS模块，并在需要发出告警时控制GPRS模块告警。

在一些实施方式中，GPRS模块将告警信息发送到服务器端和/或计算机管理员的手机。

本发明实施例的另一方面，还提供了一种计算机接口通信保护和异常告警装置，使用了上述方法。

本发明实施例的另一方面，还提供了一种计算机设备，包括存储器、至少一个处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，所述处理器执行所述程序时执行上述的方法。

本发明实施例的另一方面，还提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时执行上述的方法。

本发明实施例的另一方面，还提供了一种计算机程序产品，所述计算机程序产品包括存储在计算机可读存储介质上的计算程序，所述计算程序包括指令，当所述指令被计算机执行时，使所述计算机执行上述方法。

本发明具有以下有益技术效果：本发明实施例提供的计算机接口通信保护和异常告警方法与装置，通过将DSP身份认证及加解密处理单元通过FPGA通信模块电性连接到接口，并认证接口硬件设备的身份与加解密数据流以阻断接口硬件设备的泄密通信并且发出告警的技术手段，能够针对不同计算机或不同类型的计算机进行计算机接口通信保护和异常告警，阻断异常链接并防止泄密。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明提供的计算机接口通信保护和异常告警方法的流程示意图；

图2为本发明提供的计算机接口通信保护和异常告警方法的判断步骤示意图；

图3为本发明提供的计算机接口通信保护和异常告警装置的模块结构示意图；

图4为本发明提供的执行所述计算机接口通信保护和异常告警方法的计算机设备的一个实施例的硬件结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。

需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。

基于上述目的，本发明实施例的第一个方面，提出了一种能够针对不同计算机或不同类型的计算机进行计算机接口通信保护和异常告警的方法。图1示出的是本发明提供的计算机接口通信保护和异常告警方法的流程示意图。

所述计算机接口通信保护和异常告警方法，包括以下步骤：

步骤S101，定位在计算机的中央处理单元和一个或多个接口之间建立连接的FPGA通信模块，并将DSP身份认证及加解密处理单元连接至FPGA通信模块；

步骤S103，DSP身份认证及加解密处理单元通过FPGA通信模块电性连接到接口，并认证接口硬件设备的身份与加解密数据流；

步骤S105，当接口硬件设备的身份通过认证、并且加解密数据流计算正确时，FPGA通信模块允许接口硬件设备正常通信；否则，DSP身份认证及加解密处理单元控制FPGA通信模块阻断接口硬件设备的通信并且发出告警。

本发明能够有效地利用FPGA内部资源并行处理，在保证接口硬件设备通信速度的同时，利用DSP的流水线指令处理能力高速运行加解密算法。同时，对异常连接情况进行告警有效地实现例如实时监控的功能。

在一些实施方式中，一个或多个接口通过与每个接口相对应类型的接口芯片连接到FPGA通信模块。在一些实施方式中，一个或多个接口包括以下至少之一：DB9接口、USB接口、和RJ45接口；每个接口相对应类型的接口芯片包括以下至少之一：串口芯片、USB接口芯片、网口芯片。计算机外围的DB9接口、USB接口、和RJ45接口分别通过各自接口芯片连接至FPGA通信模块，并利用FPGA运行速度快、内部程序并行处理的特点与中央处理单元进行高速数据传输。

计算机接口通信保护和异常告警方法的判断步骤如图2所示。DSP身份认证及加解密处理单元首先认证接口硬件设备的身份，当接口硬件设备的身份通过认证时再进行加解密数据流计算，否则当接口硬件设备的身份不能通过认证时不进行加解密数据流计算，而直接控制FPGA通信模块阻断接口硬件设备的通信。加解密数据流计算本身倾向于占用更多的资源，因此应当优先进行资源占用较少的身份认证以潜在地节约资源。

在一些实施方式中，DSP身份认证及加解密处理单元还连接到GPRS模块，并在需要发出告警时控制GPRS模块告警。GPRS模块将告警信息发送到服务器端和/或计算机管理员的手机。阻断异常链接之后通报存在异常连接的情况有助于事后处理；对于误操作造成连接被阻挡的情况，计算机管理员可以执行DSP算法恢复和FPGA通信模块的通信恢复。

从上述实施例可以看出，本发明实施例提供的计算机接口通信保护和异常告警方法，通过将DSP身份认证及加解密处理单元通过FPGA通信模块电性连接到接口，并认证接口硬件设备的身份与加解密数据流以阻断接口硬件设备的泄密通信并且发出告警的技术手段，能够针对不同计算机或不同类型的计算机进行计算机接口通信保护和异常告警，阻断异常链接并防止泄密。

需要特别指出的是，上述计算机接口通信保护和异常告警方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于计算机接口通信保护和异常告警方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。

基于上述目的，本发明实施例的第二个方面，提出了一种能够针对不同计算机或不同类型的计算机进行计算机接口通信保护和异常告警的装置。所述计算机接口通信保护和异常告警装置使用了上述的计算机接口通信保护和异常告警方法。

如图3所示，DSP身份认证及加解密处理单元连接到FPGA通信模块。插入的接口硬件设备连接到接口，并通过接口芯片与FPGA通信模块连接到中央处理单元以读写硬盘中的数据。DSP身份认证及加解密处理单元在FPGA通信模块采集接口硬件设备与计算机交换的数据流，并根据该数据流进行身份认证和加解密计算。身份认证可以确定接口硬件设备所属的身份；数据流加解密计算可以确定交换的数据时候保密。身份认证和数据流加解密计算均通过后DSP身份认证及加解密处理单元才认为该接口硬件设备的连接是正常连接并且允许访问。

本发明实施例提供的计算机接口通信保护和异常告警装置，通过将DSP身份认证及加解密处理单元通过FPGA通信模块电性连接到接口，并认证接口硬件设备的身份与加解密数据流以阻断接口硬件设备的泄密通信并且发出告警的技术手段，能够针对不同计算机或不同类型的计算机进行计算机接口通信保护和异常告警，阻断异常链接并防止泄密。

需要特别指出的是，上述计算机接口通信保护和异常告警装置的实施例采用了所述计算机接口通信保护和异常告警方法的实施例来具体说明各模块的工作过程，本领域技术人员能够很容易想到，将这些模块应用到所述计算机接口通信保护和异常告警方法的其他实施例中。当然，由于所述计算机接口通信保护和异常告警方法实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于所述计算机接口通信保护和异常告警装置也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在所述实施例之上。

基于上述目的，本发明实施例的第三个方面，提出了一种执行所述计算机接口通信保护和异常告警方法的计算机设备的一个实施例。

所述执行所述计算机接口通信保护和异常告警方法的计算机设备包括存储器、至少一个处理器以及存储在存储器上并可在处理器上运行的计算机程序，处理器执行程序时执行上述任意一种方法。

如图4所示，为本发明提供的执行所述计算机接口通信保护和异常告警方法的计算机设备的一个实施例的硬件结构示意图。

以如图4所示的计算机设备为例，在该计算机设备中包括一个处理器401以及一个存储器402，并还可以包括：输入装置403和输出装置404。

处理器401、存储器402、输入装置403和输出装置404可以通过总线或者其他方式连接，图4中以通过总线连接为例。

存储器402作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的所述计算机接口通信保护和异常告警方法对应的程序指令/模块。处理器401通过运行存储在存储器402中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的计算机接口通信保护和异常告警方法。

存储器402可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据计算机接口通信保护和异常告警装置的使用所创建的数据等。此外，存储器402可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器402可选包括相对于处理器401远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。

输入装置403可接收输入的数字或字符信息，以及产生与计算机接口通信保护和异常告警装置的用户设置以及功能控制有关的键信号输入。输出装置404可包括显示屏等显示设备。

所述一个或者多个计算机接口通信保护和异常告警方法对应的程序指令/模块存储在所述存储器402中，当被所述处理器401执行时，执行上述任意方法实施例中的计算机接口通信保护和异常告警方法。

所述执行所述计算机接口通信保护和异常告警方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

基于上述目的，本发明实施例的第四个方面，提出了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，该计算机程序被处理器执行时可执行上述任意方法实施例中的计算机接口通信保护和异常告警方法与实现上述任意装置/系统实施例中的计算机接口通信保护和异常告警装置/系统。所述计算机可读存储介质的实施例，可以达到与之对应的前述任意方法与装置/系统实施例相同或者相类似的效果。

基于上述目的，本发明实施例的第五个方面，提出了一种计算机程序产品，该计算机程序产品包括存储在计算机可读存储介质上的计算程序，该计算机程序包括指令，当该指令被计算机执行时，使该计算机执行上述任意方法实施例中的计算机接口通信保护和异常告警方法与实现上述任意装置/系统实施例中的计算机接口通信保护和异常告警装置/系统。所述计算机程序产品的实施例，可以达到与之对应的前述任意方法与装置/系统实施例相同或者相类似的效果。

最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random Access Memory，RAM)等。所述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。

此外，典型地，本发明实施例公开所述的装置、设备等可为各种电子终端设备，例如手机、个人数字助理(PDA)、平板电脑(PAD)、智能电视等，也可以是大型终端设备，如服务器等，因此本发明实施例公开的保护范围不应限定为某种特定类型的装置、设备。本发明实施例公开所述的客户端可以是以电子硬件、计算机软件或两者的组合形式应用于上述任意一种电子终端设备中。

此外，根据本发明实施例公开的方法还可以被实现为由CPU执行的计算机程序，该计算机程序可以存储在计算机可读存储介质中。在该计算机程序被CPU执行时，执行本发明实施例公开的方法中限定的上述功能。

此外，上述方法步骤以及系统单元也可以利用控制器以及用于存储使得控制器实现上述步骤或单元功能的计算机程序的计算机可读存储介质实现。

此外，应该明白的是，本文所述的计算机可读存储介质(例如，存储器)可以是易失性存储器或非易失性存储器，或者可以包括易失性存储器和非易失性存储器两者。作为例子而非限制性的，非易失性存储器可以包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦写可编程ROM(EEPROM)或快闪存储器。易失性存储器可以包括随机存取存储器(RAM)，该RAM可以充当外部高速缓存存储器。作为例子而非限制性的，RAM可以以多种形式获得，比如同步RAM(DRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据速率SDRAM(DDR SDRAM)、增强SDRAM(ESDRAM)、同步链路DRAM(SLDRAM)以及直接Rambus RAM(DRRAM)。所公开的方面的存储设备意在包括但不限于这些和其它合适类型的存储器。

本领域技术人员还将明白的是，结合这里的公开所描述的各种示例性逻辑块、模块、电路和算法步骤可以被实现为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件和软件的这种可互换性，已经就各种示意性组件、方块、模块、电路和步骤的功能对其进行了一般性的描述。这种功能是被实现为软件还是被实现为硬件取决于具体应用以及施加给整个系统的设计约束。本领域技术人员可以针对每种具体应用以各种方式来实现所述的功能，但是这种实现决定不应被解释为导致脱离本发明实施例公开的范围。

结合这里的公开所描述的各种示例性逻辑块、模块和电路可以利用被设计成用于执行这里所述功能的下列部件来实现或执行：通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑、分立的硬件组件或者这些部件的任何组合。通用处理器可以是微处理器，但是可替换地，处理器可以是任何传统处理器、控制器、微控制器或状态机。处理器也可以被实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、一个或多个微处理器结合DSP和/或任何其它这种配置。

结合这里的公开所描述的方法或算法的步骤可以直接包含在硬件中、由处理器执行的软件模块中或这两者的组合中。软件模块可以驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、或本领域已知的任何其它形式的存储介质中。示例性的存储介质被耦合到处理器，使得处理器能够从该存储介质中读取信息或向该存储介质写入信息。在一个替换方案中，所述存储介质可以与处理器集成在一起。处理器和存储介质可以驻留在ASIC中。ASIC可以驻留在用户终端中。在一个替换方案中，处理器和存储介质可以作为分立组件驻留在用户终端中。

在一个或多个示例性设计中，所述功能可以在硬件、软件、固件或其任意组合中实现。如果在软件中实现，则可以将所述功能作为一个或多个指令或代码存储在计算机可读介质上或通过计算机可读介质来传送。计算机可读介质包括计算机存储介质和通信介质，该通信介质包括有助于将计算机程序从一个位置传送到另一个位置的任何介质。存储介质可以是能够被通用或专用计算机访问的任何可用介质。作为例子而非限制性的，该计算机可读介质可以包括RAM、ROM、EEPROM、CD-ROM或其它光盘存储设备、磁盘存储设备或其它磁性存储设备，或者是可以用于携带或存储形式为指令或数据结构的所需程序代码并且能够被通用或专用计算机或者通用或专用处理器访问的任何其它介质。此外，任何连接都可以适当地称为计算机可读介质。例如，如果使用同轴线缆、光纤线缆、双绞线、数字用户线路(DSL)或诸如红外线、无线电和微波的无线技术来从网站、服务器或其它远程源发送软件，则上述同轴线缆、光纤线缆、双绞线、DSL或诸如红外线、无线电和微波的无线技术均包括在介质的定义。如这里所使用的，磁盘和光盘包括压缩盘(CD)、激光盘、光盘、数字多功能盘(DVD)、软盘、蓝光盘，其中磁盘通常磁性地再现数据，而光盘利用激光光学地再现数据。上述内容的组合也应当包括在计算机可读介质的范围内。

以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。

应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”(“a”、“an”、“the”)旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。

上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上所述的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。

Claims (10)

1.一种计算机接口通信保护和异常告警方法，其特征在于，包括以下步骤：

定位在计算机的中央处理单元和一个或多个接口之间建立连接的FPGA通信模块，并将DSP身份认证及加解密处理单元连接至所述FPGA通信模块；

所述DSP身份认证及加解密处理单元通过所述FPGA通信模块电性连接到所述接口，并认证接口硬件设备的身份与加解密数据流；

当所述接口硬件设备的身份通过认证、并且加解密数据流计算正确时，所述FPGA通信模块允许所述接口硬件设备正常通信；否则，所述DSP身份认证及加解密处理单元控制所述FPGA通信模块阻断所述接口硬件设备的通信并且发出告警。

2.根据权利要求1所述的方法，其特征在于，所述一个或多个接口通过与每个所述接口相对应类型的接口芯片连接到所述FPGA通信模块。

3.根据权利要求2所述的方法，其特征在于，所述一个或多个接口包括以下至少之一：DB9接口、USB接口、和RJ45接口；每个所述接口相对应类型的所述接口芯片包括以下至少之一：串口芯片、USB接口芯片、网口芯片。

4.根据权利要求1所述的方法，其特征在于，所述DSP身份认证及加解密处理单元首先认证所述接口硬件设备的身份，当所述接口硬件设备的身份通过认证时再进行加解密数据流计算，否则当所述接口硬件设备的身份不能通过认证时不进行加解密数据流计算，而直接控制所述FPGA通信模块阻断所述接口硬件设备的通信。

5.根据权利要求1所述的方法，其特征在于，所述DSP身份认证及加解密处理单元还连接到GPRS模块，并在需要发出告警时控制所述GPRS模块告警。

6.根据权利要求5所述的方法，其特征在于，所述GPRS模块将告警信息发送到服务器端和/或计算机管理员的手机。

7.一种计算机接口通信保护和异常告警装置，其特征在于，使用如权利要求1-6任意一项所述的方法。

8.一种计算机设备，包括存储器、至少一个处理器以及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时执行如权利要求1-6任意一项所述的方法。

9.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时执行权利要求1-6任意一项所述的方法。

10.一种计算机程序产品，其特征在于，所述计算机程序产品包括存储在计算机可读存储介质上的计算程序，所述计算程序包括指令，当所述指令被计算机执行时，使所述计算机执行权利要求1-6任意一项所述的方法。