CN107430578A - 异步接口 - Google Patents

异步接口 Download PDF

Info

Publication number
CN107430578A
CN107430578A CN201680017720.6A CN201680017720A CN107430578A CN 107430578 A CN107430578 A CN 107430578A CN 201680017720 A CN201680017720 A CN 201680017720A CN 107430578 A CN107430578 A CN 107430578A
Authority
CN
China
Prior art keywords
data
signal
circuit
byte
transtation mission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680017720.6A
Other languages
English (en)
Other versions
CN107430578B (zh
Inventor
隈田郎
隈田一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN107430578A publication Critical patent/CN107430578A/zh
Application granted granted Critical
Publication of CN107430578B publication Critical patent/CN107430578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/065—Partitioned buffers, e.g. allowing multiple independent queues, bidirectional FIFO's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/4031—Coupling between buses using bus bridges with arbitration
    • G06F13/4036—Coupling between buses using bus bridges with arbitration and deadlock prevention
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2205/00—Indexing scheme relating to group G06F5/00; Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F2205/06—Indexing scheme relating to groups G06F5/06 - G06F5/16
    • G06F2205/067—Bidirectional FIFO, i.e. system allowing data transfer in two directions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0004—Parallel ports, e.g. centronics

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)

Abstract

根据本发明的一种异步接口包括：发送电路，其以一个字节的方式发送数据，W位数据(W是1或以上的整数)作为一个字节，并且发送REQ信号，REQ信号的值每发送一个字节的数据相差一位；接收电路，其包括接收缓冲器，所述接收缓冲器的接收缓冲器字节数是n(n是4或以上的整数)，所述接收电路以一个字节的方式接收数据，并且发送ACK信号，ACK信号的值每接收一个字节的数据相差一位；数据信号线，其位宽是W，并且将所述数据从所述发送电路传输至所述接收电路；REQ信号线，其位宽是log2(n)或以上，并且将所述REQ信号从所述发送电路传输到所述接收电路；以及ACK信号线，其位宽是log2(n)以上，并且将所述ACK信号从所述接收电路传输到所述发送电路。

Description

异步接口
技术领域
本发明涉及一种利用握手协议的异步接口。
背景技术
在利用握手协议的异步块之间进行数据传输时，握手构成每次数据传输的往复通信。因此，握手的长传输距离和大传输延迟导致最大传输速率的降低。PTL1和PTL2、以及NPL1提出了防止这样的传输速率降低的方法。例如，作为防止传输速率减少的方法，已知的有下列的方法：
方法1：在简单的握手系统中，以并行方式使用多个数据信号线。例如，使用多个NPL 1的图1的下部描述的配置。
方法2：在异步块之间均匀地配置桶队方式(bucket brigade system)的异步先进先出(FIFO)(参看NPL1的图1的上部以及PTL2)。
方法3：使用两个FIFO以隐藏握手的传送延迟(参看NPL1的图6以及PTL1)。
[引用文献列表]
[专利文献]
PTL 1：美国专利US7417993的说明书
PTL 2：美国专利申请公开US2014/0064096的说明书
[非专利文献]
NPL 1：用于无线延迟开销的异步握手通信的源异步信号(SAS)协议"，IEEE异步电路与系统(ASYNC)，2013年IEEE第19届国际专题讨论会，2013年5月19日～22日(第107-114页)("SAS:Source Asynchronous Signaling Protocol for Asynchronous HandshakeCommunication Free from Wire Delay Overhead",IEEE Asynchronous Circuits andSystems(ASYNC),2013IEEE 19th International Symposium on 19-22May 2013(pages107-114))
发明内容
然而，如上所述的方法1的布线和电路数量会随着并行的数据信号线的数量成比例地增加。
如上所述的方法2，为了保持时序限制，这需要大量的设计工时以实现最佳的电路布置和布线。而且，因为FIFO级的数量相对于传输距离是小的，在FIFO各部分中的握手通信距离变的更长。这导致了最大传输速率的降低。
如上所述的方法3需要两个FIFO电路，这导致电路数量的增加。而且，因为两个FIFO例如受宇宙射线(α射线)的影响、并且被带入发送侧和接收侧之间的不一致的状态，发送侧和接收侧都被带入待机状态。于是，发生握手的停顿状态，这导致握手不会被恢复到正常操作的可能性。例如，让我们假设动画的数据传输的情况。在数据侧发生错误的影响被图像帧的定期更新所抵消。从用户的观点来看，这样的错误仅仅导致图像的瞬时变形。然而，传输控制停顿的发生导致诸如图像停止的严重情况。多数情况下，恢复必须要求重置装置或者再次打开电源。
所以，期望提供一种可以防止传输速率降低的异步接口。
根据本发明的一个实施例的一种异步接口，其包括发送电路、接收电路、数据信号线、REQ信号线以及ACK信号线。所述发送电路以一个字节的方式发送数据，W位数据(W是1或以上的整数)作为一个字节，并且发送REQ信号，所述REQ信号的值每发送一个字节的数据相差一位。所述接收电路包括接收缓冲器，所述接收缓冲器的接收缓冲器字节数是n(n是4或以上的整数)。所述接收电路以一个字节的方式接收数据，并且发送ACK信号，所述ACK信号的值每接收一个字节的数据相差一位。所述数据信号线的位宽是W，并且将所述数据从所述发送电路传输至所述接收电路。所述REQ信号线的位宽是log2(n)或以上，并且将所述REQ信号从所述发送电路传输到所述接收电路。所述ACK信号线的位宽是log2(n)或以上，并且将所述ACK信号从所述接收电路传输到所述发送电路。
在根据本发明的一个实施例的异步接口中，发送电路以一个字节的方式发送数据，W位的数据作为一个字节，并且发送REQ信号，所述REQ信号的值每发送一个字节的数据相差一位。接收电路包括接收缓冲器，接收缓冲器的接收缓冲字节数是n。接收电路以一个字节的方式接收数据，并且发送ACK信号，ACK信号的值每接收一个字节的数据相差一位。
根据本发明的一个实施例的异步接口，接收电路包括接收缓冲器，接收缓冲器能缓冲多个字节。这提供了一种配置，该配置使得数据传输不受握手所花费的时间的速率限制。从而，可以防止传输速率的降低。
应当注意，本发明的效果不必限于如上所述的效果，并且可以包括本文所述的任何效果。
附图说明
[图1]图1是图示了根据本发明的第一实施例的异步接口的一个配置示例的电路图。
[图2]图2是图示了利用格雷码的REQ信号和ACK信号的信号值的转换的一个示例的说明图。
[图3]图3是图示了根据本发明的第二实施例的异步接口的一个配置示例的电路图。
[图4]图4是根据第二实施例的异步接口中的发送电路侧的时序图。
[图5]图5是根据第二实施例的异步接口中的接收电路侧的时序图。
具体实施方式
下面，参照附图具体描述本发明的一些实施例。应当注意，以下列顺序进行说明。
⒈第一实施例(图1和2)
1.1配置
1.2操作
1.3效果
⒉第二实施例(图3到5)
2.1配置
2.2操作
2.3效果
3.其他的实施例
[⒈第一实施例]
1.1配置
图1图示了根据本发明的第一实施例的异步接口的一个配置。该实施例涉及通过利用REQ(请求)信号和ACK(确认)信号的握手协议传输数据(DATA)的异步接口。
根据该实施例的异步接口包括发送电路Tx、接收电路Rx以及将它们连接的信号线。发送电路Tx发送数据。接收电路Rx接收数据。信号线包括数据信号线11和握手线。数据信号线11传输数据。握手线包括REQ信号线12和ACK信号线13。REQ信号线12传输REQ信号。ACK信号线13传输ACK信号。
发送电路Tx从外部接收发送数据WDATA和发送请求信号WVALID，并且根据利用REQ信号和ACK信号的握手协议将数据发送到接收电路Rx。发送电路Tx包括D型触发器(DFF)20、DFF 21以及DFF 22、发送控制电路23以及格雷码计数器24。
发送数据WDATA从外部提供给DFF 20的D端子。被发送到接收电路Rx的数据从DFF20的Q端子输出。发送时钟信号WCLK提供给DFF 20、DFF 21以及DFF 22的CK端子。ACK信号通过DFF 21和DFF 22被输入到发送控制电路23。
发送时钟信号WCLK、复位信号RESET和发送请求信号WVALID从外部提供给发送控制电路23。而且，发送控制电路23将发送准备信号WREADY输出到外部。进一步地，通过DFF21和DFF 22将作为ACKTx信号的ACK信号提供给发送控制电路23。另外，发送控制电路23通过格雷码计数器24发送REQ信号。
接收电路Rx包括DFF 30、DFF 31和DFF 32、接收控制电路33、格雷码计数器34、解码器35、解码器36、选择器37、选择器38和接收缓冲器39。
接收缓冲器39中的数据通过选择器38提供给DFF 30的D端子。从接收控制电路33将时钟信号提供给DFF 30的CK端子。接收缓冲器39中的数据作为接收数据RDATA通过选择器38和DFF 30被输出至外部。
接收时钟信号RCLK、复位信号RESET和接收准备信号RREADY从外部提供给接收控制电路33。而且，接收控制电路33将接收请求信号RVALID输出到外部。进一步，REQ信号通过DFF 31和DFF 32提供给接收控制电路33。另外，发送控制电路23通过格雷码计数器24发送ACK信号。
REQ信号提供给解码器35。解码器35将REQ信号作为写地址信号EN～ENn-1输出至选择器37。选择器37根据写地址信号EN～ENn-1将数据写入到接收缓冲器39。
ACK信号提供给解码器36。解码器36将ACK信号作为读地址信号输出到选择器38。选择器38根据读地址信号读出接收缓冲器39中的数据。
发送电路Tx将W位(W是1或以上的整数)的数据作为一个字节，以一个字节的方式发送数据。而且，发送电路Tx发送REQ信号，REQ信号的值每发送一个字节的数据相差一位。相对于连续的n次数据发送，发送电路Tx发送REQ信号n次，REQ的信号的值每次不同。
接收缓冲器39是接收缓冲字节数为n(n是4或4以上的整数)的缓冲器(缓冲级的数目是n的缓冲器)。接收缓冲器39例如由n×w位的环形缓冲器组成。接收电路Rx以一个字节的方式接收数据，并且发送ACK信号，ACK信号的值每接收一个字节的数据相差一位。相对于连续的n次数据接收，接收电路Rx发送ACK信号n次，ACK信号的值每次不同。
数据信号线11由W条信号线组成(位宽是W)，并且从发送电路Tx传输数据到接收电路Rx。
REQ信号线12由log2(n)或以上条信号线组成(位宽是log2(n)或以上)，并且从发送电路Tx传输REQ信号到接收电路Rx。
ACK信号线13由log2(n)或以上条信号线组成(位宽是log2(n)或以上)，并且从接收电路Rx传输ACK信号到发送电路Tx。
应当注意，优选的是接收缓冲器字节数n是2的乘方，并且等于或大于8。优选的是，REQ信号线12和ACK信号线13各自的位宽是log2(n)。
[1.2操作]
根据本实施例的异步接口适合于如下情况的数据传输，该情况例如是信号线是宽面积布线，导致传送延迟大到足以超过接收电路Rx或发送电路Tx的时钟周期。例如，根据本实施例的异步接口适合于如下情况的数据传输，在该情况下，REQ信号通过REQ信号线12传送的信号传送时间和ACK信号通过ACK信号线13传送的信号传送时间的总和大于发送电路Tx发送数据花费的最小周期，或者大于接收电路Rx接收数据花费的最小周期。
在发送电路Tx和接收电路Rx的时钟是异步的情况下，或者在时钟分布延迟的差异或变化大到必须认为时钟是异步的情况下，为了实现同步，必须例如通过DEF的两级移位器接收REQ信号和ACK信号。另外，在发送电路Tx和接收电路Rx中的模块之间存在发送操作和接收操作所涉及的时间，以及REQ信号和ACK信号的传输延迟。所有这些延迟的总和构成一个字节的数据传输的握手所花费的时间。
为了抑制握手花费的时间导致的传输速率的降低，优选的是，接收缓冲器字节数n确定为满足关系：
n×Tb≥Ta，
其中，Ta表示单次握手所花费的时间，并且Tb表示发送电路Tx的发送时钟周期和接收电路Rx的接收时钟周期中的较大的周期。
更具体地，Ta表示发送电路Tx发送一个字节的数据和REQ信号、接收电路Rx响应于此发送ACK信号、发送电路Tx接收ACK信号、以及发送电路Tx决定是否有可能进行下一次数据传输所花费的时间。
作为示例，参考图2描述如下的操作，其中，利用格雷码计数器24和34，接收缓冲器字节数n＝8，并且REQ信号线12的位宽＝ACK信号线13的位宽＝log2(8)＝3位，REQ信号和ACK信号各自允许每次相差一位。
例如图2所示，格雷码计数器24和34顺时针方向输出3位的值。格雷码计数器24和34每传输一个字节，仅仅改变REQ信号和ACK信号一位。
如果复位信号RESET被发出，发送控制电路23和接收控制电路33在格雷码计数器24和34中执行初始化，从而导致REQ信号的值＝ACK信号的值＝000。
在发送请求信号WVALID被发出，并且“REQ信号的下一个值≠ACK信号的值”的情况下，发送电路Tx输出一条新数据，并且与此同步，将REQ信号更新为下一个值。接收电路Rx将REQ信号用作地址，将数据写入到接收缓冲器39。
在通过锁存器用于接收缓冲器39的存储元件的情况下，足以通过反相器或例如NAND的逻辑门来解码REQ信号，并且将所得到的信号原样输入至通过锁存器的使能端子。在DFF用于接收缓冲器39的存储元件的情况下，也足以通过反相器或例如NAND的逻辑门来解码REQ信号，并且所得到的信号原样输入至时钟端子。在这两种情况下，因为REQ信号变化一位，可以容易地设计解码器电路，其中，在解码信号中不会出现不必要的晶须脉冲。晶须脉冲致使错误的操作。
在接收准备信号RREADY被发出，并且“ACK信号的下一个值≠REQ信号的值”的情况下，接收电路Rx将ACK信号用作读出地址，将接收缓冲器39中的数据作为接收数据RDATA输出到外部。此外，与此同步，接收电路Rx将ACK信号更新为下一个值，并且从而将读出完成地址通知发送电路Tx侧。
如上所述，接收电路Rx将REQ信号用作写入地址，以一个字节的方式将接收到的数据写到接收缓冲器39，并且将ACK信号用作读出地址，以一个字节的方式读出接收缓冲器39中的数据。发送电路Tx通过REQ信号将数据的接收时间通知接收电路Rx。接收电路Rx以REQ信号的时序，将数据写入接收缓冲器39。接收电路Rx将REQ信号和ACK信号用作接收缓冲器39的指针。
通过如上所述的操作，即使在来自于接收电路Rx侧的ACK信号有延迟的情况下，根据保证该状态的接收缓冲器39中的空字节的数量，发送电路Tx侧可以执行发送而无须等待ACK信号。
现在，通常来说，作为异步信号的同步技术，经常使用的是通过利用接收侧的时钟的DFF的移位器。通过DFF相对于多个位进行传输，取决于时钟计时，存在如下的可能性，即接收侧接收发送侧不期望的值并且进行错误的操作。例如，在发送侧从000到111改变信号的情况下，存在如下的可能性，即接收侧在变化的过程中对信号进行采样，并且接收诸如010和110的值。然而，在该实施例中，因为变化每次限于一位，即使在通过DFF的移位运算执行多位的REQ信号和ACK信号的同步的情况下，在后级逻辑电路中没有发生错误的操作。而且，在接收电路Rx侧利用对REQ信号进行解码得到的信号将数据写入到接收缓冲器39的时候，因为变化了一位，即使在数据的写控制信号仅仅由除了DFF以外的逻辑门产生的情况下，可以防止错误的操作。
[1.3效果]
如上所述，根据该实施例，接收电路Rx包括可以缓冲多个字节的接收缓冲器39。如此提供的配置使得数据传输不受握手所花费的时间的速率限制。于是，可以防止传输速率的降低。
在该实施例中，接收缓冲器字计数是n，并且REQ信号线12和ACK信号线13各自的位宽是log2(n)或以上条。而且，REQ信号和ACK信号被用作写入或者读出接收缓冲器39的指针。因此，REQ信号和ACK信号的值的比较可以决定是否有可能进行下一个数据传输。于是，在异步块之间进行数据传输时，即使在块之间具有长的信号传输时间的情况下，决定接收缓冲器字计数n以满足如上述的n×Tb≥Ta的关系，可以进行高速数据传输，不受握手所花费的时间的速率限制。
而且，根据本实施例，即使在REQ信号通过REQ信号线12传送的信号传送时间和ACK信号通过ACK信号线13传送的信号传送时间的总和大于发送电路Tx传输数据花费的最小周期(最小数据发送周期)或者大于接收电路Rx接收数据花费的最小周期的情况下，可以防止传输速率的降低。这里，让我们考虑一种情况，在这种情况下，至少接收电路Rx是不使用时钟的异步电路，或接收电路Rx以相对于发送电路Tx传输数据花费的最小周期足够小的时钟周期操作。在这样的电路中，用于握手信号的同步的DFF移位器是不必要的，或者利用DFF移动器进行同步的延迟相对于发送周期变小。因为在这样的电路中REQ信号和ACK信号的传输延迟变小，存在一种情况，即即使通过简单握手进行传输的情况下，其中REQ信号线12的信号线数目和ACK信号线13的信号线数目各自是一条，传输速率不受握手所花费的时间的速率限制。然而，在接收电路Rx是不利用时钟的异步电路进行上述条件下的传输的情况下，或在接收电路Rx以相对于发送电路Tx的最小数据发送周期足够小的时钟周期操作通过简单握手进行传输的情况下，仍然会发生传输速率的降低。即使在此情况下，根据本实施例，可以防止传输速率的降低。
使得REQ信号线12和ACK信号线13的位宽分别是log2(n)，并且使得在时序电路中的DFF的数目也是log2(n)，可以使得时序电路是没有额外状态(即在正常操作中未使用的状态)的电路。时序电路生成REQ信号和ACK信号的值。因此，在本实施例中，即使在例如因为宇宙射线发生软错误的情况下，握手控制没有被带入停顿状态。这带来诸如医疗设备和空间探索有关设备的高可靠性系统的优点。而且，在例如飞行器上使用或高山上使用时受宇宙射线很大影响的情况下，消费类设备也具有高的可靠性。
应当注意，本文所述的效果仅仅是示例。本发明的效果不限于本文所述的效果。本发明的效果还包括本文所述效果之外的其他效果。下面所述的其他实施例也是同样如此。
[2.第二实施例]
下面描述本发明的第二实施例。在下面，关于与上述第一实施例具有类似的配置和作用的部件，适当地省略描述。
[2.1配置]
图3图示了根据本发明的第二实施例的异步接口的一个配置示例。
根据本实施例的异步接口包括两根数据信号线11A和11B。两根数据信号线11A和11B中的每一根由W条信号线构成(位宽是W)。两根数据信号线11A和11B各自发送数据(DATA0)和数据(DATA1)。
代替图1的配置中的DFF 20的是，发送电路Tx包括DFF 20A和DFF 20B。而且，发送电路Tx不仅包括图1的配置，还包括解码器25。
来自于外部的发送数据WDATA提供给DFF 20A和DFF 20B的D端子。基于REQ信号的控制信号通过解码器25提供给DFF 20A和DFF 20B的EN端子。
除此之外，配置基本上类似于图1的配置。
[2.2操作]
图4图示了本实施例的发送电路Tx侧的时序图。图5图示了本实施例的接收电路Rx侧的时序图。
在高时钟频率的情况下，或者在传输延迟偏差较大、并且数据和REQ信号的传输延迟之间的差导致在接收电路Rx侧正常接收数据失败的情况下，数据信号线11的数量可以增加，从而保证更宽的数据稳定周期。
在本实施例中，如图3和4所示，发送电路Tx以一个字节的方式分配多个字节的数据至两根数据信号线11A和11B，并且发送多个字节的数据以使得发送时序彼此不同。在此刻，发送电路Tx根据REQ信号的值交替地分配数据DATA0和数据DATA1到两根数据信号线11A和11B，并且发送数据DATA0和数据DATA1。因此，如图3所示，可以使得数据稳定周期为Tclk×2，其中，Tclk是发送电路Tx的时钟周期。可以将容许的延迟差异扩大到大约±Tclk的时钟周期。
应当注意，在本实施例中，描述的是两根数据信号线11A和11B的情况(两个系统的数据信号线)。然而，可以提供三个以上系统的数据信号线。数据可以分配给三个以上系统的数据信号线并且进行传输。
[2.3效果]
为了保证接收电路Rx的数据接收，很难充分地降低数据传输和REQ信号的传输的延迟之间的相对差，本实施例在此情况下是有效的。增加数据信号线11的数量、根据发送电路Tx侧的REQ信号的值分配数据并且根据接收电路Rx侧的REQ信号的值锁存数据，可以增大延迟之间的相对差的容许范围。仅仅添加对REQ信号进行解码和选择发送数据线的逻辑电路，可以缓解时序限制。
[3.其他的实施例]
根据本发明的技术不限于上述示例性实施例的描述，并且可以以多种方式进行修改。
例如，本技术可以配置如下：
(1)
一种异步接口，其包括：
发送电路，其以一个字节的方式发送数据，W位数据(W是1或以上的整数)作为一个字节，并且发送REQ信号，所述REQ信号的值每发送一个字节的所述数据相差一位；
接收电路，其包括接收缓冲器，所述接收缓冲器的接收缓冲器字节数是n(n是4或以上的整数)，所述接收电路以一个字节的方式接收数据，并且发送ACK信号，所述ACK信号的值每接收一个字节的数据相差一位；
数据信号线，其位宽是W，所述数据信号线将所述数据从所述发送电路传输至所述接收电路；
REQ信号线，其位宽是log2(n)或以上，所述REQ信号线将所述REQ信号从所述发送电路传输到所述接收电路；以及
ACK信号线，其位宽是log2(n)或以上，所述ACK信号线将所述ACK信号从所述接收电路传输到所述发送电路。
(2)
根据(1)所述的异步接口，其中，
相对于连续的n次数据发送，所述发送电路发送所述REQ信号n次，所述REQ信号的值每次不同，以及
相对于连续的n次数据接收，所述接收电路接收所述ACK信号n次，所述ACK信号的值每次不同。
(3)
根据(1)或(2)所述的异步接口，其中，
所述接收电路将所述REQ信号用作写地址，以一个字节的方式将接收到的所述数据写入所述接收缓冲器，并且将所述ACK信号用作读出地址，以一个字节的方式读出所述接收缓冲器中的数据。
(4)
根据(1)到(3)中的任一项所述的异步接口，其中，
所述REQ信号通过所述REQ信号线传送的信号传送时间和所述ACK信号通过所述ACK信号线传送的信号传送时间的总和大于所述发送电路发送所述数据所花费的最小周期、或者大于所述接收电路接收所述数据所花费的最小周期。
(5)
根据(1)到(4)中的任一项所述的异步接口，其中，
Ta表示所述发送电路发送一个字节的所述数据和所述REQ信号、所述接收电路响应于此发送所述ACK信号、所述发送电路接收所述ACK信号、以及所述发送电路决定是否进行下一个数据传输所花费的时间，
Tb表示所述发送电路的发送时钟周期和所述接收电路的接收时钟周期中的较大的周期，并且满足如下关系，
n×Tb≥Ta。
(6)
根据(1)到(5)中的任一项所述的异步接口，其中，具有一个字节的所述位宽的所述数据信号线在两个或以上的系统中设置，以及
所述发送电路以一个字节的方式分配多个字节的所述数据至所述两个或以上系统的所述数据信号线，并且发送所述多个字节的所述数据，以使得发送时序彼此不同。
(7)
根据(1)到(6)中的任一项所述的异步接口，其中，
所述接收缓冲器字节数n是2的乘方，并且等于或者大于8，以及，
所述REQ信号线和所述ACK信号线中的每一个的所述位宽是log2(n)。
本申请要求2015年3月30号提交的日本优先权专利申请JP2015-069109的权益，其全部内容通过引用并入此处。
本领域的技术人员应当理解，根据设计要求及其他因素可以做出多种修改、组合、次组合和变更，这些都在所附权利要求书及其等同物的范围内。

Claims (7)

1.一种异步接口，其包括：
发送电路，其以一个字节的方式发送数据，W位数据(W是1或以上的整数)作为一个字节，并且发送REQ信号，所述REQ信号的值每发送一个字节的所述数据相差一位；
接收电路，其包括接收缓冲器，所述接收缓冲器的接收缓冲器字节数是n(n是4或以上的整数)，所述接收电路以一个字节的方式接收数据，并且发送ACK信号，所述ACK信号的值每接收一个字节的数据相差一位；
数据信号线，其位宽是W，所述数据信号线将所述数据从所述发送电路传输至所述接收电路；
REQ信号线，其位宽是log2(n)或以上，所述REQ信号线将所述REQ信号从所述发送电路传输到所述接收电路；以及
ACK信号线，其位宽是log2(n)或以上，所述ACK信号线将所述ACK信号从所述接收电路传输到所述发送电路。
2.根据权利要求1所述的异步接口，其中，
相对于连续的n次数据发送，所述发送电路发送所述REQ信号n次，所述REQ信号的值每次不同，以及
相对于连续的n次数据接收，所述接收电路接收所述ACK信号n次，所述ACK信号的值每次不同。
3.根据权利要求1所述的异步接口，其中，
所述接收电路将所述REQ信号用作写地址，以一个字节的方式将接收到的所述数据写入所述接收缓冲器，并且将所述ACK信号用作读出地址，以一个字节的方式读出所述接收缓冲器中的数据。
4.根据权利要求1所述的异步接口，其中，
所述REQ信号通过所述REQ信号线传送的信号传送时间和所述ACK信号通过所述ACK信号线传送的信号传送时间的总和大于所述发送电路发送所述数据所花费的最小周期、或者大于所述接收电路接收所述数据所花费的最小周期。
5.根据权利要求4所述的异步接口，其中，
Ta表示所述发送电路发送一个字节的所述数据和所述REQ信号、所述接收电路响应于此发送所述ACK信号、所述发送电路接收所述ACK信号、以及所述发送电路决定是否进行下一个数据传输所花费的时间，
Tb表示所述发送电路的发送时钟周期和所述接收电路的接收时钟周期中的较大的周期，并且满足如下关系，
n×Tb≥Ta。
6.根据权利要求1所述的异步接口，其中，
具有一个字节的所述位宽的所述数据信号线在两个或以上的系统中设置，以及
所述发送电路以一个字节的方式分配多个字节的所述数据至所述两个或以上系统的所述数据信号线，并且发送所述多个字节的所述数据，以使得发送时序彼此不同。
7.根据权利要求1所述的异步接口，其中，
所述接收缓冲器字节数n是2的乘方，并且等于或者大于8，以及，
所述REQ信号线和所述ACK信号线中的每一个的所述位宽是log2(n)。
CN201680017720.6A 2015-03-30 2016-02-19 异步接口 Active CN107430578B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015-069109 2015-03-30
JP2015069109 2015-03-30
PCT/JP2016/054808 WO2016158063A1 (ja) 2015-03-30 2016-02-19 非同期インタフェース

Publications (2)

Publication Number Publication Date
CN107430578A true CN107430578A (zh) 2017-12-01
CN107430578B CN107430578B (zh) 2020-11-17

Family

ID=57006999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680017720.6A Active CN107430578B (zh) 2015-03-30 2016-02-19 异步接口

Country Status (4)

Country Link
US (1) US10360169B2 (zh)
JP (1) JPWO2016158063A1 (zh)
CN (1) CN107430578B (zh)
WO (1) WO2016158063A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114124821B (zh) * 2021-11-25 2024-03-22 山东云海国创云计算装备产业创新中心有限公司 一种芯片内模块间数据传输方法、装置、设备及存储介质

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5918055A (en) * 1997-02-06 1999-06-29 The Regents Of The University Of California Apparatus and method for managing digital resources by passing digital resource tokens between queues
GB2373595B (en) * 2001-03-15 2005-09-07 Italtel Spa A system of distributed microprocessor interfaces toward macro-cell based designs implemented as ASIC or FPGA bread boarding and relative common bus protocol
US7128727B2 (en) 2002-09-30 2006-10-31 Flaherty J Christopher Components and methods for patient infusion device
US7417993B1 (en) 2003-01-29 2008-08-26 Sun Microsystems, Inc. Apparatus and method for high-throughput asynchronous communication
US7454538B2 (en) * 2005-05-11 2008-11-18 Qualcomm Incorporated Latency insensitive FIFO signaling protocol
CN100465934C (zh) * 2006-05-09 2009-03-04 华为技术有限公司 一种在异步时钟域传输数据的装置及其方法
US7996704B2 (en) * 2007-08-21 2011-08-09 Richwave Technology Corp. Asynchronous first in first out interface and operation method thereof
GB2482303A (en) * 2010-07-28 2012-02-01 Gnodal Ltd Modifying read patterns for a FIFO between clock domains
US8977812B1 (en) * 2011-03-30 2015-03-10 Emc Corporation Iterating in parallel for deduplication
US8966457B2 (en) * 2011-11-15 2015-02-24 Global Supercomputing Corporation Method and system for converting a single-threaded software program into an application-specific supercomputer
IN2014MN02369A (zh) 2012-06-18 2015-08-14 Qualcomm Inc
US9100315B2 (en) 2012-09-04 2015-08-04 Granite Mountain Technologies Source asynchronous signaling
US9104328B2 (en) * 2012-10-31 2015-08-11 Hitachi, Ltd. Storage apparatus and method for controlling storage apparatus

Also Published As

Publication number Publication date
WO2016158063A1 (ja) 2016-10-06
US10360169B2 (en) 2019-07-23
CN107430578B (zh) 2020-11-17
JPWO2016158063A1 (ja) 2018-01-25
US20180074991A1 (en) 2018-03-15

Similar Documents

Publication Publication Date Title
US20240004419A1 (en) Computer Architecture Having Selectable Parallel and Serial Communication Channels Between Processors and Memory
EP1825382B1 (en) Low protocol, high speed serial transfer for intra-board or inter-board data communication
CN109857690B (zh) 驱动器的应用系统、驱动器和数据传输方法
ES2705042T3 (es) Interfaz serie de capa de enlace a capa física (PHY)
US20080147897A1 (en) Memory controller including a dual-mode memory interconnect
US10484164B2 (en) Clock and data recovery for pulse based multi-wire link
US6772251B1 (en) Bit interleaved data serial interface
CN102508808A (zh) 一种实现主芯片与扩展芯片通信的系统及方法
US20110016374A1 (en) Serial interface devices, systems and methods
EP3200089B1 (en) Method, apparatus, communication equipment and storage media for determining link delay
US10680963B2 (en) Circuit and method for credit-based flow control
CN116795763B (zh) 基于axi协议的数据分组传输的方法、片上系统和芯片
CN107430578A (zh) 异步接口
US9274544B2 (en) Sideband initialization
US20140244868A1 (en) Integrated circuit devices, systems and methods having automatic configurable mapping of input and/or output data connections
CN107797956B (zh) 双沿触发环形缓冲器及通信系统
RU2700560C1 (ru) Устройство коммуникационного интерфейса gigaspacewire
US20050027906A1 (en) System and method for adaptive buffer allocation in a memory device interface
EP1911188B1 (en) Asynchronous data buffer
RU187642U1 (ru) Устройство коммуникационного интерфейса gigaspacewire
CN114003543B (zh) 一种高速串行总线时钟补偿方法及系统
CN117311662A (zh) 一种数据清除系统及方法
CN106415511A (zh) 动态随机存取存储器(dram)接口的串行数据传输
Wirth et al. Interfaces Between Asynchronous Units
JPH07152683A (ja) バッファメモリ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant