CN107391086A - 改进置换指令的装置和方法 - Google Patents

改进置换指令的装置和方法 Download PDF

Info

Publication number
CN107391086A
CN107391086A CN 201710628839 CN201710628839A CN107391086A CN 107391086 A CN107391086 A CN 107391086A CN 201710628839 CN201710628839 CN 201710628839 CN 201710628839 A CN201710628839 A CN 201710628839A CN 107391086 A CN107391086 A CN 107391086A
Authority
CN
Grant status
Application
Patent type
Prior art keywords
vector
instruction
element
input
output
Prior art date
Application number
CN 201710628839
Other languages
English (en)
Inventor
E·乌尔德-阿迈德-瓦尔
R·凡伦天
J·考博尔圣阿德里安
B·L·托尔
M·J·查尼
Z·斯波伯
A·格雷德斯廷
Original Assignee
英特尔公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30029Logical and Boolean instructions, e.g. XOR, NOT
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30018Bit or string instructions; instructions using a mask
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30032Movement instructions, e.g. MOVE, SHIFT, ROTATE, SHUFFLE
    • GPHYSICS
    • G06COMPUTING; CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003Arrangements for executing specific machine instructions
    • G06F9/30007Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036Instructions to perform operations on packed data, e.g. vector operations

Abstract

本申请公开了改进置换指令的装置和方法。描述了具有指令执行逻辑电路的装置。该指令执行逻辑电路具有输入向量元素路由电路,其用于针对三个不同指令中的每个指令执行以下操作:对于多个输出向量元素位置中的每一者,将来自可用于作为输出向量元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置。输出向量元素和每个输入向量元素位置为用于这三个不同指令的三个可用位宽之一。该装置还包括掩码层电路,其耦合至输入向量元素路由电路以对由输入向量路由元素电路所创建的数据结构进行掩码。掩码层电路被设计成以对应于这三个可用位宽的三个不同粒度级别进行掩码。

Description

改进置换指令的装置和方法

[0001] 本申请是PCT国际申请号为PCT/US2011/067210、国际申请日为2011年12月23日、 进入中国国家阶段的申请号为201180075845.1,题为“改进置换指令的装置和方法”的发明 专利申请的分案申请。

技术领域

[0002] 本发明一般涉及计算科学,且更具体地涉及改进置换指令的装置和方法。

背景技术

[0003] 图1示出了在半导体芯片上用逻辑电路实现的处理核100的高级图。该处理核包括 流水线101。该流水线由各自被设计成在完全执行程序代码指令所需的多步骤过程中执行 特定步骤的多个级组成。这些通常至少包括:1)指令取出和解码;2)数据取出;3)执行;4)写 回。执行级对由相同指令标识出并在另一上述先前级(例如,步骤2)中被取出的数据执行由 上述先前步骤(例如在步骤1)中所取出和解码的指令所标识出的特定操作。被操作的数据 通常是从(通用)寄存器存储空间102中取出的。在该操作完成时所创建的新数据通常也被 “写回”到寄存器存储空间(例如,在级4处)。

[0004] 与执行级相关联的逻辑电路通常由多个“执行单元”或“功能单元”1〇3_1至103_N 构成,这些单元各自被设计成执行其自身的独特的操作子集(例如,第一功能单元执行整数 数学运算,第二功能单元执行浮点指令,第三功能单元执行自/至高速缓存/存储器的加载/ 存储操作等等)。由所有这些功能单元执行的所有操作的集合与处理核100所支持的“指令 集”相对应。

[0005] 两种类型的处理器架构在计算机科学领域中被广泛认可:“标量”和“向量”。标量 处理器被设计成执行对单个数据集进行操作的指令,而向量处理器被设计成执行对多个数 据集进行操作的指令。图2A和图2B呈现比较性示例,该比较性示例展示了标量处理器与向 量处理器之间的基本差异。

[0006] 图2A示出标量AND (与)指令的示例,其中单操作数集A和B被“与”在一起以产生奇 异(或“标量”)结果C (即,AB = C)。相比之下,图2B示出向量AND指令的示例,其中两操作数集 A/B和D/E并行地分别“与”在一起以同时产生向量结果C、F (即,A.AND.B = C和D.AND.E = F)。 根据术语学,“向量”是具有多个“元素”的数据元素。例如,向量V = Q,R,S,T,U具有五个不同 元素:Q、R、S、T和U。示例性向量V的“尺寸”为五(因为它具有五个元素)。

[0007] 图1还示出与通用寄存器空间102不同的向量寄存器空间104的存在。具体而言,通 用寄存器空间102名义上用于存储标量值。由此,当任一个执行单元执行标量操作时,它们 名义上使用从通用寄存器存储空间102调用的操作数(并且将结果写回到通用寄存器存储 空间102)。相比之下,当任一个执行单元执行向量操作时,它们名义上使用从向量寄存器空 间107调用的操作数(并且将结果写回向量寄存器空间107)。存储器的不同区域可类似地被 分配以供存储标量值和向量值。

[0008] 还注意到,在到功能单元103_1至103_1^的相应输入以及来自功能单元103_1至 103_N的相应输出处,存在掩码逻辑104_1至104_N以及105j至105_N。在各种实现中,这些 层中的仅一层实际上被实现一一尽管这不是严格要求。对于采用掩码的任何指令,输入掩 码逻辑104_1至104_Γ#Ρ/或输出掩码逻辑105_1至105_N可用于控制针对该向量指令对哪些 元素进行有效地操作。这里,掩码向量从掩码寄存器空间106中被读取(例如,连同从向量寄 存器存储空间107中读取的输入数据向量一起)并且被呈现给掩码逻辑104、105层中的至少 一者。

[0009] 在执行向量程序代码的过程中,每一个向量指令无需要求全数据字。例如,用于某 些指令的输入向量可以仅是8个元素,用于其他指令的输入向量可以是16个元素,用于其他 指令的输入向量可以是32个元素等等。因此,掩码层104/105被用于标识全向量数据字的一 元素集合,该元素集合应用于特定指令以便实现跨指令的不同向量尺寸。通常,对于每一个 向量指令,掩码寄存器空间106中所保持的特定掩码图案被该指令调出,从掩码寄存器空间 中被取出,并且被提供给掩码层104/105中的任一者或两者,以便为该特定向量操作“启用” 正确的元素集合。

[0010] 图3a至3e示出了现有技术VINSERT (向量插入)、VEXTRACT (向量取出)和VPERMUTE (向量置换)指令的逻辑操作。注意,相比于其实际名称,这些指令的名称已被缩略或另行简 化。

[0011] 图3a示出了现有技术VINSERT指令的逻辑操作。如图3a中观察到的,第一输入操作 数对应于128位信息301_A,且第二输入操作数对应于256位向量302_A。第三立即输入操作 数(未示出)指定256位向量302_六的哪一半(下半部或右半部)将被第一输入操作数301_八的 128位信息取代。所得的结构被存储在具有256位尺寸的目的地/结果向量中。128位信息 301、输入向量302_六和结果是浮点值,其尺寸可为32位或64位。

[0012]图3b示出了现有技术VEXTRACT指令的逻辑操作。如图3b中观察到的,第一输入操 作数对应于256位向量301_B。第二立即输入操作数(未示出)指定256位输入向量301_B的哪 一半(下半部或右半部)将覆写在目的地寄存器302_B中所存储的256位向量的最低阶128位 上。输入向量301_8向量被结构化为浮点值,其尺寸为32位或64位。该指令格式可替换地指 定存储器中的128位作为目的地,而非目的地寄存器302_B。

[0013] 图3c至3e示出 了三个不同VPERMUTE指令(VPERMILPS、VPERMILro、VPERM2F128)的 相应逻辑操作。

[0014] 图3c示出了 VPERMILPS指令的逻辑操作。如图3c中观察到的,VPERMILPS指令接受 对应于256位输入向量的输入操作数301_C,该输入向量具有8个32位(单精度)浮点值。结果 也是256位向量,其具有8个32位单精度浮点值作为其元素302_C。第二输入向量(未示出)针 对结果的下半部中的4个元素中的每个元素唯一性地指定输入向量301_C的下半部中的4个 元素301_C_1至301_C_4中的哪个元素将向输出元素提供其内容。

[0015] 图3c仅针对输出元素302_C_1和302_C_5示出了该操作。此处,输出元素302_C_1的 内容可用输入元素301_Cj至301_C_4中任一者的内容来“填充”。输入元素301_Cj至301_ C_4中的哪一个被选择以填充输出元素302_C_1是在(未示出的)第二输入向量中表达的。此 处,第二输入向量包含针对输出向量中的8个元素中的每个元素的分开的2位控制字段。结 果302_(:的下半部中的输出元素的源必需从输入向量301_(:的下半部中选取。同样,结果 302_(:的上半部中的输出元素的源必需从输入向量301_C的上半部中选取。

[0016] 尽管未在图3c中显式示出,但输出元素302_C_2至302_C_4中每一者的内容藉由第 二输入向量中包含的信息被唯一性地指定为输入元素301_C_1至301_C_4中的任一者。类似 地,如图3c中观察到的,输出元素302_C_5的内容用输入元素301_C_5至301_C_8中任一者的 内容来“填充”。再次,输入元素301_C_5至301_C_8中的哪一个被选择以填充输出元素302_ C_5也是在(未示出的)第二输入向量中表达的。输出元素302_C_6至302_C_8中每一者的内 容藉由(未示出的)第二输入向量被唯一性地指定为输入元素301_C_5至301_C_8中的任一 者。

[0017] VPERMILPS指令的另一版本使用立即操作数而非第二输入向量来选取输入向量 301_C的选择模式。此处,用于目的地的下半部的输入元素选择模式匹配用于目的地的上半 部的输入元素选择模式。

[0018] 图3d示出了 VPERMILro指令的逻辑操作。如图3d中观察到的,VPERMILPD指令接受 对应于256位输入向量的输入操作数301_D,该输入向量具有4个64位(双精度)浮点值。结果 也是256位向量302_D,其具有4个64位双精度浮点值作为其元素。第二输入向量(未示出)针 对结果的下半部中的2个元素中的每个元素唯一性地指定输入向量301_D的下半部中的2个 元素301_D_1至301_D_2中的哪个元素将向输出元素提供其内容。

[0019] 如图3d中观察到的,输出元素302_D_1和302_D_2中的每一者可唯一性地用输入元 素301_D_1或301_D_2中任一者来“填充”。同样,输出元素302_D_3和302_D_4中的每一者可 唯一性地用输入元素301_D_3或301_C_4中任一者来“填充”。哪个输入元素被选择以填充具 体输出兀素是在(未不出的)第二输入向量中表达的。此处,第二输入向量包含针对输出向 量中的4个元素中的每个元素的分开的2位控制字段。

[0020] VPERMILPD指令的另一版本使用立即操作数而非第二输入向量来选取输入向量 301_D的选择模式。此处,用于目的地的下半部的输入元素选择模式匹配用于目的地的上半 部的输入元素选择模式。

[0021] 对于VPERMIPLS和VPERMIPLD指令两者,结果被存储在该指令的指令格式中指定的 向量寄存器中。在第二输入向量被用来确定选择模式时,第一输入向量的源在指令格式中 被指定并且对应于向量寄存器。在此情形中,第二输入向量的源也在指令格式中被指定并 且对应于第二向量寄存器或存储器位置中的任一者。相反,如果立即操作数被用来确定选 择模式,则第一输入向量的源在指令格式中指定并且可以是向量寄存器或存储器位置。

[0022] 图3e示出了 VPERM2F128指令的逻辑操作。如图3e中观察到的,VPERM2F128指令接 受2个分开的256位向量输入操作数位结果303_E的128位下半部303_E_1 和128位上半部303_E_2两者可用输入向量301_E、302_E两者的下半部和上半部301_Ej、 301_E_2、302_E_1、302_E_2中的任一者来填充。结果被存储在该指令的指令格式中指定的 向量寄存器中。两个输入向量301_E、302_E的源在指令格式中被指定并且可对应于一对向 量寄存器或者一个向量寄存器和一个存储器位置。

附图说明

[0023] 本发明是作为示例说明的,而不仅限制于各个附图的示图,在附图中,类似的参考 编号指示类似的元件,其中:

[0024] 图1示出指令执行流水线;

[0025] 图2a和2b比较标量和向量处理;

[0026] 图3a至3e示出现有技术的插入、取出和置换指令;

[0027] 图4a至4p示出改进的插入、取出和置换指令;

[0028] 图5a和5b涉及用于实现改进的插入、取出和置换指令的执行逻辑电路;

[0029] 图6A-6B是示出了根据本发明的实施例的通用向量友好指令格式及其指令模板的 框图;

[0030] 图7是示出了根据本发明的实施例的示例性专用向量友好指令格式的框图;

[0031] 图8是根据本发明的一个实施例的寄存器架构的框图;

[0032] 图9A是示出了根据本发明的实施例的示例性有序流水线以及示例性寄存器重命 名的无序发布/执行流水线这两者的框图;

[0033] 图9B是示出了根据本发明的各实施例的要被包括在处理器中的有序架构核的示 例性实施例和示例性的寄存器重命名的无序发布/执行架构核这两者的框图;

[0034] 图10A-B示出了更具体的示例性有序核架构的框图,该核将是芯片中的若干逻辑 块之一(包括相同类型和/或不同类型的其他核);

[0035] 图11是根据本发明的实施例的可具有一个以上的核、可具有集成存储器控制器、 并且可具有集成图形的处理器的框图;

[0036] 图12是根据本发明的一个实施例的系统的框图;

[0037] 图13是根据本发明的实施例的更具体的第一示例性系统的框图;

[0038] 图14是根据本发明的实施例的更具体的第二示例性系统的框图;

[0039] 图15是根据本发明的实施例的SoC的框图;以及

[0040] 图16是根据本发明的各实施例的对照使用软件指令转换器将源指令集中的二进 制指令转换成目标指令集中的二进制指令的框图。

具体实施方式

[0041] 详细描述

[0042] 图4a至4e示出了4个新的VINSERT指令的逻辑操作。具体而言,图4a至4d分别示出 了 VINSERTF32X4 指令、VINSERTF64X2 指令、VINSERTF32X8 指令和 VINSERTF64X4 指令。

[0043] 图4a示出了VINSERTF32X4指令的逻辑操作。如图4a中观察到的,接收128位结构 401_A作为第一输入操作数。该128位结构包含4个32位单精度浮点值。还接收512位向量作 为第二输入操作数402_A。该512位向量可被视为由4个连贯数据“±夬”组成,每个数据块的尺 寸为128位。立即操作数(未示出)指示第二操作数402_A的哪个128位“块”将被第一输入操 作数401_A覆写。第二操作数被覆写的说法在从向量寄存器空间读取的信息在执行单元中 的本地副本被覆写的意义上是成立的。如本领域众所周知的,向量寄存器空间中的原始源 信息通常仅在指令格式指示源寄存器也是目的地寄存器的情况下才被覆写。

[0044] 随后向所得的数据结构403_六应用掩码。此处,掩码层404_A接收输入掩码向量(未 示出),其标识所得的数据结构403_A的哪32位数据值将被写入目的地406_A。掩码向量在掩 码寄存器空间(例如,诸如图1的掩码寄存器空间106)中的位置以及目的地在向量寄存器空 间中的位置两者在指令格式中标识。第一和第二输入操作数401_六、402_六的源也在指令格 式中标识。在一个实施例中,第一输入操作数401_六可源自于向量寄存器空间或存储器位 置,并且第二输入操作数402_六源自于向量寄存器空间。立即操作数也被包括在指令格式 中。在一个实施例中,存储目的地的向量寄存器空间不同于输入操作数来源于的向量寄存 器空间。

[0045] 在一个实施例中,并非从掩码寄存器空间读取掩码,而是可将掩码嵌入在指令自 身中(例如,类似于立即操作数)。在此情形中,指令格式包括包含实际掩码模式的字段。相 反,如果掩码是从掩码寄存器空间取出的,则指令格式包括标识掩码模式存储在掩码寄存 器空间中何处的地址字段。出于简化起见,对下文其余讨论的论述是如同从掩码寄存器空 间取出掩码那样来书写的。然而,读者应理解,这些指令也可实现成使掩码作为一种立即操 作数嵌入在指令中。

[0046] 在向量友好指令格式的实现中(其实施例在下文更详细地描述),指令格式支持这 些掩码模式技术两者。在此情形中,指令格式包括标识将对该指令采取哪种办法的附加字 段(例如,1=掩码模式类似于嵌入在指令中的立即操作数,〇 =掩码模式将从掩码寄存器空 间取出)。

[0047] 分开地或组合地,所应用的掩码类型可被“合并”或“归零”。在合并掩码的情形中, 结果数据结构的“被掩蔽”字段不被覆写。确切而言,目的地寄存器中该位置处的原始值被 保留。相反,在归零掩码的情形中,结果数据结构的“被掩蔽”字段用〇值来覆写目的地寄存 器中的该位置。在各实施例中(诸如与刚才引述的向量友好指令格式相关联的实施例中), 是应用合并掩码还是归零掩码在指令格式的另一字段中指定。

[0048] 以上关于掩码的评述也适用于以下与图4b至4p相关联的指令的讨论。出于方便起 见,以下不再赘述。

[0049] 图4b示出了VINSERTF64X2指令的逻辑操作。如图4b中观察到的,接收128位结构 401_B作为第一输入操作数。该128位结构包含2个64位双精度浮点值。还接收512位向量作 为第二输入操作数402_B。该512位向量可被视为由4个连贯数据“±夬”组成,每个数据块的尺 寸为128位。立即操作数(未示出)指示第二操作数402_B的哪个128位“块”将被第一输入操 作数401_B覆写。

[0050] 随后向所得的数据结构403_BS用掩码。此处,掩码层404_B接收输入掩码向量(未 示出),其标识所得的数据结构403_B的哪64位数据值将被写入目的地406_B。掩码向量在掩 码寄存器空间中的位置以及目的地在向量寄存器空间中的位置两者在指令格式中标识。第 一和第二输入操作数401_B、402_B的源也在指令格式中标识。在一个实施例中,第一输入操 作数401_B可源自于向量寄存器空间或存储器位置,并且第二输入操作数402_B源自于向量 寄存器空间。立即操作数也被包括在指令格式中。在一个实施例中,存储目的地的向量寄存 器空间不同于输入操作数来源于的向量寄存器空间。

[0051] 图4c示出了VINSERTF32X8指令的逻辑操作。如图4c中观察到的,接收256位结构 401_C作为第一输入操作数。该256位结构包含8个32位单精度浮点值。还接收512位向量作 为第二输入操作数402_C。该512位向量可被视为由2个连贯数据“±夬”组成,每个数据块的尺 寸为256位。立即操作数(未示出)指示第二操作数402_C的哪个256位“块”将被第一输入操 作数401_C覆写。

[0052] 随后向所得的数据结构403_(:应用掩码。此处,掩码层404_C接收输入掩码向量(未 示出),其标识所得的数据结构403_C的哪32位数据值将被写入目的地406_C。掩码向量在掩 码寄存器空间中的位置以及目的地在向量寄存器空间中的位置两者在指令格式中标识。第 一和第二输入操作数401_C、402_C的源也在指令格式中标识。在一个实施例中,第一输入操 作数401_C可源自于向量寄存器空间或存储器位置,并且第二输入操作数402_C源自于向量 寄存器空间。立即操作数也被包括在指令格式中。在一个实施例中,存储目的地的向量寄存 器空间不同于输入操作数来源于的向量寄存器空间。

[0053] 图4d示出了VINSERTF64X4指令的逻辑操作。如图4d中观察到的,接收256位结构 401_D作为第一输入操作数。该256位结构包含4个64位双精度浮点值。还接收512位向量作 为第二输入操作数402_D。该512位向量可被视为由2个连贯数据“±夬”组成,每个数据块的尺 寸为256位。立即操作数(未示出)指示第二操作数402_D的哪个256位“块”将被第一输入操 作数401_D覆写。

[0054] 随后向所得的数据结构403_0应用掩码。此处,掩码层404_D接收输入掩码向量(未 示出),其标识所得的数据结构403_D的哪64位数据值将被写入目的地406_D。掩码向量在掩 码寄存器空间中的位置以及目的地在向量寄存器空间中的位置两者在指令格式中标识。第 一和第二输入操作数401_D、402_D的源也在指令格式中标识。在一个实施例中,第一输入操 作数401_D可源自于向量寄存器空间或存储器位置,并且第二输入操作数402_D源自于向量 寄存器空间。立即操作数也被包括在指令格式中。在一个实施例中,存储目的地的向量寄存 器空间不同于输入操作数来源于的向量寄存器空间。

[0055] 图4e至4h示出了4个新的VEXTRACT指令。具体而言,图4e示出了VEXTRACT32X4指 令,图4f示出了VEXTRACT64X2指令,图4g示出了VEXTRACT32X8指令,以及图4h示出了 VEXTRACT64X4 指令。

[0056] 图4e示出了 VEXTRACT32X4指令的逻辑操作。如图4e中观察到的,VEXTRACT32X4指 令接受512位输入操作数401_E。该512位输入操作数401_E可被视为由4个连贯的128位数据 “±夬”组成,其中每个块包含4个单精度(32位)浮点数据值。根据VEXTRACT32X4指令的逻辑操 作,“选择”这些128位块中的一个块,向所选择的块应用掩码层402_E,并且所得的数据结构 被写入目的地403_E。

[0057] 在一个实施例中,立即操作数(未示出)指定这4个128位块中的哪个块将被选择, 输入操作数401_E是从向量寄存器提供的,并且目的地401_E可以在向量寄存器空间或存储 器位置中。该指令格式标识任何适用的源/目的地向量寄存器和/或存储器位置。在一个实 施例中,目的地被存储在与输入向量来源于的向量寄存器空间不同的向量寄存器空间中。 在该指令的操作期间,从掩码寄存器空间读取掩码向量并将其应用于掩码层402_E。掩码向 量在掩码寄存器空间中的位置也在指令格式中提供。掩码的粒度为32位。即,掩码向量个别 地指定所选择的数据块中的4个32位值中的哪一个将被写入目的地。

[0058] 图4f示出了 VEXTRACT64X2指令的逻辑操作。如图4f中观察到的,VEXTRACT64X2指 令接受512位输入操作数401_F。该512位输入操作数401_F可被视为由4个连贯的128位数据 “±夬”组成,其中每个块包含2个双精度(64位)浮点数据值。根据VEXTRACT64X2指令的逻辑操 作,“选择”这些128位块中的一个块,向所选择的块应用掩码层402_F,并且所得的数据结构 被写入目的地403_F。

[0059] 在一个实施例中,立即操作数(未示出)指定这4个128位块中的哪个块将被选择, 输入操作数401_?是从向量寄存器提供的,并且目的地403_?可以在向量寄存器空间或存储 器位置中。该指令格式标识任何适用的源/目的地向量寄存器和/或存储器位置。在一个实 施例中,目的地被存储在与输入向量来源于的向量寄存器空间不同的向量寄存器空间中。 在该指令的操作期间,从掩码寄存器空间读取掩码向量并将其应用于掩码层402_F。掩码向 量在掩码寄存器空间中的位置也在指令格式中提供。掩码的粒度为64位。即,掩码向量个别 地指定所选择的数据块中的2个64位值中的哪一个将被写入目的地。

[0060] 图4g示出了 VEXTRACT32X8指令的逻辑操作。如图4g中观察到的,VEXTRACT32X8指 令接受512位输入操作数401_G。该512位输入操作数401_G可被视为由2个连贯的256位数据 “±夬”组成,其中每个块包含8个单精度(32位)浮点数据值。根据VEXTRACT32X8指令的逻辑操 作,“选择”这些256位块中的一个块,向所选择的块应用掩码层402_G,并且所得的数据结构 被写入目的地403_G。

[0061] 在一个实施例中,立即操作数(未示出)指定这2个256位块中的哪个块将被选择, 输入操作数401_6是从向量寄存器提供的,并且目的地403_6可以在向量寄存器空间或存储 器位置中。该指令格式标识任何适用的源/目的地向量寄存器和/或存储器位置。在一个实 施例中,目的地被存储在与输入向量来源于的向量寄存器空间不同的向量寄存器空间中。 在该指令的操作期间,从掩码寄存器空间读取掩码向量并将其应用于掩码层402_G。掩码向 量在掩码寄存器空间中的位置也在指令格式中提供。掩码的粒度为32位。即,掩码向量个别 地指定所选择的数据块中的8个32位值中的哪一个将被写入目的地。

[0062] 图4h示出了 VEXTRACT64X4指令的逻辑操作。如图4h中观察到的,VEXTRACT64X4指 令接受512位输入操作数401_H。该512位输入操作数401_H可被视为由2个连贯的256位数据 “±夬”组成,其中每个块包含4个双精度(64位)浮点数据值。根据VEXTRACT64X4指令的逻辑操 作,“选择”这些256位块中的一个块,向所选择的块应用掩码层402_H,并且所得的数据结构 被写入目的地403_H。

[0063] 在一个实施例中,立即操作数(未示出)指定这2个256位块中的哪个块将被选择, 输入操作数401_11是从向量寄存器提供的,并且目的地403_!1可以在向量寄存器空间或存储 器位置中。该指令格式标识任何适用的源/目的地向量寄存器和/或存储器位置。在一个实 施例中,目的地被存储在与输入向量来源于的向量寄存器空间不同的向量寄存器空间中。 在该指令的操作期间,从掩码寄存器空间读取掩码向量并将其应用于掩码层402_H。掩码向 量在掩码寄存器空间中的位置也在指令格式中提供。掩码的粒度为64位。即,掩码向量个别 地指定所选择的数据块中的4个64位值中的哪一个将被写入目的地。

[0064] 图4i至4p给出了新的VPERMUTE指令。这些指令包括VPERMW、VPERMD、VPERMQ、 VPERMILPS、VPERMILPD。

[0065] 图4i示出了 VPERMW指令的逻辑操作。VPERMff指令接受512位输入向量作为第一输 入操作数401_1。该512位输入向量被视为具有32个16位数据值(字)。掩码层402_1同样具有 该粒度从而以16位粒度进行掩码。即,目的地/结果向量403_1被视为具有32个16位值,并且 掩码层402_1具有为结果向量403_1中的每个元素提供个别掩码的能力。

[0066] 根据VPERMff指令的逻辑操作,结果向量403_1中的每个元素用输入向量401_1中的 32个元素中的任一个元素来填充。针对结果403_1的最右侧元素403_1_1示出该能力。此处, 如图4i中观察到的,可向掩码层元素402_1_1提供输入向量401_1中的32个元素中的任一个 元素。由此,如果结果元素403_Ij未在掩码元素402_1_1处被“掩蔽”,则结果元素403_1_1 可用输入向量401_1中的32个16位元素中的任一个元素来“填充”。

[0067] 尽管未在图4i中显式示出,但此相同的能力/功能被应用于结果向量403_1中的其 余31个元素中的每一者。即,结果向量403_1中的任何元素,如果未被掩码层402_1中针对该 结果中的该特定元素的专用掩码元素所掩蔽,则可用输入向量401_1中的任一个16位值来 填充。例如,这意味着结果403_1中的两个或更多个元素可用来自输入向量401_1的同一元 素来填充。

[0068] 输入向量401_1的源和结果向量403_1的目的地在VPERMW指令格式中指定。在一个 实施例中,输入向量401_1是从向量寄存器空间或存储器中的位置提供的,并且结果被写入 不同的向量寄存器空间中的位置。掩码层402_1也是用来自掩码寄存器空间的掩码向量来 提供的,该掩码向量指定结果403_1中的哪些元素将被掩蔽(以及结果403_1中的哪些元素 不会被掩蔽)。

[0069] 还提供被称为“索引”向量的第二输入向量(未示出),其针对输出向量中的每个元 素表达哪个具体的输入元素将被用来填充输出向量中的该元素(若其不被掩蔽)。例如,在 一个实施例中,索引向量是32元素向量,元素向量在每个元素处具有至少5位。索引向量中 的每个元素对应于结果中的唯一元素。这5位被用来指定第一输入向量401_1中的哪个元素 将被用来填充该特定结果元素(若其不被掩蔽)。

[0070] 在一个实施例中,还支持VPERMW指令的第二版本,其接受第三输入向量(未示出), 该第三输入向量包含32个附加的可被用来填充任何输出向量元素位置的16位值。实质上, 第三输入向量使得可被用来填充任何输出元素位置的可用16位输入值的数量加倍。对于 VPERMff指令的此版本,刚才提及的索引向量为每个输出位置使用至少6位而非5位。此处,额 外位被用来标识第一输入向量(401_1)还是第三输入向量(未示出)将被用来作为特定的输 出向量403_1元素的源。此版本的第一变型使目的地寄存器空间等同于供应索引向量的寄 存器空间。即,结果被覆写在向量寄存器空间中的索引向量上。此版本的第二变型用结果来 覆写向量寄存器空间中的第三输入向量。在任一种变型中,不在指令格式中与索引向量位 置(第一变型)或第三输入向量(第二变型)分开地标识目的地位置。

[0071] 图4j示出了 VPERMD指令的逻辑操作。VPERMD指令接受512位输入向量作为第一输 入操作数401_J。该512位输入向量被视为具有16个32位数据值。该32位值可以是双字或单 精度32位值。掩码层402」同样具有该粒度从而以32位粒度进行掩码。即,目的地/结果向量 403_J被视为具有16个32位值,并且掩码层402_】具有为结果向量403_J中的每个元素提供 个别掩码的能力。

[0072] 根据VPERMD指令的逻辑操作,结果向量403_J中的每个元素用输入向量401_J中的 16个元素中的任一个元素来填充。针对结果403_J的最右侦抚素403_J_1示出该能力。此处, 如图4 j中观察到的,可向掩码层元素402_J_1提供输入向量401_J中的16个元素中的任一个 元素。由此,如果结果元素403_Jj未在掩码元素402_J_1处被“掩蔽”,则结果元素403_J_1 可用输入向量401_J中的16个32位元素中的任一个元素来“填充”。

[0073] 尽管未在图4j中显式示出,但此相同的能力/功能被应用于结果向量403_J中的其 余15个元素中的每一者。即,结果向量403_J中的任何元素,如果未被掩码层402」中针对该 结果中的该特定元素的专用掩码元素所掩蔽,则可用输入向量401_J中的任一个32位值来 填充。例如,这意味着结果403_J中的两个或更多个元素可用来自输入向量401_加勺同一元 素来填充。

[0074] 输入向量401」的源和结果向量403_J的目的地在VPERMD指令格式中指定。在一个 实施例中,输入向量401_J是从向量寄存器空间或存储器中的位置提供的,并且结果被写入 不同的向量寄存器空间中的位置。掩码层402_J也是用来自掩码寄存器空间的掩码向量来 提供的,该掩码向量指定结果403」中的哪些元素将被掩蔽(以及结果403_J中的哪些元素 不会被掩蔽)。

[0075] 还提供被称为“索引”向量的第二输入向量(未示出),其针对输出向量中的每个元 素表达哪个具体的输入元素将被用来填充输出向量中的该元素(若其不被掩蔽)。例如,在 一个实施例中,索引向量是16元素向量,元素向量在每个元素处具有至少5位。索引向量中 的每个元素对应于结果中的唯一元素。这5位被用来指定第一输入向量401_J中的哪个元素 将被用来填充该特定结果元素(若其不被掩蔽)。

[0076] 在一个实施例中,还支持VPERMW指令的第二版本,其接受第三输入向量(未示出), 该第三输入向量包含16个附加的可被用来填充任何输出向量元素位置的32位值。实质上, 第三输入向量使得可被用来填充任何输出元素位置的可用32位输入值的数量加倍。对于 VPERMff指令的此版本,刚才提及的索引向量为每个输出位置使用至少6位而非5位。此处,额 外位被用来标识第一输入向量(401_J)还是第三输入向量(未示出)将被用来作为特定的输 出向量403_】元素的源。此版本的第一变型使目的地寄存器空间等同于供应索引向量的寄 存器空间。即,结果被覆写在向量寄存器空间中的索引向量上。此版本的第二变型用结果来 覆写向量寄存器空间中的第三输入向量。在这些变型中的任一者中,不在指令格式中与索 引向量位置(第一变型)或第三输入向量(第二变型)分开地标识目的地位置。

[0077] 图4k示出了 VPERMQ指令的逻辑操作。VPERMQ指令接受第一个512位输入向量作为 第一输入操作数401_K并接受第二个512位输入向量作为第二输入操作数(未示出)。这两个 512位输入向量被视为具有8个64位数据值。该64位值可以是四字或双精度浮点值。掩码层 402J(同样具有该粒度从而以64位粒度进行掩码。即,目的地/结果向量403J(被视为具有8 个64位值,并且掩码层402J(具有为结果向量403J(中的每个元素提供个别掩码的能力。

[0078] 根据VPERMQ指令的逻辑操作,结果向量403J(中的每个元素用输入向量的组合 (401_1(和该未示出的输入向量)中的16个元素中的任一个元素来填充。针对结果403J(的最 右侦抚素403_Κ_1示出该能力。此处,如图4k中观察到的,可向掩码层元素402_Κ_1提供输入 向量401_K中的8个元素中的任一个元素、或者第二输入向量(未示出)中的8个元素中的任 一个元素。由此,如果结果元素403_Κ_1未在掩码元素402_Κ_1处被“掩蔽”,则结果元素403_ K_1可用来自这对输入向量的16个64位元素中的任一个元素来“填充”。

[0079] 尽管未在图4k中显式示出,但此相同的能力/功能被应用于结果向量403_K中的其 余8个元素中的每一者。即,结果向量403_Κ中的任何元素,如果未被掩码层402J(中针对该 结果中的该特定元素的专用掩码元素所掩蔽,则可用任一输入向量中的任一个64位值来填 充。例如,这意味着结果403_Κ中的两个或更多个元素可用来自输入向量401J(的同一元素 来填充。

[0080] 两个输入向量的源在VPERMQ指令格式中指定。在一个实施例中,输入向量401J(是 从向量寄存器空间或存储器中的位置提供的,并且第二输入向量是从向量寄存器空间中其 自己的相应位置提供的。掩码层402_Κ也是用来自掩码寄存器空间的掩码向量来提供的,该 掩码向量指定结果403J(中的哪些元素将被掩蔽(以及结果403J(中的哪些元素不会被掩 蔽)。

[0081] 还提供被称为“索引”向量的另一输入向量(未示出),其针对输出向量中的每个元 素表达哪个具体的输入元素将被用来填充输出向量中的该元素(若其不被掩蔽)。例如,在 一个实施例中,索引向量是8元素向量,元素向量在每个元素处具有至少6位。索引向量中的 每个元素对应于结果中的唯一元素。前述6位中的5位被用来指定第一输入向量401J(或第 二输入向量中的哪个元素将被用来填充该特定结果元素(若其不被掩蔽)。第6位被用来标 识第一输入向量(401JO还是第二输入向量(未示出)将被用来作为特定的输出向量403_K 元素的源。

[0082] VPERMQ的第一变型使目的地寄存器空间等同于供应索引向量的寄存器空间。即, 结果被覆写在向量寄存器空间中的索引向量上。第二变型用结果来覆写向量寄存器空间中 的第二输入向量。在任一种变型中,不在指令格式中与索引向量位置(第一变型)或第二输 入向量(第二变型)分开地标识目的地位置。

[0083] 图41示出了新的VPERMILPS指令。如图41中观察到的,该新的VPERMILPS指令接受 对应于512位输入向量401_L的输入操作数,该输入向量具有16个32位(单精度)浮点值。结 果也是512位向量,其具有16个32位单精度浮点值作为其元素403_L。掩码层402立同样具有 该粒度从而以32位粒度进行掩码。即,目的地/结果向量403_L被视为具有16个32位值,并且 掩码层402_1^具有为结果向量403_L*的每个元素提供个别掩码的能力。

[0084] 被称为“索引”向量的第二输入向量(未示出)唯一性地指定输入向量401_L中的4 个元素中的哪个元素可“填充”结果403中的特定元素(若其不被掩码层402_L掩蔽)。例如, 结果403立的128个最低有效位中的4个元素403_L_1至403_L_4中的每个元素只能用输入向 量401立的128个最低有效位中的4个元素401_Lj至403_L_4中的任一个元素来填充。结果 中的每个元素的源独立于结果中的另一元素的源。由此,输出向量中的两个不同元素可用 同一输入向量元素来填充。

[0085] 图41示出了输出元素403_Lj的可用输入源被提供给掩码层402_L。再次,这些相 同的输入源也可供用于输出元素403_L_2至403_L_4中的每一者。

[0086] 针对每下一群128位编排类似的安排。即,假定没有掩码,来自群403_L_Q2的元素 必须源自于群401_L_Q2中的元素,来自群403_L_Q3的元素必须源自于群401_L_Q3中的元 素,且来自群403_L_Q4的元素必须源自于群401_L_Q4中的元素。

[0087] 在一个实施例中,在同一处理器的指令集中支持该新的VPERMILPS指令的不同版 本。第一版本将输入向量401_L存储在第一向量寄存器空间位置中,将索引向量存储在第二 向量寄存器空间位置或存储器位置中,并且将结果存储在其自己的专用向量寄存器空间位 置中(即,输入向量401_IJP索引向量皆不被覆写)。第二版本将输入向量401_L存储在第一 向量寄存器空间位置或存储器位置中,在指令中作为立即操作数来指定索引向量,并且将 结果存储在其自己的专用向量寄存器空间位置中(即,输入向量401_LF被覆写)。

[0088] 掩码层402_L从掩码寄存器空间接收掩码向量。掩码向量在掩码寄存器空间中的 位置在指令中指定。在使用索引向量来指定输入向量元素与输出向量元素之间的选择模式 的版本中,索引向量具有16个元素(针对输出向量中的每个元素均有一个元素),并且每个 元素处的2位用于选择可用的4个输入向量元素中的一个元素以填充相应的输出向量元素。 在利用立即操作数的版本中,立即操作数具有8个元素,每个元素有2位。此处,相同的选择 模式被用于输出向量的下半部和上半部。

[0089] 图4m示出了新的VPERMILPD指令。如图4m中观察到的,该新的VPERMILPD指令接受 对应于512位输入向量的输入操作数401_M,该输入向量具有8个64位(双精度)浮点值。结果 也是512位向量403_M,其具有8个64位双精度浮点值作为其元素。掩码层402_M同样具有该 粒度从而以64位粒度进行掩码。即,目的地/结果向量403_M被视为具有8个64位值,并且掩 码层402_11具有为结果向量403_11中的每个元素提供个别掩码的能力。

[0090] 被称为“索引”向量的第二输入向量(未示出)唯一性地指定输入向量401_M中的2 个元素中的哪个元素可“填充”结果403_M中的特定元素(若其不被掩码层402_M掩蔽)。例 如,结果403_11的128个最低有效位中的2个元素403_M_1和403_M_2只能用输入向量401_1(的 128个最低有效位中的元素401_Mj和401_M_2中的任一个元素来填充。结果中的每个元素 的源独立于结果中的另一元素的源。由此,输出向量中的两个不同元素可用同一输入向量 元素来填充。

[0091] 图4m示出了输出元素403_M j和403_M_2的可用输入源被提供给掩码层402_M。针 对输出向量403_M中的其余各群128位编排类似的安排。即,假定没有掩码,来自群403_M_Q2 的元素必须源自于群401_M_Q2中的元素,来自群403_M_Q3的元素必须源自于群401_M_Q3中 的元素,且来自群403_M_Q4的元素必须源自于群401_M_Q4中的元素。

[0092] 在一个实施例中,在同一处理器的指令集中支持该新的VPERMILPD指令的不同版 本。第一版本将输入向量401_M存储在第一向量寄存器空间位置中,将索引向量存储在第二 向量寄存器空间位置或存储器位置中,并且将结果存储在其自己的专用向量寄存器空间位 置中(即,输入向量401_11和索引向量皆不被覆写)。第二版本将输入向量401_M存储在第一 向量寄存器空间位置或存储器位置中,在指令中作为立即操作数来指定索引向量,并且将 结果存储在其自己的专用向量寄存器空间位置中(即,输入向量401_11不被覆写)。

[0093] 掩码层402_M从掩码寄存器空间接收掩码向量。掩码向量在掩码寄存器空间中的 位置在指令中指定。在使用索引向量来指定输入向量元素与输出向量元素之间的选择模式 的版本中,索引向量具有8个元素(针对输出向量中的每个元素均有一个元素),并且每个元 素处的1位用于选择可用的2个输入向量元素中的一个元素以填充相应的输出向量元素。在 利用立即操作数的版本中,立即操作数具有8个元素,每个元素有1位。

[0094] 图4n示出了 VPERM64X1指令。如图4n中观察到的,VPERM64X1指令接受对应于512位 输入向量401_N的输入操作数,该输入向量具有8个64位(双精度)浮点值。结果也是512位向 量403_N,其具有8个64位双精度浮点值作为其元素。掩码层402_~同样具有该粒度从而以64 位粒度进行掩码。即,目的地/结果向量403_N被视为具有8个64位值,并且掩码层402_N具有 为结果向量403_N*的每个元素提供个别掩码的能力。

[0095] 被称为“索引”向量的第二输入向量(未示出)唯一性地指定输入向量401_N中的8 个元素中的哪个元素可“填充”结果403_N中的特定元素(若其不被掩码层402_N掩蔽)。即, 输入向量401_~中的任何元素可被用于填充输出向量403_N中的任何元素。结果中的每个元 素的源独立于结果中的另一元素的源。由此,输出向量中的两个不同元素可用同一输入向 量元素来填充。

[0096] 图4n示出了输出元素403_N_1的可用输入源被提供给掩码层402_N。针对输出向量 403_~中的每个元素编排类似的安排。如以下更详细地描述的,在使用立即操作数作为索引 向量的实施例中,源选择更加受限制。

[0097] 在一个实施例中,在同一处理器的指令集中支持该新的VPERM64X1指令的不同版 本。第一版本将输入向量401_N存储在第一向量寄存器空间位置或存储器位置中,将索引向 量存储在第二向量寄存器空间位置中,并且将结果存储在其自己的专用向量寄存器空间位 置中(即,输入向量401_Γ#Ρ索引向量皆不被覆写)。第二版本将输入向量401_N存储在第一 向量寄存器空间位置或存储器位置中,在指令中作为立即操作数来指定索引向量,并且将 结果存储在其自己的专用向量寄存器空间位置中(即,输入向量401_NF被覆写)。

[0098] 掩码层402_M从掩码寄存器空间接收掩码向量。掩码向量在掩码寄存器空间中的 位置在指令中指定。在使用索引向量来指定输入向量元素与输出向量元素之间的选择模式 的版本中,索引向量具有8个元素(针对输出向量中的每个元素均有一个元素),并且每个元 素处的3位用于选择可用的8个输入向量元素中的一个元素以填充相应的输出向量元素。在 利用立即操作数的版本中,立即操作数具有4个元素,每个元素有2位。此处,每个输出元素 并非将对其可用的所有8个输入元素都作为源。确切而言,输出向量403__勺256个最低有效 位中的任何元素必须来源于输入向量403__勺256个最低有效位中的元素。针对输入/输出 向量的256个最低有效位的相同的源选择模式被用于输入/输出向量的最高有效位。

[0099] 图0示出了 VPERM64X2指令的逻辑操作。根据VPERM64X2指令的操作,接收512位输 入向量401_0。该512位输入向量401_0被视为具有8个64位双精度浮点值或整数值。结果也 是512位向量403_0,其具有8个64位双精度浮点值或整数值作为其元素。掩码层402_0同样 具有该粒度从而以64位粒度进行掩码。即,目的地/结果向量403_0被视为具有8个64位值, 并且掩码层402_0具有为结果向量403_0中的每个元素提供个别掩码的能力。

[0100] 被称为“索引”向量的第二输入向量(未示出)唯一性地指定输入向量401_0中的哪 一对相邻元素可“填充”结果403_0中的一对特定相邻元素(若该对元素不被掩码层402_0掩 蔽)。即,输入向量401_0中的4对相邻元素中的任一对可被用于填充输出向量403_0中的任 一对元素。结果中的第一对元素的源独立于结果中的另一对元素的源。由此,输出向量中不 同的两对元素可用同一对输入向量元素来填充。

[0101] 图40示出了输出元素对403_0_1的可用输入源被提供给掩码层402_0。针对其他对 元素403_0_2、403_0_3和403_0_4编排类似的安排。

[0102] 在一个实施例中,在同一处理器的指令集中支持该VPERM64X2指令的不同版本。第 一版本将输入向量401_0存储在第一向量寄存器空间位置或存储器位置中,将索引向量存 储在第二向量寄存器空间位置中,并且将结果存储在其自己的专用向量寄存器空间位置中 (即,输入向量401_0和索引向量皆不被覆写)。第二版本将输入向量401_0存储在第一向量 寄存器空间位置或存储器位置中,在指令中作为立即操作数来指定索引向量,并且将结果 存储在其自己的专用向量寄存器空间位置中(即,输入向量401_0不被覆写)。

[0103] 掩码层402_0从掩码寄存器空间接收掩码向量。掩码向量在掩码寄存器空间中的 位置在指令中指定。在使用索引向量来指定输入向量元素与输出向量元素之间的选择模式 的版本中,索引向量具有4个元素(针对输出向量中的每一对元素均有一个元素),并且每个 元素处的2位用于选择可用的4对输入向量元素中的一对以填充相应的一对输出向量元素。 在利用立即操作数的版本中,立即操作数具有与索引向量相同的结构。

[0104] 图P示出了 VPERM32X4指令的逻辑操作。根据VPERM32X4指令的操作,接收512位输 入向量401_P。该512位输入向量401_P被视为具有16个32位单精度浮点值或整数值。结果也 是512位向量403_P,其具有16个32位单精度浮点值或整数值作为其元素。掩码层402_P同样 具有该粒度从而以32位粒度进行掩码。即,目的地/结果向量403_P被视为具有8个64位值, 并且掩码层402_?具有为结果向量403_P*的每个元素提供个别掩码的能力。

[0105] 被称为“索引”向量的第二输入向量(未示出)唯一性地指定输入向量401_P中的哪 一群4个32位元素可“填充”结果403_P中特定的一群相邻32位元素(若该群元素不被掩码层 402_P掩蔽)。即,输入向量401_P*4个群的4个相邻元素中的任一群可被用于填充输出向量 403_P中的某些群的4个元素。结果中的第一群元素的源独立于结果中的另一群4个元素的 源。由此,输出向量中的两个不同群的4个元素可用同一群的4个输入向量元素来填充。

[0106] 图4P示出了输出元素群403_P_1的可用输入源被提供给掩码层402_P。针对其他元 素群403_P_2、403_P_3和403_P_4编排类似的安排。

[0107] 在一个实施例中,在同一处理器的指令集中支持该VPERM32X4指令的不同版本。第 一版本将输入向量401_P存储在第一向量寄存器空间位置或存储器位置中,将索引向量存 储在第二向量寄存器空间位置中,并且将结果存储在其自己的专用向量寄存器空间位置中 (即,输入向量401_?和索引向量皆不被覆写)。第二版本将输入向量401_P#储在第一向量 寄存器空间位置或存储器位置中,在指令中作为立即操作数来指定索引向量,并且将结果 存储在其自己的专用向量寄存器空间位置中(即,输入向量401_PF被覆写)。

[0108] 掩码层402_p从掩码寄存器空间接收掩码向量。掩码向量在掩码寄存器空间中的 位置在指令中指定。在使用索引向量来指定输入向量元素与输出向量元素之间的选择模式 的版本中,索引向量具有4个元素(针对输出向量中的每一群4个元素均有一个元素),并且 每个元素处的2位用于选择可用的4个群的4个输入向量元素中的一个群以填充相应的一群 4个输出向量元素。在利用立即操作数的版本中,立即操作数具有与索引向量相同的结构。

[0109] 取决于实现,支持这些指令的流水线的数据取出级可被耦合至存储器以从存储器 中取出操作数,和/或被耦合至向量寄存器空间以从/向向量寄存器空间取出/存储操作数/ 结果。

[0110] 此外,对于被描述为仅支持浮点数据值的那些指令,可以想到,这些相同的指令可 被扩展成处理整数以及浮点数据值。此处,图1的寄存器空间102可包括专用于存储整数值 的第一部分和专用于存储浮点值的另一部分。在不扩展至整数值的情况下,就处理这些指 令的方式而言,流水线的数据取出和写回级被耦合至浮点寄存器空间且无需耦合至整数寄 存器空间。相反,如果这些指令被设计成支持两种数据类型,则数据取出和写回级可被耦合 至任一者(取决于对指令的解码)。

[0111] 图5a示出可实现以上在图4a至4p中讨论的指令的任何组合(包括全部指令)的执 行的逻辑设计。在其他实施例中,使用不同的相应执行单元来执行刚才讨论的向量取出、向 量插入和向量置换指令。在进一步的可能实施例中,单个执行单元可执行来自这些指令族 中的两个指令族的指令集。

[0112] 参照图5a,第一寄存器501保持以上讨论的第一输入操作数。值得注意的是,第一 寄存器501的尺寸应当大到足以保持其期望能够复制的最大数据结构。第一寄存器501可位 于流水线的数据取出级的后端。替换地或组合地,寄存器501可被认为是向量寄存器空间 107内存储第一输入操作数的寄存器。替换地,第一寄存器可位于执行单元的“前端”。第一 寄存器501被耦合至向量元素路由逻辑电路502。向量元素路由逻辑电路502被设计成将第 一寄存器501中的输入操作数的个体元素引导至掩码层逻辑电路504中与该信息以及索引 向量(或立即操作数)和正执行的整个指令相一致的恰适元素位置。对于微编码的那些实 现,向量元素路由逻辑电路502的术语“逻辑电路”或类似术语将包括微代码和响应于微代 码而动作的逻辑。寄存器507保持索引向量(或立即操作数)并且耦合至向量元素路由逻辑 电路502以控制对第一操作数的向量元素的“路由”。

[0113] 向量元素路由逻辑电路502的输出503被耦合至掩码逻辑电路504。在一个实施例 中,输出503中的个体输出的数量对应于结果向量的最大可能尺寸(例如,512位)。掩码层逻 辑电路504被构建成支持该执行单元所支持的指令的具体向量元素粒度。例如,如果执行单 元支持16位、32位和64位结果元素粒度,则掩码层逻辑电路502被设计成支持这些粒度中的 每一种粒度的掩码。

[0114] 如以上详尽论述的,掩码层逻辑电路504接收来自寄存器505的掩码模式以向来自 向量元素路由的输出503应用掩码,从而创建寄存器506中的结果数据结构。寄存器505可对 应于掩码寄存器空间中的寄存器、流水线的数据取出级的输出处的寄存器、执行单元的前 端的寄存器、或者(当掩码模式被嵌入指令中时)保持指令中的立即值的寄存器(例如,在流 水线的指令解码级的输出处)。

[0115] 取决于实现,寄存器506可对应于向量寄存器空间107内的寄存器,或者寄存器506 可以是执行单元的输出处的寄存器。

[0116] 输入寄存器510存储以上讨论的接受第二输入向量的那些指令的附加输入操作 数,第二输入向量的元素可被选择以包含在结果中(例如,VPERMW、VPERMD和VPERMQ)。输入 寄存器510或另一寄存器也可被用于存储以上讨论的VINSERT指令的第二操作数。由此,该 寄存器被示为馈送至目的地506。寄存器510可以在向量寄存器空间中,在指令执行流水线 的数据取出级的输出处,或者可在执行单元的输入处。

[0117]在进一步实施例中,执行单元逻辑电路被设计成不仅支持图4a至4p的任何/所有 指令,而且还支持图3a至3e的任何/所有现有技术指令。在此情形中,由于图3a至3e的现有 技术指令不支持掩码,因此存在当这些指令被执行时绕过掩码层逻辑电路504的旁路路径。 替换地,旁路可通过自动向掩码层馈送与结果中不被掩蔽的每个元素相对应的信息来实 施。

[0118] 尽管对以上指令的描述包括关于数据值、要取出/插入/置换的向量元素的具体位 宽以及结果的尺寸,但是本领域普通技术人员将认识到,本文描述的概念可扩展到不同的 相应宽度。

[0119] 图5b示出可由图5a的逻辑电路执行的方法。要取出/插入/置换的向量元素被置于 第一寄存器510中,并且至少在应用掩码的情况下,掩码模式被置于第二寄存器中。输入向 量的具体元素随后被选择以包含在与指令相一致的结果中(511)。如果应用掩码,则向操作 511的结果应用(512)掩码模式以创建结果。结果随后被写入目的地(513)。如果不应用掩 码,则结果就是操作511的结果。

[0120] 示例性指令格式

[0121] 本文中所描述的指令的实施例可以不同的格式体现。另外,在下文中详述示例性 系统、架构、以及流水线。指令的实施例可在这些系统、架构、以及流水线上执行,但是不限 于详述的系统、架构、以及流水线。

[0122] 通用向量友好指令格式

[0123] 向量友好指令格式是适于向量指令(例如,存在专用于向量操作的某些字段)的指 令格式。尽管描述了其中通过向量友好指令格式支持向量和标量操作两者的实施例,但是 替换实施例只通过向量友好指令格式使用向量操作。

[0124] 图6A-6B是示出根据本发明的实施例的通用向量友好指令格式及其指令模板的框 图。图6A是示出了根据本发明的实施例的通用向量友好指令格式及其A类指令模板的框图; 而图6B是示出了根据本发明的实施例的通用向量友好指令格式及其B类指令模板的框图。 具体地,针对通用向量友好指令格式600定义A类和B类指令模板,两者包括无存储器访问 605的指令模板和存储器访问620的指令模板。在向量友好指令格式的上下文中的术语“通 用”是指不绑定到任何专用指令集的指令格式。

[0125] 尽管将描述其中向量友好指令格式支持64字节向量操作数长度(或尺寸)与32位 (4字节)或64位(8字节)数据元素宽度(或尺寸)(并且由此,64字节向量由16双字尺寸的元 素或者替换地8四字尺寸的元素组成)、64字节向量操作数长度(或尺寸)与16位(2字节)或8 位(1字节)数据元素宽度(或尺寸)、32字节向量操作数长度(或尺寸)与32位(4字节)、64位 (8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺寸)、以及16字节向量操作数长度 (或尺寸)与32位(4字节)、64位(8字节)、16位(2字节)、或8位(1字节)数据元素宽度(或尺 寸)的本发明的实施例,但是替换实施例可支持更大、更小、和/或不同的向量操作数尺寸 (例如,256字节向量操作数)与更大、更小或不同的数据元素宽度(例如,128位(16字节)数 据元素宽度)。

[0126] 图6A中的A类指令模板包括:1)在无存储器访问605的指令模板内,示出了无存储 器访问的完全舍入控制型操作610的指令模板、以及无存储器访问的数据变换型操作615的 指令模板;以及2)在存储器访问620的指令模板内,示出存储器访问的时效性625的指令模 板和存储器访问的非时效性630的指令模板。图6B中的B类指令模板包括:1)在无存储器访 问605的指令模板内,示出了无存储器访问的写掩码控制的部分舍入控制型操作612的指令 模板以及无存储器访问的写掩码控制的vsize型操作617的指令模板;以及2)在存储器访问 620的指令模板内,示出了存储器访问的写掩码控制627的指令模板。

[0127] 通用向量友好指令格式600包括以下列出以在图6A-6B中示出顺序的如下字段。结 合以上的讨论,在实施例中,参考以下在图6A-B和7中提供的格式细节,可利用无存储器访 问指令类型605或存储器访问指令类型620。可在以下描述的寄存器地址字段644中标识读 取掩码、输入向量操作数和目的地的地址。在另一个实施例中,在写掩码字段670中指定写 掩码。

[0128] 格式字段640-该字段中的具体值(指令格式标识符值)唯一地标识了向量友好指 令格式,并且由此标识了指令在指令流中以向量友好指令格式的出现。由此,该字段在无需 只有通用向量友好指令格式的指令集的意义上是任选的。

[0129] 基础操作字段642-其内容区分了不同的基础操作。

[0130] 寄存器索引字段644-其内容直接或者通过地址生成来指定源或目的地操作数在 寄存器中或者在存储器中的位置。这些包括足够数量的位以从PxQ (例如,32x512、16x128、 32xl024、64xl024)个寄存器组中选择N个寄存器。尽管在一个实施例中N可多达三个源和一 个目的地寄存器,但是替换实施例可支持更多或更少的源和目的地寄存器(例如,可支持高 达两个源,其中这些源中的一个源还用作目的地,可支持高达三个源,其中这些源中的一个 源还用作目的地,可支持高达两个源和一个目的地)。

[0131] 修饰符(modifier)字段646—其内容将以指定存储器访问的通用向量指令格式出 现的指令与不指定存储器访问的通用向量指令格式出现的指令区分开;即在无存储器访问 605的指令模板与存储器访问6 20的指令模板之间。存储器访问操作读取和/或写入到存储 器层次(在一些情况下,使用寄存器中的值来指定源和/或目的地址),而非存储器访问操作 不这样(例如,源和/或目的地是寄存器)。尽管在一个实施例中,该字段还在三种不同的方 式之间选择以执行存储器地址计算,但是替换实施例可支持更多、更少或不同的方式来执 行存储器地址计算。

[0132] 扩充操作字段650—其内容区分了除基础操作以外要执行的各种不同操作中的哪 一个操作。该字段是上下文专用的。在本发明的一个实施例中,该字段被分成类字段668、α 字段652、以及β字段654。扩充操作字段650允许在单一指令而非2、3或4个指令中执行多组 共同的操作。

[0133] 比例字段660—其内容允许用于存储器地址生成(例如,用于使用2®%索引+基址 的地址生成)的索引字段的内容的按比例缩放。

[0134] 位移字段662Α—其内容用作存储器地址生成的一部分(例如,用于使用2tM*索引+ 基址+位移的地址生成)。

[0135] 位移因数字段662B (注意,位移字段662A直接在位移因数字段662B上的并置指示 使用一个或另一个)一其内容用作地址生成的一部分,它指定通过存储器访问的尺寸(N)按 比例缩放的位移因数,其中N是存储器访问中的字节数量(例如,用于使用2®%索引+基址+ 按比例缩放的位移的地址生成)。忽略冗余的低阶位,并且因此位移因数字段的内容乘以存 储器操作数总尺寸(N)以生成在计算有效地址时所使用的最终位移。N的值由处理器硬件在 运行时基于完整操作码字段674 (稍候在本文中描述)和数据操纵字段654C确定。位移字段 662A和位移因数字段662B在它们不用于无存储器访问605的指令模板和/或不同的实施例 可实现这两者中的仅一个或均未实现的意义上是任选的。

[0136] 数据元素宽度字段664—其内容区分了将要使用大量数据元素宽度中的哪一个 (在一些实施例中用于所有的指令,在其他实施例中只用于一些指令)。该字段在如果支持 仅一个数据元素宽度和/或使用操作码的某一方面来支持数据元素宽度则不需要的意义上 是任选的。

[0137] 写掩码字段670 —其内容在每一数据元素位置的基础上控制目的地向量操作数中 的数据元素位置是否反映基础操作和扩充操作的结果。A类指令模板支持合并-写掩码,而B 类指令模板支持合并写掩码和归零写掩码两者。在合并时,向量掩码允许在执行任何操作 (由基础操作和扩充操作指定)期间保护目的地中的任何元素集免于更新;在另一实施例 中,保持其中对应掩码位具有〇的目的地的每一元素的旧值。相反,在归零时,向量掩码允许 在执行任何操作(由基础操作和扩充操作指定)期间使目的地中的任何元素集归零,在一个 实施例中,目的地的元素在对应掩码位具有〇值时被设为0。该功能的子集是控制执行的操 作的向量长度的能力(即,从第一个到最后一个要修改的元素的跨度),然而,被修改的元素 不必是连续的。由此,写掩码字段670允许部分向量操作,这包括加载、存储、算术、逻辑等。 尽管描述了其中写掩码字段670的内容选择了多个写掩码寄存器中的包含要使用的写掩码 的一个写掩码寄存器(并且由此写掩码字段670的内容间接地标识了要执行的掩码操作)的 本发明的实施例,但是替换实施例相反或另外允许掩码写字段670的内容直接地指定要执 行的掩码操作。

[0138] 立即数字段672 —其内容允许对立即数的指定。该字段在实现不支持立即数的通 用向量友好格式中不存在且在不使用立即数的指令中不存在的意义上是任选的。

[0139] 类字段668—其内容在指令的不同的类之间进行区分。参考图6A-B,该字段的内容 在A类和B类指令之间进行选择。在图6A-B中,圆角方形用于指示专用值存在于字段中(例 如,在图6A-B中分别用于类字段668的A类668A和B类668B)。

[0140] A类指令模板

[0141] 在A类非存储器访问605的指令模板的情况下,α字段652被解释为其内容区分了要 执行不同扩充操作类型中的哪一种(例如,针对无存储器访问的舍入型操作610和无存储器 访问的数据变换型操作615的指令模板分别指定舍入652Α. 1和数据变换652Α. 2)的RS字段 652Α,而β字段654区分了要执行指定类型的操作中的哪一种。在无存储器访问605指令模板 中,比例字段660、位移字段662Α以及位移比例字段662Β都不存在。

[0142] 无存储器访问的指令模板一完全舍入控制型操作

[0143] 在无存储器访问的完全舍入控制型操作610的指令模板中,β字段654被解释为其 内容提供了静态舍入的舍入控制字段654Α。尽管在本发明的所述实施例中舍入控制字段 654Α包括抑制所有浮点异常(SAE)字段656和舍入操作控制字段658,但是替换实施例可支 持、可将这些概念两者都编码成相同的字段或者只有这些概念/字段中的一个或另一个(例 如,可只有舍入操作控制字段658)。

[0144] SAE字段656—其内容区分是否停用异常事件报告;当SAE字段656的内容指示启用 抑制时,给定指令不报告任何种类的浮点异常标志且不引发任何浮点异常处理程序。

[0Μ5]舍入操作控制字段658 —其内容区分执行一组舍入操作中的哪一个(例如,向上舍 入、向下舍入、向零舍入、以及就近舍入)。由此,舍入操作控制字段658允许在每一指令的基 础上改变舍入模式。在其中处理器包括用于指定舍入模式的控制寄存器的本发明的一个实 施例中,舍入操作控制字段650的内容超驰该寄存器值。

[0146] 无存储器访问的指令模板一数据变换型操作

[0147] 在无存储器访问的数据变换型操作615的指令模板中,β字段654被解释为数据变 换字段654Β,其内容区分要执行大量数据变换中的哪一个(例如,无数据变换、混合、广播)。

[0148] 在A类存储器访问620的指令模板的情况下,α字段652被解释为驱逐提示字段 652Β,其内容区分要使用驱逐提示中的哪一个(在图6Α中,为存储器访问时效性625指令模 板和存储器访问非时效性630的指令模板分别指定时效性652Β. 1和非时效性652Β. 2),而β 字段654被解释为数据操纵字段654C,其内容区分要执行大量数据操纵操作(也称为基元 (primitive))中的哪一个(例如,无操纵、广播、源的向上转换、以及目的地的向下转换)。存 储器访问620的指令模板包括比例字段660、以及任选的位移字段662A或位移比例字段 662B。

[0149] 向量存储器指令使用转换支持来执行来自存储器的向量加载并将向量存储到存 储器。如同寻常的向量指令,向量存储器指令以数据元素式的方式与存储器来回传输数据, 其中实际传输的元素由选为写掩码的向量掩码的内容阐述。

[0150] 存储器访问的指令模板一时效性

[0151] 时效性数据是可能很快地重新使用从而足以从高速缓存受益的数据。然而,这是 提示且不同的处理器可以不同的方式实现它,包括完全忽略该提示。

[0152] 存储器访问的指令模板一非时效性

[0153] 非时效性数据是不可能很快地重新使用从而足以从第一级高速缓存中的高速缓 存受益且应当给予驱逐优先级的数据。然而,这是提示且不同的处理器可以不同的方式实 现它,包括完全忽略该提示。

[0154] B类指令模板

[0155] 在B类指令模板的情况下,α字段652被解释为写掩码控制(Z)字段652C,其内容区 分由写掩码字段670控制的写掩码应当是合并还是归零。

[0156] 在B类非存储器访问605的指令模板的情况下,β字段654的一部分被解释为RL字段 657Α,其内容区分要执行不同扩充操作类型中的哪一种(例如,针对无存储器访问的写掩码 控制部分舍入控制类型操作612的指令模板和无存储器访问的写掩码控制VSIZE型操作617 的指令模板分别指定舍入657Α.1和向量长度(VSIZE) 657Α.2),而β字段654的其余部分区分 要执行指定类型的操作中的哪一种。在无存储器访问605指令模板中,比例字段660、位移字 段662Α以及位移比例字段662Β都不存在。

[0157] 在无存储器访问的写掩码控制的部分舍入控制型操作610的指令模板中,β字段 654的其余部分被解释为舍入操作字段659Α,并且停用异常事件报告(给定指令不报告任何 种类的浮点异常标志且不提起任何浮点异常处理程序)。

[0158] 舍入操作控制字段659Α—只作为舍入操作控制字段658,其内容区分执行一组舍 入操作中的哪一个(例如,向上舍入、向下舍入、向零舍入、以及就近舍入)。由此,舍入操作 控制字段659Α允许在每一指令的基础上改变舍入模式。在其中处理器包括用于指定舍入模 式的控制寄存器的本发明的一个实施例中,舍入操作控制字段650的内容超驰该寄存器值。

[0159] 在无存储器访问的写掩码控制VSIZE型操作617的指令模板中,β字段654的其余部 分被解释为向量长度字段659Β,其内容区分了要执行大量数据向量长度中的哪一个(例如, 128字节、256字节、或512字节)。

[0160] 在B类存储器访问620的指令模板的情况下,β字段654的一部分被解释为广播字段 657Β,其内容区分是否要执行广播型数据操纵操作,而β字段654的其余部分被解释为向量 长度字段659Β。存储器访问620的指令模板包括比例字段660、以及任选的位移字段662Α或 位移比例字段662Β。

[0161] 针对通用向量友好指令格式600,示出完整操作码字段674,包括格式字段640、基 础操作字段642以及数据元素宽度字段664。尽管示出了其中完整操作码字段674包括所有 这些字段的一个实施例,但是完整操作码字段674包括在不支持所有这些字段的实施例中 的少于所有的这些字段。完整操作码字段674提供该操作码(opcode)。

[0162] 扩充操作字段650、数据元素宽度字段664以及写掩码字段670允许在每一指令的 基础上以通用向量友好指令格式指定这些特征。

[0163] 写掩码字段和数据元素宽度字段的组合创建各种类型的指令,因为这些指令允许 基于不同的数据元素宽度应用该掩码。

[0164] 在A类和B类内找到的各种指令模板在不同的情形下是有益的。在本发明的一些实 施例中,不同处理器或者处理器内的不同核可支持仅A类、仅B类、或者可支持两类。举例而 言,期望用于通用计算的高性能通用无序核可只支持B类,期望主要用于图形和/或科学(吞 吐量)计算的核可只支持A类,并且期望用于两者的核可支持两者(当然,具有来自两类的模 板和指令的一些混合、但是并非来自两类的所有模板和指令的核都在本发明的范围内)。同 样,单一处理器可包括多个核,所有核支持相同的类或者其中不同的核支持不同的类。举例 而言,在具有分离的图形和通用核的处理器中,图形核中的期望主要用于图形和/或科学计 算的一个核可只支持A类,而通用核中的一个或多个可以是具有期望用于通用计算的仅支 持B类的无序执行和寄存器重命名的高性能通用核。没有单独的图形核的另一处理器可包 括支持A类和B类两者的一个或多个通用有序或无序核。当然,在本发明的不同实施例中,来 自一类的特征也可在其他类中实现。以高级语言撰写的程序可被输入(例如,及时编译或者 静态编译)到各种不同的可执行形式,包括:1)只有用于执行的目标处理器支持的类的指令 的形式;或者2)具有使用所有类的指令的不同组合而撰写的替换例程且具有基于由当前正 在执行代码的处理器支持的指令而选择这些例程以执行的控制流代码的形式。

[0165] 示例性专用向量友好指令格式

[0166] 图7是示出根据本发明的实施例的示例性专用向量友好指令格式的框图。图7示出 在其指定位置、尺寸、解释和字段的次序、以及那些字段中的一些字段的值的意义上是专用 的专用向量友好指令格式700。专用向量友好指令格式700可用于扩展x86指令集,并且由此 一些字段与在现有x86指令集及其扩展(例如,AVX)中使用的那些字段相似或相同。该格式 保持与具有扩展的现有x86指令集的前缀编码字段、实操作码字节字段、M0DR/M字段、SIB字 段、位移字段、以及立即数字段一致。示出来自图7的字段映射到的来自图6的字段。

[0167] 应当理解,虽然出于说明的目的在通用向量友好指令格式600的上下文中,本发明 的实施例参考专用向量友好指令格式700进行了描述,但是本发明不限于专用向量友好指 令格式700,声明的地方除外。例如,通用向量友好指令格式600构想各种字段的各种可能的 尺寸,而专用向量友好指令格式700被示为具有特定尺寸的字段。作为具体示例,尽管在专 用向量友好指令格式700中数据元素宽度字段664被示为一位字段,但是本发明不限于此 (即,通用向量友好指令格式600构想数据元素宽度字段664的其他尺寸)。

[0168] 通用向量友好指令格式600包括以下列出的按照图7A中示出的顺序的如下字段。

[0169] EVEX前缀(字节0-3) 702—以四字节形式进行编码。

[0170] 格式字段640 (EVEX字节0,位[7:0]) —第一字节(EVEX字节0)是格式字段640,并且 它包含0x62 (在本发明的一个实施例中用于区分向量友好指令格式的唯一值)。

[0171] 第二-第四字节(EVEX字节1-3)包括提供专用能力的大量位字段。

[0172] REX字段705 (EVEX字节 1,位[7-5]) —由EVEX.R位字段(EVEX字节 1,位[7] -R)、 EVEX.X位字段(EVEX字节1,位[6]-X)以及(657BEX字节1,位[5]-B)组成。EVEX.R、EVEX.X和 EVEX. B位字段提供与对应VEX位字段相同的功能,并且使用1补码的形式进行编码,S卩ZMMO 被编码为1111B,ZMM15被编码为0000B。这些指令的其他字段对如在本领域中已知的寄存器 索引的较低三个位(rrr、xxx、以及bbb)进行编码,由此Rrrr、Xxxx以及Bbbb可通过增加 EVEX. R、EVEX. X 以及EVEX. B 来形成。

[0173] REX’字段610—这是REX’字段610的第一部分,并且是用于对扩展的32个寄存器集 合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节1,位[4]-R’)。在本 发明的一个实施例中,该位与以下指示的其他位一起以位颠倒的格式存储以(在公知x86的 32位模式下)与其实操作码字节是62的BOUND指令进行区分,但是在MOD R/M字段(在下文中 描述)中不接受MOD字段中的值11;本发明的替换实施例不以颠倒的格式存储该指示的位以 及其他指示的位。值1用于对较低16个寄存器进行编码。换句话说,通过组合EVEX. R’、 EVEX.R、以及来自其他字段的其他RRR来形成R’ Rrrr。

[0174] 操作码映射字段715 (EVEX字节1,位[3:0]-mmmm)-其内容对隐含的领先操作码字 节(0F、0F 38、或OF 3)进行编码。

[0175] 数据元素宽度字段664 (EVEX字节2,位[7]-W) —由记号EVEX.W表示。EVEX.W用于定 义数据类型(32位数据元素或64位数据元素)的粒度(尺寸)。

[0176] EVEX · vvvv 720 (EVEX字节2,位[6: 3] -vvvv) —EVEX · vvvv的作用可包括如下:1) EVEX. VVVV对以颠倒(1补码)的形式指定的第一源寄存器操作数进行编码且对具有两个或 两个以上源操作数的指令有效;2) EVEX. vvvv针对特定向量移位对以1补码的形式指定的目 的地寄存器操作数进行编码;或者3) EVEX. vvvv不对任何操作数进行编码,该字段被保留并 且应当包含1111b。由此,EVEX. vvvv字段720对以颠倒(1补码)的形式存储的第一源寄存器 指定符的4个低阶位进行编码。取决于该指令,额外不同的EVEX位字段用于将指定符尺寸扩 展到32个寄存器。

[0177] EVEX.U 668类字段(EVEX字节2,位[2]-U)—如果EVEX.U = 0,则它指示A类或 EVEX. UO,如果EVEX. U = 1,则它指示B类或 EVEX. Ul。

[0178] 前缀编码字段725 (EVEX字节2,位[1:0]-ρρ)—提供了用于基础操作字段的附加 位。除了对以EVEX前缀格式的传统SSE指令提供支持以外,这也具有压缩SMD前缀的益处 (EVEX前缀只需要2位,而不是需要字节来表达SMD前缀)。在一个实施例中,为了支持使用 以传统格式和以EVEX前缀格式的S頂D前缀(66H、F2H、F3H)的传统SSE指令,这些传统S頂D前 缀被编码成SIMD前缀编码字段;并且在运行时在提供给解码器的PLA之前被扩展成传统 S頂D前缀(因此PLA可执行传统和EVEX格式的这些传统指令,而无需修改)。虽然较新的指令 可将EVEX前缀编码字段的内容直接作为操作码扩展,但是为了一致性,特定实施例以类似 的方式扩展,但允许由这些传统SHffi前缀指定不同的含义。替换实施例可重新设计PLA以支 持2位S頂D前缀编码,并且由此不需要扩展。

[0179] α字段652 (EVEX字节3,位[7] -EH,也称为EVEX · EH、EVEX · rs、EVEX · RL、EVEX·写掩码 控制、以及EVEX.N,也用α示出)一如先前所述的,该字段是上下文专用的。

[0180] β字段654 (EVEX字节3,位[6: 4] -SSS,也称为EVEX · s2-0、EVEX · r2-0、EVEX · rr 1、 EVEX. LLO、EVEX. LLB,也用邱β示出)一如先前所述,该字段是内容专用的。

[0181] REX’字段610—这是REX’字段的其余部分,并且是可用于对扩展的32个寄存器集 合的较高16个或较低16个寄存器进行编码的EVEX.R’位字段(EVEX字节3,位[3] -V’)。该位 以位反转的格式存储。值1用于对较低16个寄存器进行编码。换句话说,通过组合EVEX.V’、 EVEX .vvvv来形成 V’ VVVV。

[0182] 写掩码字段670 (EVEX字节3,位[2:0]-kkk) —其内容指定写掩码寄存器中的寄存 器索引,如先前所述的。在本发明的一个实施例中,专用值EVEX. kkk = 000具有隐含着没有 写掩码用于特定指令(这可以各种方式实现,包括使用硬连线到全1的写掩码或者旁路掩码 硬件的硬件来实现)的特别行为。

[0183] 实操作码字段730 (字节4)还被称为操作码字节。操作码的一部分在该字段中指 定。

[0184] MOD R/M字段740 (字节5)包括MOD字段742、Reg字段744、以及R/M字段746。如先前 所述的,MOD字段742的内容在存储器访问和非存储器访问的操作之间进行区分。Reg字段 744的作用可被归结为两种情形:对目的地寄存器操作数或源寄存器操作数进行编码;或者 被视为操作码扩展且不用于对任何指令操作数进行编码。R/M字段746的作用可包括如下: 对参考存储器地址的指令操作数进行编码;或者对目的地寄存器操作数或源寄存器操作数 进行编码。

[0185] 比例索引基址(SIB)字节(字节6) —如先前所述的,比例字段650的内容用于存储 器地址生成。SIB.XXX 754和SIB.bbb 756—先前已经针对寄存器索引Xxxx和Bbbb参考了这 些字段的内容。

[0186] 位移字段662A (字节7-10) —当MOD字段742包含10时,字节7-10是位移字段662A, 并且它与传统32位位移(disp32) —样地工作,并且以字节粒度工作。

[0187] 位移因数字段662B (字节7) —当MOD字段742包含01时,字节7是位移因数字段 662B。该字段的位置与传统x86指令集8位位移(disp8)的位置相同,它以字节粒度工作。由 于disp8是符号扩展的,因此它可只在-128和127字节偏移量之间寻址,在64字节的高速缓 存线的方面,disp8使用可被设为仅四个真正有用的值-128、-64、0和64的8位;由于常常需 要更大的范围,所以使用disp32;然而,disp32需要4个字节。与disp8和disp32对比,位移因 数字段662B是dispS的重新解释;当使用位移因数字段662B时,实际位移通过位移因数字段 的内容乘以存储器操作数访问的尺寸(N)确定。该类型的位移被称为disp8*N。这减小了平 均指令长度(用于位移但具有大得多的范围的单一字节)。这种压缩位移基于有效位移是存 储器访问的粒度的倍数的假设,并且由此地址偏移量的冗余低阶位不需要被编码。换句话 说,位移因数字段662B替代传统x86指令集8位位移。由此,位移因数字段662B以与x86指令 集8位位移相同的方式(因此在ModRM/SIB编码规则中没有变化)进行编码,唯一的不同在 于,dispS超载至disp8*N。换句话说,在编码规则或编码长度中没有变化,而仅在通过硬件 对位移值的解释中有变化(这需要按照存储器操作数的尺寸来按比例缩放位移以获得字节 式地址偏移量)。

[0188] 立即数字段672如先前所述地操作。

[0189] 完整操作码字段

[0190] 图7B是示出根据本发明的一个实施例的构成完整操作码字段674的具有专用向量 友好指令格式700的字段的框图。具体地,完整操作码字段674包括格式字段640、基础操作 字段642、以及数据元素宽度(W)字段664。基础操作字段642包括前缀编码字段725、操作码 映射字段715以及实操作码字段730。

[0191] 寄存器索引字段

[0192] 图7C是示出了根据本发明的一个实施例的构成寄存器索引字段644的具有专用向 量友好指令格式700的字段的框图。具体地,寄存器索引字段644包括REX字段705、REX’字段 710、]«001?/]\1.代8字段744、]\«)01?/]\1.以111字段746、””字段720、111字段754以及汕13字段756。

[0193] 扩充操作字段

[0194] 图7D是示出了根据本发明的一个实施例的构成扩充操作字段650的具有专用向量 友好指令格式700的字段的框图。当类(U)字段668包含0时,它表达EVEX. UO (A类668A);当它 包含1时,它表达EVEX.Ul (B类668B)。当U = O且MOD字段742包含11 (表达无存储器访问操作) 时,α字段652 (EVEX字节3,位[7]-EH)被解释为rs字段652A。当rs字段652A包含1 (舍入 652A. 1)时,β字段654 (EVEX字节3,位[6:4] -SSS)被解释为舍入控制字段654A。舍入控制字 段654Α包括一位SAE字段656和两位舍入操作字段658。当rs字段652Α包含0 (数据变换 652A. 2)时,β字段654 (EVEX字节3,位[6:4] -SSS)被解释为三位数据变换字段654B。当U = O 且MOD字段742包含00、01或10 (表达存储器访问操作)时,α字段652 (EVEX字节3,位[7]-ΕΗ) 被解释为驱逐提示(EH)字段652Β且β字段654 (EVEX字节3,位[6:4] -SSS)被解释为三位数据 操纵字段654C。

[0195] 当U=I时,α字段652 (EVEX字节3,位[7]-ΕΗ)被解释为写掩码控制⑵字段652C。当 U=I且MOD字段742包含11 (表达无存储器访问操作)时,β字段654的一部分(EVEX字节3,位 [4] - So)被解释为RL字段657Α;当它包含1 (舍入657Α. 1)时,β字段654的其余部分(EVEX字节 3,位[6-5] -S2-〇被解释为舍入操作字段659Α,而当RL字段657Α包含0 (VSIZE 657. Α2)时,β 字段654的其余部分(EVEX字节3,位[6-5]-Sh)被解释为向量长度字段659Β (EVEX字节3,位 [6-5]-!^—〇)。当U=I且MOD字段742包含00、01或10 (表达存储器访问操作)时,β字段654 (EVEX字节3,位[6:4] -SSS)被解释为向量长度字段659Β (EVEX字节3,位[6-5] -Lu)和广播 字段657Β (EVEX字节3,位[4] -B)。

[0196] 示例性寄存器架构

[0197] 图8是根据本发明的一个实施例的寄存器架构800的框图。在所示出的实施例中, 有32个512位宽的向量寄存器810;这些寄存器被引用为zmmO到zmm31。较低的16zmm寄存器 的较低阶256位覆盖在寄存器ymm〇-16上。较低的16zmm寄存器的较低阶128位(ymm寄存器的 较低阶128位)覆盖在寄存器xmmO-15上。专用向量友好指令格式700对这些覆盖的寄存器组 操作,如在以下表格中所示的。

[0198]

Figure CN107391086AD00281

[0199] 换句话说,向量长度字段659B在最大长度与一个或多个其他较短长度之间进行选 择,其中每一这种较短长度是前一长度的一半,并且没有向量长度字段659B的指令模板对 最大向量长度操作。此外,在一个实施例中,专用向量友好指令格式700的B类指令模板对打 包或标量单/双精度浮点数据以及打包或标量整数数据操作。标量操作是在zmm/ymm/xmm寄 存器中的最低阶数据元素位置上执行的操作;取决于实施例,较高阶数据元素位置保持与 在指令之前相同或者归零。

[0200] 写掩码寄存器815—在所示的实施例中,存在8个写掩码寄存器(kO至k7),每一写 掩码寄存器的尺寸是64位。在替换实施例中,写掩码寄存器815的尺寸是16位。如先前所述 的,在本发明的一个实施例中,向量掩码寄存器kO无法用作写掩码;当正常可指示kO的编码 用作写掩码时,它选择硬连线的写掩码OxFFFF,从而有效地停用该指令的写掩码。

[0201] 通用寄存器825—一在所示出的实施例中,有十六个64位通用寄存器,这些寄存器 与现有的x86寻址模式一起使用来寻址存储器操作数。这些寄存器通过名称RAX、RBX、RCX、 ^)父、1^3、1«1、^)1、1«?,以及1?8到1?15来引用。

[0202] 标量浮点栈寄存器组(x87栈)845,在其上面重叠了MMX打包整数平坦寄存器组 850——在所示出的实施例中,x87栈是用于使用x87指令集扩展来对32/64/80位浮点数据 执行标量浮点运算的八元素栈;而使用MMX寄存器来对64位打包整数数据执行操作,以及为 在MMX和XMM寄存器之间执行的某些操作保存操作数。

[0203] 本发明的替换实施例可以使用较宽的或较窄的寄存器。另外,本发明的替换实施 例可以使用更多、更少或不同的寄存器组和寄存器。

[0204] 示例性核架构、处理器和计算机架构

[0205] 处理器核可以用不同方式、出于不同目的、在不同的处理器中实现。例如,这样的 核的实现可以包括:1)旨在用于通用计算的通用有序核;2)预期用于通用计算的高性能通 用无序核;3)主要预期用于图形和/或科学(吞吐量)计算的专用核。不同处理器的实现可包 括:包括预期用于通用计算的一个或多个通用有序核和/或预期用于通用计算的一个或多 个通用无序核的CPU;以及2)包括主要预期用于图形和/或科学(吞吐量)的一个或多个专用 核的协处理器。这样的不同处理器导致不同的计算机系统架构,其可包括:1)在与CPU分开 的芯片上的协处理器;2)在与CPU相同的封装中但分开的管芯上的协处理器;3)与CPU在相 同管芯上的协处理器(在该情况下,这样的协处理器有时被称为诸如集成图形和/或科学 (吞吐量)逻辑等专用逻辑,或被称为专用核);以及4)可以将所描述的CPU (有时被称为应用 核或应用处理器)、以上描述的协处理器和附加功能包括在同一管芯上的芯片上系统。接着 描述示例性核架构,随后描述示例性处理器和计算机架构。

[0206] 示例性核架构

[0207] 有序和无序核框图

[0208] 图9A是示出根据本发明的实施例的示例性有序流水线以及示例性寄存器重命名 的无序发布/执行流水线两者的框图。图9B是示出根据本发明的实施例的有序架构核的示 例性实施例以及包括在处理器中的示例性寄存器重命名的无序发布/执行架构核两者的框 图。图9A-B中的实线框示出有序流水线和有序核,而任选增加的虚线框示出寄存器重命名 的无序发布/执行流水线和核。考虑到有序方面是无序方面的子集的情况下,将描述无序方 面。

[0209] 在图9A中,处理器流水线900包括取出级902、长度解码级904、解码级906、分配级 908、重命名级910、调度(也称为分派或发布)级912、寄存器读取/存储器读取级914、执行级 916、写回/存储器写入级918、异常处理级922和提交级924。

[0210] 图9B示出处理器核990,该核990包括耦合到执行引擎单元950的前端单元930,并 且两者親合到存储器单元970。核990可以是精简指令集计算(RISC)核、复杂指令集计算 (CISC)核、超长指令字(VLIW)核或混合或替代核类型。作为又一选项,核990可以是专用核, 诸如例如网络或通信核、压缩引擎、协处理器核、通用计算图形处理器单元(GPGPU)核、或图 形核等等。

[0211]前端单元930包括親合到指令高速缓存单元934的分支预测单元932,该指令高速 缓存单元934被耦合到指令转换后备缓冲器(TLB) 936,该指令转换后备缓冲器936被耦合到 指令取出单元938,指令取出单元938被耦合到解码单元940。解码单元940 (或解码器)可解 码指令,并生成从原始指令解码出的、或以其他方式反映原始指令的、或从原始指令导出的 一个或多个微操作、微代码进入点、微指令、其他指令、或其他控制信号作为输出。解码单元 940可使用各种不同的机制来实现。合适的机制的示例包括但不限于查找表、硬件实现、可 编程逻辑阵列(PLA)、微代码只读存储器(ROM)等。在一个实施例中,核990包括存储某些宏 指令的微代码的微代码ROM或其他介质(例如,在解码单元940中或否则在前端单元930内)。 解码单元940耦合至执行引擎单元950中的重命名/分配器单元952。

[0212] 执行引擎单元950包括重命名/分配器单元952,该重命名/分配器单元952耦合至 引退单元954以及一个或多个调度器单元956的集合。调度器单元956表示任何数目的不同 调度器,包括预留站、中央指令窗等。调度器单元956被耦合到物理寄存器组单元958。每个 物理寄存器组单元958表示一个或多个物理寄存器组,其中不同的物理寄存器组存储一种 或多种不同的数据类型,诸如标量整数、标量浮点、打包整数、打包浮点、向量整数、向量浮 点、状态(例如,作为要执行的下一指令的地址的指令指针)等。在一个实施例中,物理寄存 器组单元958包括向量寄存器单元、写掩码寄存器单元和标量寄存器单元。这些寄存器单元 可以提供架构向量寄存器、向量掩码寄存器、和通用寄存器。物理寄存器组单元958与引退 单元954重叠以示出可以用来实现寄存器重命名和无序执行的各种方式(例如,使用重排序 缓冲器和引退寄存器组;使用将来的文件、历史缓冲器和引退寄存器组;使用寄存器映射和 寄存器池等等)。引退单元954和物理寄存器组单元958被耦合到执行群集960。执行群集960 包括一个或多个执行单元962的集合和一个或多个存储器访问单元964的集合。执行单元 962可以执行各种操作(例如,移位、加法、减法、乘法),以及对各种类型的数据(例如,标量 浮点、打包整数、打包浮点、向量整数、向量浮点)执行。尽管某些实施例可以包括专用于特 定功能或功能集合的多个执行单元,但其他实施例可包括全部执行所有函数的仅一个执行 单元或多个执行单元。调度器单元956、物理寄存器组单元958和执行群集960被示为可能有 多个,因为某些实施例为某些类型的数据/操作(例如,标量整数流水线、标量浮点/打包整 数/打包浮点/向量整数/向量浮点流水线,和/或各自具有其自己的调度器单元、物理寄存 器组单元和/或执行群集的存储器访问流水线一一以及在分开的存储器访问流水线的情况 下,实现其中仅该流水线的执行群集具有存储器访问单元964的某些实施例)创建分开的流 水线。还应当理解,在分开的流水线被使用的情况下,这些流水线中的一个或多个可以为无 序发布/执行,并且其余流水线可以为有序发布/执行。

[0213] 存储器访问单元964的集合被親合到存储器单元970,该存储器单元970包括親合 到数据高速缓存单元974的数据TLB单元972,其中数据高速缓存单元974耦合到二级(L2)高 速缓存单元976。在一个示例性实施例中,存储器访问单元964可包括加载单元、存储地址单 元和存储数据单元,其中的每一个均親合至存储器单元970中的数据TLB单元972。指令高速 缓存单元934还耦合到存储器单元970中的二级(L2)高速缓存单元976儿2高速缓存单元976 被耦合到一个或多个其他级的高速缓存,并最终耦合到主存储器。

[0214] 作为示例,示例性寄存器重命名的、无序发布/执行核架构可以如下实现流水线 900:1)指令取出938执行取出和长度解码级902和904; 2)解码单元940执行解码级906;3)重 命名/分配器单元952执行分配级908和重命名级910;4)调度器单元956执行调度级912;5) 物理寄存器组单元958和存储器单元970执行寄存器读取/存储器读取级914;执行群集960 执行执行级916; 6)存储器单元970和物理寄存器组单元958执行写回/存储器写入级918; 7) 各单元可牵涉到异常处理级922;以及8)引退单元954和物理寄存器组单元958执行提交级 924〇

[0215] 核990可支持一个或多个指令集(例如,x86指令集(具有与较新版本一起添加的某 些扩展);加利福尼亚州桑尼维尔市的MIPS技术公司的MIPS指令集;加利福尼州桑尼维尔市 的ARM控股的ARM指令集(具有诸如NEON等可选附加扩展)),其中包括本文中描述的各指令。 在一个实施例中,核990包括支持打包数据指令集扩展(例如,AVXl、AVX2和/或先前描述的 一些形式的一般向量友好指令格式(U = O和/或U=I))的逻辑,从而允许很多多媒体应用使 用的操作能够使用打包数据来执行。

[0216] 应当理解,核可支持多线程化(执行两个或更多个并行的操作或线程的集合),并 且可以按各种方式来完成该多线程化,此各种方式包括时分多线程化、同步多线程化(其中 单个物理核为物理核正同步多线程化的各线程中的每一个线程提供逻辑核)、或其组合(例 如,时分取出和解码以及此后诸如用Inte娜遛线程化技术来同步多线程化)。

[0217] 尽管在无序执行的上下文中描述了寄存器重命名,但应当理解,可以在有序架构 中使用寄存器重命名。尽管所解说的处理器的实施例还包括分开的指令和数据高速缓存单 元934/974以及共享L2高速缓存单元976,但替换实施例可以具有用于指令和数据两者的单 个内部高速缓存,诸如例如一级(LI)内部高速缓存或多个级别的内部缓存。在某些实施例 中,该系统可包括内部高速缓存和在核和/或处理器外部的外部高速缓存的组合。或者,所 有高速缓存都可以在核和/或处理器的外部。

[0218] 具体的示例性有序核架构

[0219] 图10A-B示出更具体的示例性有序核架构的框图,该核可以是芯片中的若干逻辑 块(包括具有相同类型和/或不同类型的其他核)中的一个。这些逻辑块通过高带宽的互连 网络(例如,环形网络)与某些固定的功能逻辑、存储器I/O接口和其它必要的I/O逻辑通信, 这依赖于应用。

[0220] 图IOA是根据本发明的实施例的连接到片上互联网络1002且具有第二级(L2)高速 缓存的本地子集1004的单一处理器核的框图。在一个实施例中,指令解码器1000支持具有 打包数据指令集扩展的x86指令集。Ll高速缓存1006允许对标量和向量单元中的高速缓存 存储器的低等待时间访问。尽管在一个实施例中(为了简化设计),标量单元1008和向量单 元1010使用分开的寄存器集合(分别为标量寄存器1012和向量寄存器1014),并且在这些寄 存器之间转移的数据被写入到存储器并随后从一级(LI)高速缓存1006读回,但是本发明的 替换实施例可以使用不同的方法(例如使用单个寄存器集合或包括允许数据在这两个寄存 器组之间传输而无需被写入和读回的通信路径)。

[0221] L2高速缓存的本地子集1004是全局L2高速缓存的一部分,该全局L2高速缓存被划 分成多个分开的本地子集,即每个处理器核一个本地子集。每个处理器核具有到其自己的 L2高速缓存1004的本地子集的直接访问路径。被处理器核读出的数据被存储在其L2高速缓 存子集1004中,并且可以被快速访问,该访问与其他处理器核访问其自己的本地L2高速缓 存子集并行。被处理器核写入的数据被存储在其自己的L2高速缓存子集1004中,并在必要 的情况下从其它子集清除。环形网络确保共享数据的一致性。环形网络是双向的,以允许诸 如处理器核、L2高速缓存和其它逻辑块之类的代理在芯片内彼此通信。每个环形数据路径 为每个方向1012位宽。

[0222]图IOB是根据本发明的各实施例的图IOA中的处理器核的一部分的展开图。图IOB 包括Ll高速缓存1004的Ll数据高速缓存1006A部分、以及关于向量单元1010和向量寄存器 1014的更多细节。具体地说,向量单元1010是16宽向量处理单元(VPU)(见16宽ALU 1028), 该单元执行整数、单精度浮点以及双精度浮点指令中的一个或多个。该VPU支持通过混合单 元1020对寄存器输入的混合、通过数值转换单元1022A-B的数值转换,以及通过复制单元 1024对存储器输入的复制。写掩码寄存器1026允许断言所得的向量写入。

[0223] 具有集成存储器控制器和图形器件的处理器

[0224] 图11是根据本发明的实施例的可具有一个以上核、可具有集成存储器控制器、并 且可具有集成图形的处理器1100的框图。图11的实线框示出了处理器1100,处理器1100具 有单个核1102A、系统代理1110、一组一个或多个总线控制器单元1116,而可选附加的虚线 框示出了替代的处理器1100,具有多个核1102A-N、系统代理单元1110中的一组一个或多个 集成存储器控制器单元1114以及专用逻辑1108。

[0225] 因此,处理器1100的不同实现可包括:1) CPU,其中专用逻辑1108是集成图形和/或 科学(吞吐量)逻辑(其可包括一个或多个核),并且核1102A-N是一个或多个通用核(例如, 通用的有序核、通用的无序核、这两者的组合);2)协处理器,其中核1102A-N是主要预期用 于图形和/或科学(吞吐量)的大量专用核;以及3)协处理器,其中核1102A-N是大量通用有 序核。因此,处理器1100可以是通用处理器、协处理器或专用处理器,诸如例如网络或通信 处理器、压缩引擎、图形处理器、GPGPU (通用图形处理单元)、高吞吐量的集成众核(MIC)协 处理器(包括30个或更多核)、或嵌入式处理器等。该处理器可以被实现在一个或多个芯片 上。处理器1100可以是一个或多个衬底的一部分,和/或可以使用诸如例如BiCMOSXMOS或 NMOS等的多个加工技术中的任何一个技术将其实现在一个或多个衬底上。

[0226] 存储器层次结构包括在各核内的一个或多个级别的高速缓存、一组或一个或多个 共享高速缓存单元1106、以及耦合至集成存储器控制器单元1114的集合的外部存储器(未 示出)。该共享高速缓存单元1106的集合可以包括一个或多个中间级高速缓存,诸如二级 (L2)、三级(L3)、四级(L4)或其他级别的高速缓存、末级高速缓存(LLC)、和/或其组合。尽管 在一个实施例中,基于环的互连单元1112将集成图形逻辑1108、共享高速缓存单元1106的 集合以及系统代理单元1110/集成存储器控制器单元1114互连,但替代实施例可使用任何 数量的公知技术来将这些单元互连。在一个实施例中,在一个或多个高速缓存单元1106与 核1102A-N之间维持一致性。

[0227] 在某些实施例中,核1102A-N中的一个或多个核能够多线程化。系统代理1110包括 协调和操作核1102A-N的那些组件。系统代理单元111 0可包括例如功率控制单元(PCU)和显 示单元。P⑶可以是或包括调整核1102A-N和集成图形逻辑1108的功率状态所需的逻辑和组 件。显示单元用于驱动一个或多个外部连接的显示器。

[0228] 核1102A-N在架构指令集方面可以是同构的或异构的;S卩,这些核1102A-N中的两 个或更多个核可能能够执行相同的指令集,而其他核可能能够执行该指令集的仅仅子集或 不同的指令集。

[0229] 示例性计算机架构

[0230] 图12-15是示例性计算机架构的框图。本领域已知的对膝上型设备、台式机、手持 PC、个人数字助理、工程工作站、服务器、网络设备、网络集线器、交换机、嵌入式处理器、数 字信号处理器(DSP)、图形设备、视频游戏设备、机顶盒、微控制器、蜂窝电话、便携式媒体播 放器、手持设备以及各种其他电子设备的其他系统设计和配置也是合适的。一般来说,能够 纳入本文中所公开的处理器和/或其它执行逻辑的大量系统和电子设备一般都是合适的。

[0231] 现在参考图12,所示出的是根据本发明实施例的系统1200的框图。系统1200可以 包括一个或多个处理器1210、1215,这些处理器耦合到控制器中枢1220。在一个实施例中, 控制器中枢1220包括图形存储器控制器中枢(GMCH) 1290和输入/输出中枢(IOH) 1250 (其可 以在分开的芯片上);GMCH 1290包括存储器1240和协处理器1245耦合到的存储器和图形控 制器;IOH 1250将输入/输出(I/O)设备1260耦合到GMCH 1290。替换地,存储器和图形控制 器中的一个或两个在处理器(如本文中所描述的)内集成,存储器1240和协处理器1245直接 耦合到处理器1210、以及在单一芯片中具有IOH 1250的控制器中枢1220。

[0232] 附加处理器1215的可选性质用虚线表示在图12中。每一处理器1210、1215可包括 本文中描述的处理核中的一个或多个,并且可以是处理器1100的某一版本。

[0233] 存储器1240可以是例如动态随机存取存储器(DRAM)、相变存储器(PCM)或这两者 的组合。对于至少一个实施例,控制器中枢1220经由诸如前端总线(FSB)之类的多点总线 (multi-drop bus)、诸如快速通道互连(QPI)之类的点对点接口、或者类似的连接1295与处 理器1210、1215进行通信。

[0234] 在一个实施例中,协处理器1245是专用处理器,诸如例如高吞吐量MIC处理器、网 络或通信处理器、压缩引擎、图形处理器、GPGPU、或嵌入式处理器等等。在一个实施例中,控 制器中枢1220可以包括集成图形加速器。

[0235] 按照包括架构、微架构、热、功耗特征等等优点的度量谱,物理资源1210、1215之间 可存在各种差别。

[0236] 在一个实施例中,处理器1210执行控制一般类型的数据处理操作的指令。嵌入在 这些指令中的可以是协处理器指令。处理器1210将这些协处理器指令识别为应当由附连的 协处理器1245执行的类型。因此,处理器1210在协处理器总线或者其他互连上将这些协处 理器指令(或者表示协处理器指令的控制信号)发布到协处理器1245。协处理器1245接受并 执行所接收的协处理器指令。

[0237] 现在参考图13,示出了根据本发明的一个实施例的更具体的第一示例性系统1300 的框图。如图13所示,多处理器系统1300是点对点互连系统,且包括经由点对点互连1350耦 合的第一处理器1370和第二处理器1380。处理器1370和1380中的每一个都可以是处理器 1100的某一版本。在本发明的一个实施例中,处理器1370和1380分别是处理器1210和1215, 而协处理器1338是协处理器1245。在另一实施例中,处理器1370和1380分别是处理器1210 和协处理器1245。

[0238] 处理器1370和1380被示为分别包括集成存储器控制器(IMC)单元1372和1382。处 理器1370还包括作为其总线控制器单元的一部分的点对点(P-P)接口 1376和1378;类似地, 第二处理器1380包括点对点接口 1386和1388。处理器1370、1380可以使用点对点(P-P)接口 电路1378、1388经由P-P接口 1350来交换信息。如图13所示,頂C 1372和1382将处理器耦合 到相应的存储器,即存储器1332和存储器1334,这些存储器可以是本地附连到相应处理器 的主存储器的部分。

[0239] 处理器1370、1380可各自使用点对点接口电路1376、1394、1386、1398经由各个P-P 接口 1352、1354与芯片组1390交换信息。芯片组1390可以可选地经由高性能接口 1339与协 处理器1338交换信息。在一个实施例中,协处理器1338是专用处理器,诸如例如高吞吐量 MIC处理器、网络或通信处理器、压缩引擎、图形处理器、GPGPU、或嵌入式处理器等等。

[0240] 共享高速缓存(未示出)可以被包括在任一处理器之内或被包括在两个处理器外 部但仍经由P-P互连与这些处理器连接,从而如果将某处理器置于低功率模式时,可将任一 处理器或两个处理器的本地高速缓存信息存储在该共享高速缓存中。

[0241] 芯片组1390可经由接口 1396耦合至第一总线1316。在一个实施例中,第一总线 1316可以是外围部件互连(PCI)总线,或诸如PCI Express总线或其它第三代I/O互连总线 之类的总线,但本发明的范围并不受此限制。

[0242] 如图13所示,各种I/O设备1314可连同总线桥1318—起耦合到第一总线1316,总线 桥1318将第一总线1316耦合到第二总线1320。在一个实施例中,诸如协处理器、高吞吐量 MIC处理器、GPGPU、加速器(诸如例如图形加速器或数字信号处理器(DSP)单元)、现场可编 程门阵列或任何其他处理器的一个或多个附加处理器1315被耦合到第一总线1316。在一个 实施例中,第二总线1320可以是低引脚计数(LPC)总线。各种设备可以被耦合至第二总线 1320,在一个实施例中这些设备包括例如键盘八鼠标1322、通信设备1327以及诸如可包括指 令/代码和数据1330的盘驱动器或其它海量存储设备的存储单元1328。此外,音频I/O 1324 可以被耦合至第二总线1320。注意,其它架构是可能的。例如,代替图13的点对点架构,系统 可实现多点总线或者其他此类架构。

[0243] 现在参考图14,示出了根据本发明的一个实施例的更具体的第二示例性系统1400 的框图。图13和图14中的相同部件用相同附图标记表示,并从图14中省去了图13中的某些 方面,以避免使图14的其它方面变得难以理解。

[0244] 图14示出处理器1370、1380可分别包括集成存储器和I/O控制逻辑(“CL”)1372和 1382。因此,CL 1372、1382包括集成存储器控制器单元并包括I/O控制逻辑。图14示出:不仅 存储器1332、1334耦合至CL 1372、1382, I/O设备1414也耦合至控制逻辑1372、1382。传统I/ 0设备1415被耦合至芯片组1390。

[0245] 现在参考图15,示出了根据本发明的一个实施例的SoC 1500的框图。图11中的类 似元件具有相似的附图标记。另外,虚线框是更先进的SoC的可选特征。在图15中,互连单元 1502被耦合至:应用处理器1510,该应用处理器包括一个或多个核202A-N的集合以及共享 高速缓存单元1106;系统代理单元1110;总线控制器单元1116;集成存储器控制器单元 1114; 一组或一个或多个协处理器1520,其可包括集成图形逻辑、图像处理器、音频处理器 和视频处理器;静态随机存取存储器(SRAM)单元1530;直接存储器访问(DMA)单元1532;以 及用于耦合至一个或多个外部显示器的显示单元1540。在一个实施例中,协处理器1520包 括专用处理器,诸如例如网络或通信处理器、压缩引擎、GPGPU、高吞吐量MIC处理器、或嵌入 式处理器等等。

[0246] 本文公开的机制的各实施例可以被实现在硬件、软件、固件或这些实现方法的组 合中。本发明的实施例可实现为在可编程系统上执行的计算机程序或程序代码,该可编程 系统包括至少一个处理器、存储系统(包括易失性和非易失性存储器和/或存储元件)、至少 一个输入设备以及至少一个输出设备。

[0247] 诸如图13所示的代码1330之类的程序代码可应用于输入指令,以执行本文中所描 述的功能并生成输出信息。输出信息可以按已知方式被应用于一个或多个输出设备。为了 本申请的目的,处理系统包括具有诸如例如数字信号处理器(DSP)、微控制器、专用集成电 路(ASIC)或微处理器之类的处理器的任何系统。

[0248] 程序代码可以用高级过程语言或面向对象的编程语言来实现,以便与处理系统通 信。程序代码也可以在需要的情况下用汇编语言或机器语言来实现。事实上,本文中描述的 机制不限于任何特定编程语言的范围。在任一情形下,语言可以是编译语言或解释语言。

[0249] 至少一个实施例的一个或多个方面可以由存储在机器可读介质上的表征性指令 来实现,该指令表示处理器中的各种逻辑,该指令在被机器读取时使得该机器制作用于执 行本文所述的技术的逻辑。被称为“IP核”的这些表示可以被存储在有形的机器可读介质 上,并被提供给多个客户或生产设施以加载到实际制造该逻辑或处理器的制造机器中。

[0250] 这样的机器可读存储介质可以包括但不限于通过机器或设备制造或形成的物品 的非瞬态、有形安排,其包括存储介质,诸如硬盘;任何其它类型的盘,包括软盘、光盘、紧致 盘只读存储器(CD-ROM)、紧致盘可重写(CD-RW)的以及磁光盘;半导体器件,例如只读存储 器(ROM)、诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的随机存取存储 器(RAM)、可擦除可编程只读存储器(EPROM)、闪存、电可擦除可编程只读存储器(EEPROM); 相变存储器(PCM);磁卡或光卡;或适于存储电子指令的任何其它类型的介质。

[0251] 因此,本发明的各实施例还包括非瞬态、有形机器可读介质,该介质包含指令或包 含设计数据,诸如硬件描述语言(HDL),它定义本文中描述的结构、电路、装置、处理器和/或 系统特性。这些实施例也被称为程序产品。

[0252] 仿真(包括二进制变换、代码变形等)

[0253] 在某些情况下,指令转换器可用来将指令从源指令集转换至目标指令集。例如,指 令转换器可以变换(例如使用静态二进制变换、包括动态编译的动态二进制变换)、变形、仿 真或以其它方式将指令转换成将由核来处理的一个或多个其它指令。指令转换器可以用软 件、硬件、固件、或其组合实现。指令转换器可以在处理器上、在处理器外、或者部分在处理 器上部分在处理器外。

[0254] 图16是根据本发明的各实施例的对照使用软件指令转换器将源指令集中的二进 制指令转换成目标指令集中的二进制指令的框图。在所示的实施例中,指令转换器是软件 指令转换器,但作为替代该指令转换器可以用软件、固件、硬件或其各种组合来实现。图16 以高级语言1602示出了程序,该程序可使用x86编译器1604来编译以生成x86二进制代码 1606,该二进制代码可原生地由具有至少一个x86指令集核的处理器1616来执行。具有至少 一个x86指令集核的处理器1616表示任何处理器,这些处理器能通过兼容地执行或以其他 方式处理以下内容来执行与具有至少一个x86指令集核的英特尔处理器基本相同的功能: 1)英特尔x86指令集核的指令集的本质部分,或2)被定向为在具有至少一个x86指令集核的 英特尔处理器上运行的应用或其它程序的目标代码版本,以便取得与具有至少一个x86指 令集核的英特尔处理器基本相同的结果。x86编译器1604表示用于生成x86二进制代码1606 (例如,对象代码)的编译器,该二进制代码1606可通过或不通过附加的链接处理在具有至 少一个x86指令集核的处理器1616上执行。类似地,图16示出高级语言1602的程序可使用替 换指令集编译器1608来编译以生成替换指令集二级制代码1610,替换指令集二级制代码 1610可由不具有至少一个x86指令集核的处理器1614(诸如,具有执行加利福尼亚州桑尼威 尔的MIPS技术公司的MIPS指令集的处理器和/或执行加利福尼亚州桑尼威尔的ARM控股公 司的ARM指令集的处理器)原生地执行。指令转换器1612被用来将x86二进制代码1606转换 成可以由不具有x86指令集核的处理器1614原生执行的代码。该转换后的代码不大可能与 替换性指令集二进制代码1610相同,因为能够这样做的指令转换器难以制造;然而,转换后 的代码将完成一般操作并由来自替代指令集的指令构成。因此,指令转换器1612表示通过 仿真、模拟或任何其它过程来允许不具有x86指令集处理器或核的处理器或其它电子设备 执行x86二进制代码1606的软件、固件、硬件或其组合。

Claims (21)

1. 一种处理器,包括: 解码器,所述解码器用于将指令解码为经解码指令;以及 执行单元,所述指令单元用于执行所述经解码指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的输入向量的多个输入向量元素位置之一的输入向量元素路由至输出向量元素 位置中,所述输出向量元素和每个所述输入向量元素位置为所述指令的三个可用位宽中的 一个可用位宽;以及 以由所述指令的立即操作数指定的三个不同粒度级别中的一个粒度级别对所述输出 向量进行掩码以产生结果;以及 存储所述结果。
2. 如权利要求1所述的处理器,其中所述执行单元用于对于所述三个可用位宽中的每 一个,执行所述经解码指令以:路由来自所述输入向量的所有输入向量位置的所述输入向 量元素。
3. 如权利要求1所述的处理器,其中: 所述解码器用于将第二指令解码为经解码的第二指令;以及 所述执行单元用于执行所述经解码的第二指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置中,所述 输出向量元素和每个所述输入向量元素位置为所述指令的三个可用位宽中的另一可用位 宽; 以由所述第二指令的立即操作数指定的所述三个不同粒度级别中的另一粒度级别对 所述输出向量进行掩码以产生结果;以及 存储所述结果。
4. 如权利要求3所述的处理器,其中: 所述解码器用于将第三指令解码为经解码的第三指令;以及 所述执行单元用于执行所述经解码的第三指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置中,所述 输出向量元素和每个所述输入向量元素位置为所述指令的三个可用位宽中的又一可用位 宽; 以由所述第三指令的立即操作数指定的所述三个不同粒度级别中的又一粒度级别对 所述输出向量进行掩码以产生结果;以及 存储所述结果。
5. 如权利要求1所述的处理器,其中,所述指令进一步包括索引向量,所述索引向量对 于所述输出向量中的每一个位的位置表达什么特定的输入向量元素将用于填充所述输出 向量中的对应元素。
6. 如权利要求5所述的处理器,其中,所述输入向量包括第一输入向量和第二输入向 量。
7. 如权利要求1所述的处理器,其中,所述执行单元用于执行所述经解码指令以:对于 所述输出向量的所述多个输出向量元素位置中的每一个,将来自所述多个输入向量元素位 置中的任一者的输入向量元素路由至输出向量元素位置中。
8. —种用于处理指令的方法,包括: 利用处理器的解码器将指令解码为经解码指令;以及 利用所述处理器的执行单元执行所述经解码指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的输入向量的多个输入向量元素位置之一的输入向量元素路由至输出向量元素 位置中,所述输出向量元素和每个所述输入向量元素位置为所述指令的三个可用位宽中的 一个可用位宽;以及 以由所述指令的立即操作数指定的三个不同粒度级别中的一个粒度级别对所述输出 向量进行掩码以产生结果;以及 存储所述结果。
9. 如权利要求8所述的方法,其中对于所述三个可用位宽中的每一个,执行所述经解码 指令以:路由来自所述输入向量的所有输入向量位置的所述输入向量元素。
10. 如权利要求8所述的方法,进一步包括: 利用所述解码器将第二指令解码为经解码的第二指令;以及 利用所述执行单元执行所述经解码的第二指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置中,所述 输出向量元素和每个所述输入向量元素位置为所述指令的所述三个可用位宽中的另一可 用位宽; 以由所述第二指令的立即操作数指定的所述三个不同粒度级别中的另一粒度级别对 所述输出向量进行掩码以产生结果;以及 存储所述结果。
11. 如权利要求10所述的方法,进一步包括: 利用所述解码器将第三指令解码为经解码的第三指令;以及 利用所述执行单元执行所述经解码的第三指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置中,所述 输出向量元素和每个所述输入向量元素位置为所述指令的所述三个可用位宽中的又一可 用位宽; 以由所述第三指令的立即操作数指定的所述三个不同粒度级别中的又一粒度级别对 所述输出向量进行掩码以产生结果;以及 存储所述结果。
12. 如权利要求8所述的方法,其中,所述指令进一步包括索引向量,所述索引向量对于 所述输出向量中的每一个位的位置表达什么特定的输入向量元素将用于填充所述输出向 量中的对应元素。
13. 如权利要求12所述的方法,其中,所述输入向量包括第一输入向量和第二输入向 量。
14. 如权利要求8所述的方法,其中,对于所述输出向量的所述多个输出向量元素位置 中的每一个,执行所述经解码指令以将来自所述多个输入向量元素位置中的任一者的输入 向量元素路由至输出向量元素位置中。
15. —种存储代码的非瞬态机器可读介质,所述代码当由机器执行时使所述机器执行 方法,所述方法包括: 利用处理器的解码器将指令解码为经解码指令;以及 利用所述处理器的执行单元执行所述经解码指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的输入向量的多个输入向量元素位置之一的输入向量元素路由至输出向量元素 位置中,所述输出向量元素和每个所述输入向量元素位置为所述指令的三个可用位宽中的 一个可用位宽;以及 以由所述指令的立即操作数指定的三个不同粒度级别中的一个粒度级别对所述输出 向量进行掩码以产生结果;以及 存储所述结果。
16. 如权利要求15所述的非瞬态机器可读介质,其中对于所述三个可用位宽中的每一 个,执行所述经解码指令以:路由来自所述输入向量的所有输入向量位置的所述输入向量 元素。
17. 如权利要求15所述的非暂态机器可读介质,其中,所述方法还包括: 利用所述解码器将第二指令解码为经解码的第二指令;以及 利用所述执行单元执行所述经解码的第二指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置中,所述 输出向量元素和每个所述输入向量元素位置为所述指令的所述三个可用位宽中的另一可 用位宽; 以由所述第二指令的立即操作数指定的所述三个不同粒度级别中的另一粒度级别对 所述输出向量进行掩码以产生结果;以及 存储所述结果。
18. 如权利要求17所述的非暂态机器可读介质,其中,所述方法还包括: 利用所述解码器将第三指令解码为经解码的第三指令;以及 利用所述执行单元执行所述经解码的第三指令以: 对于输出向量的多个输出向量元素位置中的每一个,将来自能用于作为所述输出向量 元素的源的多个输入向量元素位置之一的输入向量元素路由至输出向量元素位置中,所述 输出向量元素和每个所述输入向量元素位置为所述指令的所述三个可用位宽中的又一可 用位宽; 以由所述第三指令的立即操作数指定的所述三个不同粒度级别中的又一粒度级别对 所述输出向量进行掩码以产生结果;以及 存储所述结果。
19. 如权利要求15所述的非瞬态机器可读介质,其中,所述指令进一步包括索引向量, 所述索引向量对于所述输出向量中的每一个位的位置表达什么特定的输入向量元素用于 填充所述输出向量中的对应元素。
20. 如权利要求19所述的非瞬态机器可读介质,其中,所述输入向量包括第一输入向量 和第二输入向量。
21. 如权利要求15所述的非瞬态机器可读介质,其中,对于所述输出向量的所述多个输 出向量元素位置中的每一个,执行所述经解码指令以将来自所述多个输入向量元素位置中 的任一者的输入向量元素路由至输出向量元素位置中。
CN 201710628839 2011-12-23 2011-12-23 改进置换指令的装置和方法 CN107391086A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
PCT/US2011/067210 WO2013095637A9 (en) 2011-12-23 2011-12-23 Apparatus and method of improved permute instructions
CN 201180075845 CN104011616B (zh) 2011-12-23 2011-12-23 改进置换指令的装置和方法
CN 201710628839 CN107391086A (zh) 2011-12-23 2011-12-23 改进置换指令的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201710628839 CN107391086A (zh) 2011-12-23 2011-12-23 改进置换指令的装置和方法

Publications (1)

Publication Number Publication Date
CN107391086A true true CN107391086A (zh) 2017-11-24

Family

ID=48669275

Family Applications (2)

Application Number Title Priority Date Filing Date
CN 201710628839 CN107391086A (zh) 2011-12-23 2011-12-23 改进置换指令的装置和方法
CN 201180075845 CN104011616B (zh) 2011-12-23 2011-12-23 改进置换指令的装置和方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN 201180075845 CN104011616B (zh) 2011-12-23 2011-12-23 改进置换指令的装置和方法

Country Status (3)

Country Link
US (1) US9658850B2 (zh)
CN (2) CN107391086A (zh)
WO (1) WO2013095637A9 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108241504A (zh) 2011-12-23 2018-07-03 英特尔公司 经改进的提取指令的装置和方法
CN107220029A (zh) 2011-12-23 2017-09-29 英特尔公司 掩码置换指令的装置和方法
US9946540B2 (en) 2011-12-23 2018-04-17 Intel Corporation Apparatus and method of improved permute instructions with multiple granularities
CN104081342B (zh) 2011-12-23 2017-06-27 英特尔公司 经改进的插入指令的装置和方法
US20160188530A1 (en) * 2014-12-27 2016-06-30 Intel Corporation Method and apparatus for performing a vector permute with an index and an immediate
US20160224512A1 (en) * 2015-02-02 2016-08-04 Optimum Semiconductor Technologies, Inc. Monolithic vector processor configured to operate on variable length vectors

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0731669B2 (ja) 1986-04-04 1995-04-10 株式会社日立製作所 ベクトル・プロセツサ
US5524256A (en) 1993-05-07 1996-06-04 Apple Computer, Inc. Method and system for reordering bytes in a data stream
US6058465A (en) 1996-08-19 2000-05-02 Nguyen; Le Trong Single-instruction-multiple-data processing in a multimedia signal processor
US5832288A (en) * 1996-10-18 1998-11-03 Samsung Electronics Co., Ltd. Element-select mechanism for a vector processor
US7133040B1 (en) 1998-03-31 2006-11-07 Intel Corporation System and method for performing an insert-extract instruction
US6041404A (en) 1998-03-31 2000-03-21 Intel Corporation Dual function system and method for shuffling packed data elements
US6191606B1 (en) 1998-09-10 2001-02-20 Intel Corporation Method and apparatus for reducing standby leakage current using input vector activation
US7529907B2 (en) 1998-12-16 2009-05-05 Mips Technologies, Inc. Method and apparatus for improved computer load and store operations
US6446198B1 (en) 1999-09-30 2002-09-03 Apple Computer, Inc. Vectorized table lookup
WO2001089098A3 (en) * 2000-05-05 2002-06-13 Ruby B Lee A method and system for performing permutations with bit permutation instructions
WO2001098898A1 (en) 2000-06-21 2001-12-27 Bops, Inc. Methods and apparatus for indirect vliw memory allocation
US7467287B1 (en) 2001-12-31 2008-12-16 Apple Inc. Method and apparatus for vector table look-up
US20100274988A1 (en) 2002-02-04 2010-10-28 Mimar Tibet Flexible vector modes of operation for SIMD processor
JP3772976B2 (ja) 2002-05-22 2006-05-10 ソニー株式会社 プロセッサ、エンコーダ、デコーダ及び電子機器
CN101051266A (zh) 2005-03-02 2007-10-10 英特尔公司 具有虚拟多线程的处理器
US7487502B2 (en) 2003-02-19 2009-02-03 Intel Corporation Programmable event driven yield mechanism which may activate other threads
US7085942B2 (en) 2003-05-21 2006-08-01 Agilent Technologies, Inc. Method and apparatus for defining an input state vector that achieves low power consumption in a digital circuit in an idle state
GB2409059B (en) 2003-12-09 2006-09-27 Advanced Risc Mach Ltd A data processing apparatus and method for moving data between registers and memory
GB2409062C (en) 2003-12-09 2007-12-11 Advanced Risc Mach Ltd Aliasing data processing registers
JP3988144B2 (ja) 2004-02-23 2007-10-10 日本電気株式会社 ベクトル処理装置、及び、追い越し制御回路
US7721069B2 (en) 2004-07-13 2010-05-18 3Plus1 Technology, Inc Low power, high performance, heterogeneous, scalable processor architecture
CN101031904A (zh) 2004-07-13 2007-09-05 3加1科技公司 带有两类子处理器以执行多媒体应用的可编程处理器系统
US7996833B2 (en) 2004-07-31 2011-08-09 Hewlett-Packard Development Company, L.P. Method and system for replacing instructions and instruction blocks in computer code
US7516299B2 (en) 2005-08-29 2009-04-07 International Business Machines Corporation Splat copying GPR data to vector register elements by executing lvsr or lvsl and vector subtract instructions
US7457938B2 (en) * 2005-09-30 2008-11-25 Intel Corporation Staggered execution stack for vector processing
WO2007057832A3 (en) 2005-11-15 2007-08-02 Nxp Bv Vector shuffle unit
US9436468B2 (en) * 2005-11-22 2016-09-06 Intel Corporation Technique for setting a vector mask
JP3961545B2 (ja) 2005-11-29 2007-08-22 株式会社コナミデジタルエンタテインメント オブジェクト選択装置、オブジェクト選択方法、ならびに、プログラム
US20070139421A1 (en) 2005-12-21 2007-06-21 Wen Chen Methods and systems for performance monitoring in a graphics processing unit
US20080010413A1 (en) * 2006-07-07 2008-01-10 Krishnan Kunjunny Kailas Method and apparatus for application-specific dynamic cache placement
US8312069B2 (en) 2006-10-17 2012-11-13 International Business Machines Corporation Permute unit and method to operate a permute unit
US9495724B2 (en) 2006-10-31 2016-11-15 International Business Machines Corporation Single precision vector permute immediate with “word” vector write mask
US7921274B2 (en) 2007-04-19 2011-04-05 Qualcomm Incorporated Computer memory addressing mode employing memory segmenting and masking
US20090150648A1 (en) 2007-12-06 2009-06-11 Eric Oliver Mejdrich Vector Permute and Vector Register File Write Mask Instruction Variant State Extension for RISC Length Vector Instructions
US20090172348A1 (en) 2007-12-26 2009-07-02 Robert Cavin Methods, apparatus, and instructions for processing vector data
US9529592B2 (en) 2007-12-27 2016-12-27 Intel Corporation Vector mask memory access instructions to perform individual and sequential memory access operations if an exception occurs during a full width memory access operation
US8909901B2 (en) * 2007-12-28 2014-12-09 Intel Corporation Permute operations with flexible zero control
US20090307175A1 (en) 2008-06-10 2009-12-10 International Business Machines Corporation Parallel pattern matching on multiple input streams in a data processing system
US8051226B2 (en) * 2008-06-13 2011-11-01 Freescale Semiconductor, Inc. Circular buffer support in a single instruction multiple data (SIMD) data processor
US8555034B2 (en) 2009-12-15 2013-10-08 Oracle America, Inc. Execution of variable width vector processing instructions
US8996845B2 (en) 2009-12-22 2015-03-31 Intel Corporation Vector compare-and-exchange operation
US20120185670A1 (en) 2011-01-14 2012-07-19 Toll Bret L Scalar integer instructions capable of execution with three registers
US20120216011A1 (en) 2011-02-18 2012-08-23 Darryl Gove Apparatus and method of single-instruction, multiple-data vector operation masking
US9436469B2 (en) 2011-12-15 2016-09-06 Intel Corporation Methods to optimize a program loop via vector instructions using a shuffle table and a mask store table
CN104081342B (zh) 2011-12-23 2017-06-27 英特尔公司 经改进的插入指令的装置和方法
CN107220029A (zh) 2011-12-23 2017-09-29 英特尔公司 掩码置换指令的装置和方法
CN108241504A (zh) 2011-12-23 2018-07-03 英特尔公司 经改进的提取指令的装置和方法

Also Published As

Publication number Publication date Type
CN104011616B (zh) 2017-08-29 grant
US9658850B2 (en) 2017-05-23 grant
WO2013095637A9 (en) 2013-09-06 application
US20130290687A1 (en) 2013-10-31 application
WO2013095637A1 (en) 2013-06-27 application
CN104011616A (zh) 2014-08-27 application

Similar Documents

Publication Publication Date Title
US20130339661A1 (en) Efficient zero-based decompression
WO2013095662A1 (en) Systems, apparatuses, and methods for performing vector packed unary encoding using masks
US20140181464A1 (en) Coalescing adjacent gather/scatter operations
US20130275730A1 (en) Apparatus and method of improved extract instructions
US9389861B2 (en) Systems, apparatuses, and methods for mapping a source operand to a different range
US20130339664A1 (en) Instruction execution unit that broadcasts data values at different levels of granularity
US20140208065A1 (en) Apparatus and method for mask register expand operation
US20130283021A1 (en) Apparatus and method of improved insert instructions
US20130339678A1 (en) Multi-element instruction with different read and write masks
US20130290687A1 (en) Apparatus and method of improved permute instructions
WO2012134558A1 (en) Systems, apparatuses, and methods for expanding a memory source into a destination register and compressing a source register into a destination memory location
WO2012134560A1 (en) Systems, apparatuses, and methods for blending two source operands into a single destination using a writemask
US20140201497A1 (en) Instruction for element offset calculation in a multi-dimensional array
CN104094182A (zh) 掩码置换指令的装置和方法
US9218182B2 (en) Systems, apparatuses, and methods for performing a shuffle and operation (shuffle-op)
US20130275734A1 (en) Packed data operation mask concatenation processors, methods, systems and instructions
WO2012135494A2 (en) System, apparatus, and method for aligning registers
US9424327B2 (en) Instruction execution that broadcasts and masks data values at different levels of granularity
US20140052969A1 (en) Super multiply add (super madd) instructions with three scalar terms
JP2014510351A (ja) マスクレジスタを用いてジャンプを行うシステム、装置、および方法
JP2015535982A (ja) 単一の命令に応じて回転及びxorを実行するためのシステム、装置及び方法
US20140052968A1 (en) Super multiply add (super madd) instruction
WO2013095611A1 (en) Apparatus and method for performing a permute operation
US9772848B2 (en) Three-dimensional morton coordinate conversion processors, methods, systems, and instructions
US20140032877A1 (en) Apparatus and method for an instruction that determines whether a value is within a range

Legal Events

Date Code Title Description
PB01
SE01