CN107359029A - 一种用于抑制vfto的氧化铝晶须绝缘子 - Google Patents

Abstract

本申请涉及电力设备技术领域，尤其涉及一种用于抑制VFTO的氧化铝晶须绝缘子。该绝缘子包括：中心嵌件、氧化铝晶须绝缘区、爬电区和固定法兰，其中，所述中心嵌件设置于一空心锥体的顶端，所述锥体靠近所述中心嵌件的一端为所述氧化铝晶须绝缘区，其余部分为所述爬电区，所述爬电区的底部与所述固定法兰相连接。该氧化铝晶须绝缘区中的氧化铝晶须和基体之间形成了大量的接触界面，当有外加的VFTO作用于绝缘子表面时，该接触界面可以提高VFTO的折返次数，限制VFTO在盆式绝缘子中的传播，抑制其在盆式绝缘子表面形成法向电场分布。从而当VFTO波出现时，大大降低绝缘子侧壁上的电荷积聚，保持绝缘子的可靠性。

Description

一种用于抑制VFTO的氧化铝晶须绝缘子

技术领域

本申请涉及电力设备技术领域，尤其涉及一种用于抑制VFTO的氧化铝晶须绝缘子。

背景技术

GIS(Gas Insulated Switchgear,气体绝缘金属封闭组合电器)具有占地面积与空间体积小、运行安全可靠、受自然环境影响小、断路器开断性能好、安装方便等诸多特点，因此被广泛应用于交流变电站中。在GIS中绝缘子是很重要的绝缘部件，起到固定、绝缘和密封等作用。

目前，GIS设备中常用的绝缘子包括中心嵌块、绝缘区和连接座。当有VFTO(Veryfast transient overvoltage，快速暂态过电压)作用于该绝缘子表面时，该绝缘子无法使电荷消散，从而导致绝缘子承受较大直流电压，进而导致绝缘子上承受相当高的瞬态电压，对绝缘子稳定运行带来严重危害。另外，GIS运行过程中，在VFTO的作用下，绝缘子表面也将引入电荷，这将使母线段绝缘子在运行过程中电场分布受到严重的畸变，很容易引发沿面闪络，进而导致电气设备损坏或电力系统大面积停电。

近年来，解决目前GIS运行过程中表面电荷积聚滞留问题，提高VFTO的作用下绝缘子运行稳定性，将成为提高交流GIS运行稳定性，以及解决交流GIS运行过程中发生不明闪络问题的关键，具有重大科研意义及应用价值。然而，目前为止，大部分相关研究仍停留在仿真分析，以及小试品小样块的改性研究，具有工业应用潜能的用于抑制VFTO的绝缘子仍然鲜见报道。

发明内容

本申请提供一种用于抑制VFTO的氧化铝晶须绝缘子，以解决在VFTO的作用下，绝缘子表面电荷聚集，导致GIS设备运行不稳定的问题。

一种用于抑制VFTO的氧化铝晶须绝缘子，包括：中心嵌件、氧化铝晶须绝缘区、爬电区和固定法兰，其中，所述中心嵌件设置于一空心锥体的的顶端，所述锥体靠近所述中心嵌件的一端为所述氧化铝晶须绝缘区，其余部分为所述爬电区，所述爬电区的底部与所述固定法兰相连接。

可选的，所述氧化铝晶须绝缘区的材料为环氧树脂基氧化铝晶须，其中，所述氧化铝晶须的含量为10％-15％之间任一数值。

可选的，所述爬电区包括：

环氧树脂基碳化硅填料，其中，碳化硅的添加量为10％-15％之间任一数值；或者，

环氧树脂基氧化锌填料，其中，氧化锌的添加量为10％-15％之间任一数值；或者，

环氧树脂基碳化硅氧化锌混合料，其中，碳化硅和氧化锌的添加总量为10％-15％之间任一数值。

可选的，所述中心嵌件包括嵌块、固定环和固定钩；所述嵌块为柱状结构，所述嵌块的的侧壁上设有多个凹槽和凸起，所述凸起上设有所述固定环，所述固定环的上设有所述固定钩。

可选的，所述嵌块的上底面和下底面中心部位分别设有一个定位孔；所述上底面或下底面上设有多个螺栓固定孔。

可选的，所述锥体的顶角为60度至150度之间任一数值。

本申请提供的技术方案包括以下有益技术效果：

本申请实施例提供的绝缘子，设有氧化铝晶须绝缘区，该氧化铝晶须绝缘区中的氧化铝晶须和基体之间形成了大量的接触界面，当有外加的VFTO作用于绝缘子表面时，该接触界面可以提高VFTO的折返次数，限制VFTO在盆式绝缘子中的传播，抑制其在盆式绝缘子表面形成法向电场分布。从而当VFTO波出现时，大大降低绝缘子侧壁上的电荷积聚，保持绝缘子的可靠性。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种用于抑制VFTO的氧化铝晶须绝缘子的结构示意图。

图2为本申请实施例提供的中心嵌件的结构示意图。

图3本申请实施例提供的中心嵌件处施加的VFTO波形图。

图4为本申请实施例提供的固定法兰处的电势图。

附图标记说明：

1、中心嵌件；11、嵌块；12、固定环；13、固定钩；14、定位孔；15、螺栓固定孔；2、氧化铝晶须绝缘区；3、爬电区；4、固定法兰。

具体实施方式

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

实施例1

图1为本申请实施例提供的一种用于抑制VFTO的氧化铝晶须绝缘子的结构示意图。参见图1，该绝缘子包括：中心嵌件1、氧化铝晶须绝缘区2、爬电区3和固定法兰4。其中，该中心嵌件1设置于一空心锥体的的顶端，该锥体分为两个部分，其中靠近中心嵌件1的一端为氧化铝晶须绝缘区2，其余部分为爬电区3，该爬电区3的底部与固定法兰4相连接。也就是说，该绝缘子的纵截面为“V”型结构。

可选的，本申请实施例提供的氧化铝晶须绝缘区2为环氧树脂基氧化铝晶须缘区，其中氧化铝晶须的添加量可以为5-10％之间任一数值，例如8％。需要说明的是，本申请中所说的含量均指质量百分数。

该爬电区3为环氧树脂基碳化硅填料爬电区，其中，碳化硅的的添加量为10-15％之间任一数值。该碳化硅为纳米级微粒，以保证该微粒能够均匀分散于环氧树脂基体内。或者，本申请实施例提供的氧化铝晶须绝缘区2为环氧树脂基氧化锌填料爬电区。其中，氧化锌的添加量也为10-15％之间任一数值。或者，本申请实施例提供的氧化铝晶须绝缘区2为环氧树脂基碳化硅氧化锌混合料爬电区。其中，碳化硅氧化锌混合料的添加量也为10-15％之间任一数值。

需要说明的是，碳化硅和氧化锌均为是半导体材料，其导电性能介于导体和半导体之间。在高电压的作用下，碳化硅和氧化锌等半导体材料会转变为导体材料。

可选的，本实施例提供的锥体的顶角为60度至150度之间任一数值，例如，该锥体的顶角可以为90度。

图2为本申请实施例提供的中心嵌件1的结构示意图。参见图2，该中心嵌件1包括嵌块11、固定环12和固定钩13。该嵌块11为柱状结构，该柱状结构可以为圆柱体或者立方体的铝块。该柱状嵌块11的的侧壁为凹凸不平的结构，设有多个凹槽和凸起。其中，部分凸起上设有该固定环12，例如，该柱体侧壁同一高度线上均匀分布的四个凸起上分别设有一个固定环12。该固定环12与凸起过盈连接，防止固定环12从嵌块11上脱落。该固定环12任意一侧的侧壁上设有固定钩13，该固定钩13通过螺栓设置于该固定环12上。具体地，该螺栓依次穿过固定钩13、固定环12上壁、凸起、固定环12下壁，再使用螺母将固定钩13紧紧固定于中心嵌件1上。

需要说明的是，在本申请实施例中，上述设置于嵌块11周围的凸起、凹槽和固定钩13，都是用于保证绝缘子在在制造的过程中，中心嵌件1能够与氧化铝晶须绝缘区2紧密连接，避免在使用的过程中，中心嵌件1从绝缘子上脱落。

可选的，本申请实施例提供的嵌块11的上底面和下底面中心部位分别设有一个定位孔14，用于安插定位销，保证绝缘子在制造的过程中，中心嵌件1的位置不偏离预设的位置。

另外，该嵌块11的上底面或下底面上设有多个螺栓固定孔15，用于将该绝缘子固定于GIS设备上。示例性的，该螺栓固定孔15的数量为4个，均匀设置于该定位孔14的四周。

实施例2

本申请实施例1提供的绝缘子的各个部件，包括中心嵌件1、氧化铝晶须绝缘区2、爬电区3和固定法兰4，为一体化连接结构，而不是通过螺栓、螺钉等方式连接的。本实施例则主要对该绝缘子的制备方法进行说明。

本申请实施例提供的一体化绝缘子通过真空浇铸的方法制备而成。在GIS的运行过程中，在VFTO的作用下，绝缘子表面会引入电荷。相比于螺栓连接，一体化的连接结构有利于减少绝缘子本身的电阻，便于聚集在绝缘子表面的电荷消散。

具体地，本申请实施例提供的一体化绝缘子制备方法如下所示：

(1)制备中心嵌件1。包括制备嵌块11，在嵌块11侧壁的凸起安装固定环12，并使用螺栓将固定钩13固定于该固定环12上；还包括制备上述定位孔14和螺栓固定孔15。

(2)浇铸氧化铝晶须绝缘区2。将中心嵌件1放置在绝缘子模具中，使用定位孔14分别将中心嵌件1的上下底面固定于模具的上下模内，在环氧树脂基氧化铝晶须填料内加入固化剂，采用真空浇铸工艺浇铸氧化铝晶须绝缘区2，使氧化铝晶须绝缘区2与中心嵌件1的侧壁紧密结合。该侧壁的凸起、凹槽和固定钩13能够促进氧化铝晶须绝缘区2和中心嵌件1的侧壁紧密集合，形成一个牢固的整体。

(3)浇铸爬电区3和固定法兰4。在氧化铝晶须绝缘区2浇铸结束后大约四个小时，氧化铝晶须绝缘区2的材料已凝固，此时在上一步骤的基础上，在环氧树脂基碳化硅填料，或者环氧树脂基碳化硅氧化锌混合料内加入固化剂，浇铸爬电区3和固定法兰4。待该填料凝固后，即可获得本申请实施例提供的绝缘子。

实施例3

本实施例分别使用爬电区3的氧化铝晶须的添加量分别为0％、5％和10％的绝缘子进行VFTO波施加实验，以检测该绝缘子对表面电荷的消散效果，具体如下所示。

图3本申请实施例提供的中心嵌件1处施加的VFTO波形图。在上述每一个绝缘子的中心嵌件1处施加该VFTO波，并采集高压电极到每个绝缘子表面固定法兰4的表面电势数据，获得如图4所示高压电极到绝缘子的固定法兰4的电势图。

从图4可以看出，爬电区3中氧化铝晶须的添加量为0％的绝缘子的表面电势最高，其次为添加量为5％的绝缘子，而添加量为10％的绝缘子的表面电势最低，而且抑制能力随着掺杂含量增加而增加。由此可见，该绝缘子明显起到了抑制VFTO作用绝缘子下表面电荷积聚的效果。

这是由于该氧化铝晶须绝缘区中的氧化铝晶须和基体之间形成了大量的接触界面，当有外加的VFTO作用于绝缘子表面时，该接触界面可以提高VFTO的折返次数，限制VFTO在盆式绝缘子中的传播，抑制其在盆式绝缘子表面形成法向电场分布。从而当VFTO波出现时，大大降低绝缘子侧壁上的电荷积聚，保持绝缘子的可靠性。

需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本申请的具体实施方式，使本领域技术人员能够理解或实现本申请。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

应当理解的是，本申请并不局限于上面已经描述并在附图中示出的内容，并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。

Claims (6)

1.一种用于抑制VFTO的氧化铝晶须绝缘子，其特征在于，包括：中心嵌件(1)、氧化铝晶须绝缘区(2)、爬电区(3)和固定法兰(4)，其中，所述中心嵌件(1)设置于一空心锥体的的顶端，所述锥体靠近所述中心嵌件(1)的一端为所述氧化铝晶须绝缘区(2)，其余部分为所述爬电区(3)，所述爬电区(3)的底部与所述固定法兰(4)相连接。

2.根据权利要求1所述的用于抑制VFTO的氧化铝晶须绝缘子，其特征在于，所述氧化铝晶须绝缘区(2)的材料为环氧树脂基氧化铝晶须，其中，所述氧化铝晶须的含量为10％-15％之间任一数值。

3.根据权利要求1所述的用于抑制VFTO的氧化铝晶须绝缘子，其特征在于，所述爬电区(3)包括：

环氧树脂基碳化硅填料，其中，碳化硅的添加量为10％-15％之间任一数值；或者，

环氧树脂基氧化锌填料，其中，氧化锌的添加量为10％-15％之间任一数值；或者，

环氧树脂基碳化硅氧化锌混合料，其中，碳化硅和氧化锌的添加总量为10％-15％之间任一数值。

4.根据权利要求1所述的用于抑制VFTO的氧化铝晶须绝缘子，其特征在于，所述中心嵌件(1)包括嵌块(11)、固定环(12)和固定钩(13)；所述嵌块(11)为柱状结构，所述嵌块(11)的侧壁上设有多个凹槽和凸起，所述凸起上设有所述固定环(12)，所述固定环(12)的上设有所述固定钩(13)。

5.根据权利要求4所述的用于抑制VFTO的氧化铝晶须绝缘子，其特征在于，所述嵌块(11)的上底面和下底面中心部位分别设有一个定位孔(14)；所述上底面或下底面上设有多个螺栓固定孔(15)。

6.根据权利要求1所述的用于抑制VFTO的氧化铝晶须绝缘子，其特征在于，所述锥体的顶角为60度至150度之间任一数值。