CN107358912A - 一种单双色led显示屏驱动芯片 - Google Patents
一种单双色led显示屏驱动芯片 Download PDFInfo
- Publication number
- CN107358912A CN107358912A CN201710711955.1A CN201710711955A CN107358912A CN 107358912 A CN107358912 A CN 107358912A CN 201710711955 A CN201710711955 A CN 201710711955A CN 107358912 A CN107358912 A CN 107358912A
- Authority
- CN
- China
- Prior art keywords
- signal
- row
- chip
- buffer
- led display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000872 buffer Substances 0.000 claims abstract description 47
- 102100033270 Cyclin-dependent kinase inhibitor 1 Human genes 0.000 claims description 4
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 claims description 4
- 101000944380 Homo sapiens Cyclin-dependent kinase inhibitor 1 Proteins 0.000 claims description 4
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 claims description 4
- 101000631899 Homo sapiens Ribosome maturation protein SBDS Proteins 0.000 claims description 4
- 102100028750 Ribosome maturation protein SBDS Human genes 0.000 claims description 4
- 208000028485 lattice corneal dystrophy type I Diseases 0.000 claims description 4
- 230000005611 electricity Effects 0.000 claims description 2
- 230000003111 delayed effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 239000000686 essence Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
本发明提供了一种单双色LED显示屏驱动芯片，其包括：显示允许信号缓冲器，其包括显示允许信号输入端OEI和显示允许信号输出端OE0；第一路行信号缓冲器，其包括第一行信号输入端A1和第一行信号输出端A0；第二路行信号缓冲器，其包括第二行信号输入端B1和第二行信号输出端B0；2‑4 译码器，分别与所述显示允许信号输入端OEI、所述第一行信号输入端A1和所述第二行信号输入端B1相连接，用于在所述显示允许信号的控制下，对所述第一路行译码输入信号和所述第二路行译码输入信号进行译码，输出 4路译码信号。采用本发明的单双色LED显示屏驱动芯片，可降低单双色LED显示屏驱动电路的成本。
Description
技术领域
本发明涉及LED领域，特别涉及一种单双色LED显示屏驱动芯片。
背景技术
通常的LED显示屏分为全彩LED电子屏与单双色LED显示屏。单双色LED显示屏因此成本低，功耗小，广泛用于商场，商店，银行等各种需要显示文字，招牌，广告领域。
现有技术中的单双色LED显示屏的驱动方案为：采用八位移位寄存器、八位数据缓冲器、三八译码器、列驱动pmos管的组合来驱动LED显示屏。
随着市场需求的不断扩大，竞争越来越激烈，成本的考量占有突出的重要地位。现有技术中的单双色LED显示屏的驱动方案中，因为采用多个芯片的组合，导致成本高，竞争力低。
发明内容
本发明的目的是提供一种低成本的单双色LED显示屏驱动芯片，以解决现有技术的单双色LED显示屏的驱动方案成本高的问题。
在本发明实施例中，提供了一种单双色LED显示屏驱动芯片，其包括：
显示允许信号缓冲器，其包括显示允许信号输入端OEI和显示允许信号输出端OE0，用于将所述显示允许信号输入端OEI输入的显示允许信号进行缓存后输出到所述显示允许信号输出端OE0；
第一路行信号缓冲器，其包括第一行信号输入端A1和第一行信号输出端A0，用于将所述第一行信号输入端A1输入的第一路行译码输入信号进行缓存后输出到所述第一行信号输出端A0；
第二路行信号缓冲器，其包括第二行信号输入端B1和第二行信号输出端B0，用于将所述第二行信号输入端B1输入的第二路行译码输入信号进行缓存后输出到所述第二行信号输出端B0；
2-4 译码器，分别与所述显示允许信号输入端OEI、所述第一行信号输入端A1和所述第二行信号输入端B1相连接，用于在所述显示允许信号的控制下，对所述第一路行译码输入信号和所述第二路行译码输入信号进行译码，输出 4路译码信号。
在本发明实施例中，所述芯片还包括连接于所述第一行信号输入端A1和所述2-4译码器之间的单稳态保护电路，单稳态保护电路用于在所述行译码输入信号 AI 停止跳变约130ms后进入保护状态，将关闭行译码输出。
在本发明实施例中，所述芯片还包括锁存信号缓冲器，所述锁存信号缓冲器包括锁存信号输入端LCDI和锁存信号缓冲输出端LCDO。
在本发明实施例中，所述芯片还包括时钟缓冲器，所述时钟缓冲器包括移位时钟输入端CLK1和移位时钟输出端CLKO。
在本发明实施例中，所述芯片还包括第一移位数据缓冲器，所述第一移位数据缓冲器包括第一移位数据输入端SDI0和第一移位数据输出端SDO0。
在本发明实施例中，所述芯片还包括第二移位数据缓冲器，所述第二移位数据缓冲器包括第二移位数据输入端SDI1和第二移位数据输出端SDO1。
在本发明实施例中，所述芯片还包括电源正极输入端VDD。
在本发明实施例中，所述芯片还电源负极输入端GND。
与现有技术相比较，本发明的单双色LED显示屏驱动芯片将现有技术中的单双色LED显示屏驱动电路中的多个芯片的功能集成到一个芯片中，降低了单双色LED显示屏驱动方案的成本；进一步的，在芯片的电路布局上进行了特殊的处理，使得芯片具有更强的抗干扰能力，提高了单双色LED显示屏驱动电路的性能。
附图说明
图1是本发明的单双色LED显示屏驱动芯片的逻辑结构示意图；
图2是本发明的单双色LED显示屏驱动芯片的封装结构示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
以下结合具体实施例对本发明的实现进行详细描述：
如图1所示，在本发明实施例中，提供了一种单双色LED显示屏驱动芯片，其包括显示允许信号缓冲器11、第一路行信号缓冲器12、第二路行信号缓冲器13、2-4 、译码器14、单稳态保护电路15、锁存信号缓冲器16、时钟缓冲器17、第一移位数据缓冲器18和第二移位数据缓冲器19。下面分别进行详细说明。
所述显示允许信号缓冲器11包括显示允许信号输入端OEI和显示允许信号输出端OE0，用于将所述显示允许信号输入端OEI输入的显示允许信号进行缓存后输出到所述显示允许信号输出端OE0。
所述第一路行信号缓冲器12包括第一行信号输入端A1和第一行信号输出端A0，用于将所述第一行信号输入端A1输入的第一路行译码输入信号进行缓存后输出到所述第一行信号输出端A0。
所述第二路行信号缓冲器13包括第二行信号输入端B1和第二行信号输出端B0，用于将所述第二行信号输入端B1输入的第二路行译码输入信号进行缓存后输出到所述第二行信号输出端B0；
所述2-4 译码器14，分别与所述显示允许信号输入端OEI、所述第一行信号输入端A1和所述第二行信号输入端B1相连接，用于在所述显示允许信号的控制下，对所述第一路行译码输入信号和所述第二路行译码输入信号进行译码，输出 4路译码信号L0、L1、L2和L3，用于控制LED显示屏的行驱动管。4路行信号L0、L1、L2和L3，是所述第一行信号输入端A1和所述第二行信号输入端B1的译码结果，低电平有效。如果所述显示允许信号输入端OEI的信号为低电平，则L0～L3 均为高电平。
所述单稳态保护电路15连接于所述第一行信号输入端A1和所述2-4 译码器之间，所述单稳态保护电路15用于在所述行译码输入信号 AI 停止跳变约130ms后进入保护状态，将关闭行译码输出。在所述单稳态保护电路15为保护状态后，L0～L3 会全部处于高电平状态。
所述锁存信号缓冲器16包括锁存信号输入端LCDI和锁存信号缓冲输出端LCDO，用于将所述锁存信号输入端LCDI输入的锁存信号进行缓存后输出到所述锁存信号缓冲输出端LCDO。
所述时钟缓冲器17包括移位时钟输入端CLK1和移位时钟输出端CLKO，用于将所述移位时钟输入端CLK1输入的时钟信号进行缓存后输出到所述移位时钟输出端CLKO。
所述第一移位数据缓冲器18包括第一移位数据输入端SDI0和第一移位数据输出端SDO0，用于将所述第一移位数据输入端SDI0输入的移位数据进行缓存后输出到所述第一移位数据输出端SDO0。
第二移位数据缓冲器19包括第二移位数据输入端SDI1和第二移位数据输出端SDO1，用于将所述第二移位数据输入端SDI1输入的移位数据进行缓存后输出到所述第二移位数据输出端SDO1。
如图2所示，所述芯片将所述显示允许信号缓冲器11、所述第一路行信号缓冲器12、所述第二路行信号缓冲器13、所述2-4 译码器14、所述单稳态保护电路15、所述锁存信号缓冲器16、所述时钟缓冲器17、所述第一移位数据缓冲器18和所述第二移位数据缓冲器19封装在一起，露出输出端和输出端，并进一步封装出电源正极输入端VDD和电源负极输入端GND，形成一个20个管脚的封装芯片结构。
综上所述，本发明的单双色LED显示屏驱动芯片将现有技术中的单双色LED显示屏驱动电路中的多个芯片的功能集成到一个芯片中，降低了单双色LED显示屏驱动方案的成本；进一步的，在芯片的电路布局上进行了特殊的处理，使得芯片具有更强的抗干扰能力，提高了单双色LED显示屏驱动电路的性能。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (8)
1.一种单双色LED显示屏驱动芯片，其特征在于，包括：
显示允许信号缓冲器，其包括显示允许信号输入端OEI和显示允许信号输出端OE0，用于将所述显示允许信号输入端OEI输入的显示允许信号进行缓存后输出到所述显示允许信号输出端OE0；
第一路行信号缓冲器，其包括第一行信号输入端A1和第一行信号输出端A0，用于将所述第一行信号输入端A1输入的第一路行译码输入信号进行缓存后输出到所述第一行信号输出端A0；
第二路行信号缓冲器，其包括第二行信号输入端B1和第二行信号输出端B0，用于将所述第二行信号输入端B1输入的第二路行译码输入信号进行缓存后输出到所述第二行信号输出端B0；
2-4 译码器，分别与所述显示允许信号输入端OEI、所述第一行信号输入端A1和所述第二行信号输入端B1相连接，用于在所述显示允许信号的控制下，对所述第一路行译码输入信号和所述第二路行译码输入信号进行译码，输出 4路译码信号。
2.如权利要求1所述的单双色LED显示屏驱动芯片，其特征在于，所述芯片还包括连接于所述第一行信号输入端A1和所述2-4 译码器之间的单稳态保护电路，单稳态保护电路用于在所述行译码输入信号 AI 停止跳变约130ms后进入保护状态，将关闭行译码输出。
3.如权利要求1或2所述的单双色LED显示屏驱动芯片，其特征在于，所述芯片还包括锁存信号缓冲器，所述锁存信号缓冲器包括锁存信号输入端LCDI和锁存信号缓冲输出端LCDO。
4.如权利要求1或2所述的单双色LED显示屏驱动芯片，其特征在于，所述芯片还包括时钟缓冲器，所述时钟缓冲器包括移位时钟输入端CLK1和移位时钟输出端CLKO。
5.如权利要求1或2所述的单双色LED显示屏驱动芯片，其特征在于，所述芯片还包括第一移位数据缓冲器，所述第一移位数据缓冲器包括第一移位数据输入端SDI0和第一移位数据输出端SDO0。
6.如权利要求1或2所述的单双色LED显示屏驱动芯片，其特征在于，所述芯片还包括第二移位数据缓冲器，所述第二移位数据缓冲器包括第二移位数据输入端SDI1和第二移位数据输出端SDO1。
7.如权利要求1或2所述的单双色LED显示屏驱动芯片，其特征在于，所述芯片还包括电源正极输入端VDD。
8.如权利要求1或2所述的单双色LED显示屏驱动芯片，其特征在于，所述芯片还电源负极输入端GND。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710711955.1A CN107358912A (zh) | 2017-08-18 | 2017-08-18 | 一种单双色led显示屏驱动芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710711955.1A CN107358912A (zh) | 2017-08-18 | 2017-08-18 | 一种单双色led显示屏驱动芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107358912A true CN107358912A (zh) | 2017-11-17 |
Family
ID=60286783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710711955.1A Pending CN107358912A (zh) | 2017-08-18 | 2017-08-18 | 一种单双色led显示屏驱动芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107358912A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109559677A (zh) * | 2018-12-20 | 2019-04-02 | 深圳市羽微电子有限公司 | 一种led显示屏驱动芯片 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101707041A (zh) * | 2009-08-04 | 2010-05-12 | 深圳市天微电子有限公司 | 一种用于led广告显示屏的集成驱动装置 |
| CN201820427U (zh) * | 2010-09-03 | 2011-05-04 | 南京德普达电子技术有限公司 | 基于普通恒流源驱动芯片的led灰度显示控制装置 |
| CN102956190A (zh) * | 2011-08-31 | 2013-03-06 | 深圳市明微电子股份有限公司 | 一种显示驱动控制集成装置 |
| CN202841658U (zh) * | 2012-10-26 | 2013-03-27 | 山东欧龙电子科技有限公司 | 十管脚led智能驱动芯片 |
| CN205722740U (zh) * | 2016-05-11 | 2016-11-23 | 深圳市明微电子股份有限公司 | 一种led单双色屏的驱动电路及驱动芯片 |
| CN205881419U (zh) * | 2016-06-30 | 2017-01-11 | 深圳市富满电子集团股份有限公司 | 一种led显示屏的驱动芯片和led显示装置 |
| CN207233361U (zh) * | 2017-08-18 | 2018-04-13 | 深圳市德普微电子有限公司 | 一种单双色led显示屏驱动芯片 |
-
2017
- 2017-08-18 CN CN201710711955.1A patent/CN107358912A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101707041A (zh) * | 2009-08-04 | 2010-05-12 | 深圳市天微电子有限公司 | 一种用于led广告显示屏的集成驱动装置 |
| CN201820427U (zh) * | 2010-09-03 | 2011-05-04 | 南京德普达电子技术有限公司 | 基于普通恒流源驱动芯片的led灰度显示控制装置 |
| CN102956190A (zh) * | 2011-08-31 | 2013-03-06 | 深圳市明微电子股份有限公司 | 一种显示驱动控制集成装置 |
| CN202841658U (zh) * | 2012-10-26 | 2013-03-27 | 山东欧龙电子科技有限公司 | 十管脚led智能驱动芯片 |
| CN205722740U (zh) * | 2016-05-11 | 2016-11-23 | 深圳市明微电子股份有限公司 | 一种led单双色屏的驱动电路及驱动芯片 |
| CN205881419U (zh) * | 2016-06-30 | 2017-01-11 | 深圳市富满电子集团股份有限公司 | 一种led显示屏的驱动芯片和led显示装置 |
| CN207233361U (zh) * | 2017-08-18 | 2018-04-13 | 深圳市德普微电子有限公司 | 一种单双色led显示屏驱动芯片 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109559677A (zh) * | 2018-12-20 | 2019-04-02 | 深圳市羽微电子有限公司 | 一种led显示屏驱动芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Mai et al. | Low-power SRAM design using half-swing pulse-mode techniques | |
| US7535776B1 (en) | Circuit for improved SRAM write around with reduced read access penalty | |
| US7804699B2 (en) | Segmented ternary content addressable memory search architecture | |
| US8289048B2 (en) | State transitioning clock gating | |
| KR20130009865A (ko) | 반도체 장치 및 상호접속된 장치들을 갖는 시스템에서의 전력 소비를 감소시키는 방법 | |
| KR20080106414A (ko) | 임베딩된 메모리에서 비트 라인 프리차지 | |
| JP6668337B2 (ja) | レジスタファイル回路および最小動作供給電圧を改善するための方法 | |
| Choi et al. | A refresh-less eDRAM macro with embedded voltage reference and selective read for an area and power efficient Viterbi decoder | |
| CN103595371B (zh) | 一种基于n型sabl逻辑的双边沿d触发器 | |
| CN102710251A (zh) | 一种puf电路单元 | |
| CN207233361U (zh) | 一种单双色led显示屏驱动芯片 | |
| CN107358912A (zh) | 一种单双色led显示屏驱动芯片 | |
| CN107424557B (zh) | 一种单双色led显示屏驱动电路 | |
| CN103294567B (zh) | 一种单发射五级流水处理器的精确异常处理方法 | |
| US7161992B2 (en) | Transition encoded dynamic bus circuit | |
| CN1815621B (zh) | 访问存储器单元的系统和方法 | |
| US9094013B2 (en) | Single component sleep-convention logic (SCL) modules | |
| CN207233360U (zh) | 一种单双色led显示屏驱动电路 | |
| Oboril et al. | Normally-off stt-mram cache with zero-byte compression for energy efficient last-level caches | |
| CN101034585B (zh) | 一种无需灵敏放大器的sram体系电路 | |
| US8081526B1 (en) | Serialized chip enables | |
| US6597201B1 (en) | Dynamic predecoder circuitry for memory circuits | |
| CN102394637A (zh) | 基于灵敏放大逻辑的抗差分能量攻击的三值计数器 | |
| US10331413B2 (en) | Random number generating system and random number generating method thereof | |
| US7161862B1 (en) | Low power asynchronous sense amp |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171117 |