CN107358126B - 一种处理器 - Google Patents
一种处理器 Download PDFInfo
- Publication number
- CN107358126B CN107358126B CN201710454278.XA CN201710454278A CN107358126B CN 107358126 B CN107358126 B CN 107358126B CN 201710454278 A CN201710454278 A CN 201710454278A CN 107358126 B CN107358126 B CN 107358126B
- Authority
- CN
- China
- Prior art keywords
- application program
- instruction
- processor
- recombination
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000009466 transformation Effects 0.000 claims abstract description 83
- 238000005215 recombination Methods 0.000 claims abstract description 67
- 230000006798 recombination Effects 0.000 claims abstract description 67
- 230000002159 abnormal effect Effects 0.000 claims description 10
- 230000001131 transforming effect Effects 0.000 claims description 8
- 230000008521 reorganization Effects 0.000 claims description 4
- 238000012544 monitoring process Methods 0.000 claims description 2
- 238000005336 cracking Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/3017—Runtime instruction translation, e.g. macros
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Stored Programmes (AREA)
- Storage Device Security (AREA)
Abstract
本发明公开了一种处理器,包括:初始化单元、配置信息存储区和重组控制单元;初始化单元在应用程序加载之前,根据预置的变换规则对所述应用程序中的每条指令进行变换,得到初始态的应用程序并和变换规则保存至配置信息存储区中;重组控制单元从配置信息存储区中读取相应的初始态的应用程序和变换规则;根据变换规则的逆向规则对初始态的应用程序中的每条指令进行重组操作,将重组操作后的每条指令输入至译码器进行译码,得到的控制信号发送至相应资源部件以执行。本方案能够有效地提高处理器中的应用程序的破解成本,在不改变译码器的译码逻辑的基础上,巧妙地通过指令重组将符合译码器需求的安全的指令输入至译码器中进行译码,保障处理器的运行安全。
Description
技术领域
本发明涉及处理器技术领域,特别涉及一种具有高安全级别的处理器。
背景技术
由于信息技术的快速发展,信息安全的重要性与日俱增。要保证信息的安全,必须确保处理器的安全性。安全处理器是信息安全领域的关键技术。
目前的“安全处理器”,主要通过运行加密算法软件来实现处理器的安全处理。但是这种加密算法被破解的几率较大,且加密算法的实现大大降低了处理器的整体性能,随着实际当中对数据处理速率的要求越来越高,简单的用加密算法软件来保证处理的安全已不再适用。
发明内容
有鉴于此,本发明提供了一种处理器,以至少部分地解决上述问题。
本发明提供了一种处理器,包括:初始化单元、配置信息存储区和重组控制单元;
所述初始化单元用于在应用程序加载之前,根据预置的变换规则对所述应用程序中的每条指令进行变换,得到初始态的应用程序,将初始态的应用程序和所述变换规则保存至配置信息存储区中;
所述重组控制单元用于在所述应用程序加载时,从所述配置信息存储区中读取相应的初始态的应用程序和所述变换规则;根据所述变换规则的逆向规则对所述初始态的应用程序中的每条指令进行重组操作,将重组操作后的每条指令输入至所述处理器的译码器进行译码,由译码器将译码得到的控制信号发送至所述处理器的相应资源部件以执行。
可选地,所述应用程序的每条指令由顺序固定的N个指令段构成;所述变换规则由顺序固定的N个控制编码构成;
所述初始化单元用于将所述应用程序的每条指令中第i个指令段重置到所述N个控制编码中的第i个控制编码指示的数据位上,得到初始态的应用程序;
所述重组控制单元与多个选择器连接,用于选择N个1/N选择器,对于所述初始态的应用程序中的每条指令,将该条指令分别发送至N个1/N选择器的输入端,并将所述N个控制编码中的第i个控制编码分配至所述N个1/N选择器中的第i个1/N选择器的选择控制端;
每个1/N选择器用于从输入的指令中选择输出与选择控制端指示的数据位对应的指令段;N个1/N选择器选择输出的N个指令段按照N个1/N选择器的顺序合成一条指令输入至译码器中;
其中,N为正整数;i为从1至N的正整数。
可选地,所述重组控制单元还用于在完成初始态的应用程序中的最后一条指令的重组以及译码后,清空所读取的数据,将与所述重组控制单元连接的多个选择器的输入端和选择控制端均置空,恢复至所述重组控制单元的复位状态。
可选地,每个指令段由一位或多位编码构成;
所述N个控制编码所指示的最大的数据位大于等于N。
可选地,所述初始化单元还用于在将初始态的应用程序和所述变换规则保存至配置信息存储区时,将所述应用程序的标识信息对应保存至配置信息存储区;
所述重组控制单元用于在加载所述应用程序时根据所述应用程序的标识信息从所述配置信息存储区中读取初始态的应用程序和相应的变换规则。
可选地,所述预置的变换规则适用于当前被进行初始化的应用程序;或者,所述预置的变换规则适用于所述处理器中加载的所有应用程序。
可选地,所述预置的变换规则是在对所述应用程序进行初始化之前基于随机数生成的变换规则;
或者,
所述处理器还包括:配置信息输入接口;所述预置的变换规则是在对所述应用程序进行初始化之前从配置信息输入接口获取到的用户输入的变换规则。
可选地,所述处理器还包括:异常复位逻辑单元;
所述异常复位逻辑单元与所述重组控制单元连接,用于监测所述重组控制单元的工作状态,当监测到所述重组控制单元的工作状态发生异常时,控制所述重组控制单元恢复至复位状态。
可选地,所述处理器还包括:现场可编程门阵列;
所述现场可编程门阵列作为所述重组控制单元和所述重组控制单元连接的选择器的选备,所述现场可编程门阵列用于当所述重组控制单元和/或所述重组控制单元连接的选择器出现异常时代替所述重组控制单元和/或所述重组控制单元连接的选择器进行工作。
可选地,所述处理器还包括:加解密单元;
所述初始化单元用于通过所述加解密单元对初始态的应用程序以及相应的变换规则进行加密处理后再保存至配置信息存储区;
所述重组控制单元用于在从配置信息存储区中读取初始态的应用程序以及相应的变换规则时,通过所述加解密单元对所读取的初始态的应用程序以及相应的变换规则进行解密。
由上述可知,本发明实施例提供的这种处理器在加载应用程序之前,先对应用程序中的指令进行变换,经过指令变换后的应用程序被称为初始态的应用程序,其含义是:通过个性化定制的指令来表达的应用程序;则对应用程序中的指令进行变换的过程实质上是将由标准化指令表达的应用程序换转为由定制化指令表达的应用程序。通过选用不同的变换规则,使得不同的处理器可以分别以不同的指令来表达同一个应用程序,不同的处理器支持不同的定制化的指令体系,甚至同一个处理器中的不同的应用程序通过不同的定制化的指令来表达;在处理器需要加载应用程序时,再对由定制化指令表达的初始态的应用程序进行重组操作,转换为由标准化指令表达的应用程序并输入到译码器中,以使得译码器能够照常进行译码工作,并将译码得到的控制信号发送至处理器的相应资源部件以执行。本方案提供的这种处理器能够有效地提高处理器中的应用程序的破解成本,保障处理器所加载运行的应用程序是完整安全的,在不改变译码器的译码逻辑的基础上,巧妙地通过指令重组将符合译码器需求的安全的指令输入至译码器中进行译码,保障处理器的运行安全,使得处理器更加安全稳固。
附图说明
图1是本发明实施例一中的一种处理器的结构图;
图2是本发明实施例二中的一种处理器的结构图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明实施方式作进一步地详细描述。
图1是本发明实施例一中的一种处理器的结构图。如图1所示,本发明实施例一中的处理器100包括:初始化单元110、配置信息存储区120和重组控制单元130。
初始化单元110用于在应用程序加载之前,根据预置的变换规则对所述应用程序中的每条指令进行变换,得到初始态的应用程序,将初始态的应用程序和所述变换规则保存至配置信息存储区120中。
重组控制单元130用于在所述应用程序加载时,从配置信息存储区120中读取相应的初始态的应用程序和所述变换规则;根据所述变换规则的逆向规则对所述初始态的应用程序中的每条指令进行重组操作,将重组操作后的每条指令输入至处理器100的译码器进行译码,由译码器将译码得到的控制信号发送至处理器100的相应资源部件以执行。
可见,图1所示的这种处理器在加载应用程序之前,先对应用程序中的指令进行变换,经过指令变换后的应用程序被称为初始态的应用程序,其含义是:通过个性化定制的指令来表达的应用程序;则对应用程序中的指令进行变换的过程实质上是将由标准化指令表达的应用程序换转为由定制化指令表达的应用程序。通过选用不同的变换规则,使得不同的处理器可以分别以不同的指令来表达同一个应用程序,不同的处理器支持不同的定制化的指令体系,甚至同一个处理器中的不同的应用程序通过不同的定制化的指令来表达;在处理器需要加载应用程序时,再对由定制化指令表达的初始态的应用程序进行重组操作,转换为由标准化指令表达的应用程序并输入到译码器中,以使得译码器能够照常进行译码工作,并将译码得到的控制信号发送至处理器的相应资源部件以执行。本方案提供的这种处理器能够有效地提高处理器中的应用程序的破解成本,保障处理器所加载运行的应用程序是完整安全的,在不改变译码器的译码逻辑的基础上,巧妙地通过指令重组将符合译码器需求的安全的指令输入至译码器中进行译码,保障处理器的运行安全,使得处理器更加安全稳固。
在本发明的一个实施例中,处理器100中待加载的应用程序的每条指令由顺序固定的N个指令段构成,在处理器100加载该应用程序之前,预置的变换规则由顺序固定的N个控制编码构成,应用程序的每条指令中的顺序固定的N个指令段与变换规则中的顺序固定的N个控制编码一一对应。则初始化单元110用于根据变换规则对应用程序中的每条指令进行变换,具体地,初始化单元110将该应用程序的每条指令中第i个指令段重置到变换规则中的N个控制编码中的第i个控制编码指示的数据位上,得到该应用程序转换得到的初始态的应用程序。其中,每个指令段由一位或多位编码构成,保证了初始化变换的灵活性;N个控制编码所指示的最大的数据位大于等于N。在初始化操作之后,初始化单元110在对该应用程序进行初始化之后,将初始态的应用程序与变换规则保存至配置信息存储区120中。
则在处理器100需要加载该应用程序时,重组控制单元130从配置信息存储区120中读取初始态的应用程序与变换规则,根据变换规则的逆向规则对初始态的应用程序中的每条指令进行重组操作;具体地,重组控制单元130与多个选择器连接,用于选择N个1/N选择器,所选择的N个1/N选择器顺序固定,顺序固定的N个1/N与变换规则中顺序固定的N个控制编码一一对应。重组控制单元130对于所述初始态的应用程序中的每条指令,将该条指令分别发送至N个1/N选择器的输入端,并将所述N个控制编码中的第i个控制编码分配至所述N个1/N选择器中的第i个1/N选择器的选择控制端;每个1/N选择器用于从输入的指令中选择输出与选择控制端指示的数据位对应的指令段;N个1/N选择器选择输出的N个指令段按照N个1/N选择器的顺序合成一条指令,即得到了由标准化指令表达的该条指令,将该条指令输入至译码器中,译码器译码得到相应的控制信号并发送至相应的资源部件,由资源部件根据控制信号执行相应的操作。其中,N为正整数;i为从1至N的正整数。
可以看出,处理器中的初始化单元通过对于应用程序中的每条指令中的指令段的数据位互换来得到由定制化的指令表达的初始态的应用程序,而当处理器欲加载该应用程序时,处理器中的重组控制单元利用多个选择器来对初始态的应用程序中的每条指令进行重组操作,其重组操作是,利用不同选择器从每条指令中选择出不同指令段来,选择出的指令段按照顺序构成由标准化的指令表达的一条指令,输入到译码器中进行译码并由其他资源器件加以执行。上述重组过程十分巧妙地将变换规则中的编码作为选择器的选择控制信号,从被初始化过程打乱数据位的指令中选择出相应数据位的相应指令,过程不复杂,安全价值却极高,符合处理器安全运行的需要。
进一步地,处理器100中的重组控制单元130还用于在完成初始态的应用程序中的最后一条指令的重组以及译码后,清空所读取的数据,将与所述重组控制单元连接的多个选择器的输入端和选择控制端均置空,恢复至所述重组控制单元的复位状态。
图2是本发明实施例二中的一种处理器的结构图。如图2所示,该处理器100包括:初始化单元110,配置信息存储区120、重组控制单元130、第一选择器141、第二选择器142、第三选择器143、第四选择器144、译码器150、配置信息输入接口160、异常复位逻辑单元170、现场可编程门阵列180、加解密单元190和处理器100中执行各种运算操作的资源部件。其中,初始化单元110、配置信息存储区120、重组控制单元130的功能在上文中已有所说明,重复的部分在此不再赘述。
以应用程序A为例,应用程序A中的每条指令均由4个指令段构成,如一条指令a的格式为:a1a2a3a4,说明指令a由指令段a1、指令段a2、指令段a3和指令段a4按照从前到后的顺序排列而成,不同的指令段可以代表不同的格式,每个指令段可以包括一位或多位编码,应用程序A中的其他条指令的结构与该指令a的结构同理,不再赘述。以及,当前预置的变换规则由4个控制编码构成,如当前的变换规则为(011,100,010,001);说明当前的变换规则由控制编码011、控制编码100、控制编码010和控制编码001按照从前到后的顺序排列构成。其中,当前的变换规则可以是初始化单元110执行初始化操作之前根据随机数随机产生的,这样使得每次随机产生的变换规则的相同性的概率极低,能够保证互不相同的定制化的指令,提高安全等级;或者,当前的变换规则也可以是具有管理员权限的用户通过配置信息输入接口160输入设置的,更加符合用户的自定义需求。
在处理器100加载应用程序A之前,初始化单元110根据当前的变换规则对应用程序A中的每条指令进行变换,对于应用程序A中的指令a,指令a中的第1个指令段a1与当前的变换规则中的第1个控制编码011对应,控制编码011指示“3”,说明控制编码011指示的数据位是第3位,则初始化单元110将指令段a1重置到控制编码011指示的第3位;指令a中的第2个指令段a2与当前的变换规则中的第2个控制编码100对应,控制编码100指示“4”,说明控制编码100指示的数据位是第4位,则初始化单元110将指令段a2重置到控制编码100指示的第4位;指令a中的第3个指令段a3与当前的变换规则中的第3个控制编码010对应,控制编码010指示“2”,说明控制编码010指示的数据位是第2位,则初始化单元110将指令段a3重置到控制编码010指示的第2位;以及,指令a中的第4个指令段a4与当前的变换规则中的第4个控制编码001对应,控制编码001指示“1”,说明控制编码001指示的数据位是第1位,则初始化单元110将指令段a4重置到控制编码001指示的第4位。因此,指令a的结构从a1a2a3a4变换为指令a’的结构a4a3a1a2,对于应用程序A中的其他条指令,同样依照上述方式进行初始化操作,得到各条变换后的指令,变换后的指令构成由定制化指令表达的初始态的应用程序A。在此之后,初始化单元110将初始态的应用程序A与当前的变换规则(011,100,010,001)对应保存到配置信息存储区120中,其中具体地,在将初始态的应用程序A与当前的变换规则(011,100,010,001)一同存储时,通过应用程序A的标识信息“A”一同对应保存至配置信息存储区120中,以该标识信息“A”作为初始态的应用程序A以及当前的变换规则(011,100,010,001)的索引信息。
则在处理器100需要加载应用程序A时,重组控制单元130根据标识信息“A”从配置信息存储区120中查找到并读取到相应的初始态的应用程序A以及变换规则(011,100,010,001),重组控制单元130选择第一选择器141、第二选择器142、第三选择器143和第四选择器144,对初始态的应用程序A中的每条指令进行重组操作,意味着将每条由定制化指令表达的指令重组为由标准化指令表达的指令。对于初始态的应用程序A中的一条指令a’:a4a3a1a2,重组控制单元130将该条指令分别发送至第一选择器141、第二选择器142、第三选择器143和第四选择器144的输入端,将变换规则中的第1个控制编码011发送至第一选择器141的选择控制端,将变换规则中的第2个控制编码100发送至第二选择器142的选择控制端,将变换规则中的第3个控制编码010发送至第三选择器143的选择控制端,将变换规则中的第4个控制编码001发送至第四选择器144的选择控制端;第一选择器141从指令a’中选择输出与其选择控制端输入的控制编码011指示的第3位数据位对应的指令段a1,第二选择器142从指令a’中选择输出与其选择控制端输入的控制编码100指示的第4位数据位对应的指令段a2,第三选择器143从指令a’中选择输出与其选择控制端输入的控制编码010指示的第2位数据位对应的指令段a3,第四选择器144从指令a’中选择输出与其选择控制端输入的控制编码001指示的第1位数据位对应的指令段a4,将四个选择器输出的指令段按照顺序合成一条指令为a1a2a3a4,即重组得到应用程序A原有的指令a,该指令是由标准化的指令表达的,符合译码器150的译码条件,将重组得到的指令a输入至译码器150中进行译码,译码器150将控制信号发送至相应的资源部件进行相应的操作。重组控制单元130对于初始态的应用程序A中的其他指令也是采用与上述相同的原则进行重组操作并输入至译码器150中的,在此不再赘述。
其中,当前的变换规则可以是仅仅适用于应用程序A的,也可以是适用于当前处理器100中预加载的所有应用程序的。在本例中,变换规则(011,100,010,001)仅适用于应用程序A,则当重组控制单元130完成初始态的应用程序A中的各条指令的重组,选择得到的各条指令输入到译码器后,应用程序加载结束,重组控制单元100通过一个return返回到中断,将各个选择器的输入端以及选择控制端置空,即重组控制单元100返回至复位状态,再根据下一个欲加载的应用程序的标识信息从配置信息存储区120中读取出对应的初始态的应用程序和变换规则并进行重组操作,原理相同,不再赘述。
如图2所示,处理器100还包括:异常复位逻辑单元170;异常复位逻辑单元170与重组控制单元130连接,用于监测所述重组控制单元130的工作状态,当监测到所述重组控制单元130的工作状态发生异常时,控制所述重组控制单元130恢复至复位状态。
在本实施例中,处理器100还包括:现场可编程门阵列180;现场可编程门阵列180作为所述重组控制单,130和所述重组控制单元130连接的第一选择器141、第二选择器142、第三选择器143和第四选择器144的选备,所述现场可编程门阵列用于当重组控制单元130和/或重组控制单元130连接的第一选择器141、第二选择器142、第三选择器143和第四选择器144出现异常时代替所述重组控制单元和/或所述重组控制单元连接的选择器进行工作。具体地,该现场可编程门阵列170为市面常见的FPGA(Field-Programmable Gate Array),由可编程逻辑器件和可编程I/O模块配成阵列组成,并由可编程的内部连线连接这些逻辑器件和I/O来实现重组控制单元130自身的电路或者实现一个或多个选择器的电路,提高了处理器100的重组功能的稳定性。
进一步地,处理器100还包括:加解密单元190;初始化单元110用于通过加解密单元190对初始态的应用程序以及相应的变换规则进行加密处理后再保存至配置信息存储区120;重组控制单元130用于在从配置信息存储区120中读取初始态的应用程序以及相应的变换规则时,通过加解密单元190对所读取的初始态的应用程序以及相应的变换规则进行解密。
综上所述,本发明实施例提供的这种处理器在加载应用程序之前,先对应用程序中的指令进行变换,经过指令变换后的应用程序被称为初始态的应用程序,其含义是:通过个性化定制的指令来表达的应用程序;则对应用程序中的指令进行变换的过程实质上是将由标准化指令表达的应用程序换转为由定制化指令表达的应用程序。通过选用不同的变换规则,使得不同的处理器可以分别以不同的指令来表达同一个应用程序,不同的处理器支持不同的定制化的指令体系,甚至同一个处理器中的不同的应用程序通过不同的定制化的指令来表达;在处理器需要加载应用程序时,再对由定制化指令表达的初始态的应用程序进行重组操作,转换为由标准化指令表达的应用程序并输入到译码器中,以使得译码器能够照常进行译码工作,并将译码得到的控制信号发送至处理器的相应资源部件以执行。本方案提供的这种处理器能够有效地提高处理器中的应用程序的破解成本,保障处理器所加载运行的应用程序是完整安全的,在不改变译码器的译码逻辑的基础上,巧妙地通过指令重组将符合译码器需求的安全的指令输入至译码器中进行译码,保障处理器的运行安全,使得处理器更加安全稳固。
以上所述仅为本发明的较佳实施例而已,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (9)
1.一种处理器,其特征在于包括:初始化单元、配置信息存储区和重组控制单元;
所述初始化单元用于在应用程序加载之前,根据预置的变换规则对所述应用程序中的每条指令进行变换,得到初始态的应用程序,将初始态的应用程序和所述变换规则保存至配置信息存储区中;
所述重组控制单元用于在所述应用程序加载时,从所述配置信息存储区中读取相应的初始态的应用程序和所述变换规则;根据所述变换规则的逆向规则对所述初始态的应用程序中的每条指令进行重组操作,将重组操作后的每条指令输入至所述处理器的译码器进行译码,由译码器将译码得到的控制信号发送至所述处理器的相应资源部件以执行;
所述应用程序的每条指令由顺序固定的N个指令段构成;所述变换规则由顺序固定的N个控制编码构成;
所述初始化单元用于将所述应用程序的每条指令中第i个指令段重置到所述N个控制编码中的第i个控制编码指示的数据位上,得到初始态的应用程序;
所述重组控制单元与多个选择器连接,用于选择N个1/N选择器,对于所述初始态的应用程序中的每条指令,将该条指令分别发送至N个1/N选择器的输入端,并将所述N个控制编码中的第i个控制编码分配至所述N个1/N选择器中的第i个1/N选择器的选择控制端;
每个1/N选择器用于从输入的指令中选择输出与选择控制端指示的数据位对应的指令段;N个1/N选择器选择输出的N个指令段按照N个1/N选择器的顺序合成一条指令输入至译码器中;
其中,N为正整数;i为从1至N的正整数。
2.如权利要求1所述的处理器,其特征在于,
所述重组控制单元还用于在完成初始态的应用程序中的最后一条指令的重组以及译码后,清空所读取的数据,将与所述重组控制单元连接的多个选择器的输入端和选择控制端均置空,恢复至所述重组控制单元的复位状态。
3.如权利要求1所述的处理器,其特征在于,
每个指令段由一位或多位编码构成;
所述N个控制编码所指示的最大的数据位大于等于N。
4.如权利要求1所述的处理器,其特征在于,
所述初始化单元还用于在将初始态的应用程序和所述变换规则保存至配置信息存储区时,将所述应用程序的标识信息对应保存至配置信息存储区;
所述重组控制单元用于在加载所述应用程序时根据所述应用程序的标识信息从所述配置信息存储区中读取初始态的应用程序和相应的变换规则。
5.如权利要求1所述的处理器,其特征在于,所述预置的变换规则适用于当前被进行初始化的应用程序;或者,所述预置的变换规则适用于所述处理器中加载的所有应用程序。
6.如权利要求5所述的处理器,其特征在于,
所述预置的变换规则是在对所述应用程序进行初始化之前基于随机数生成的变换规则;
或者,
所述处理器还包括:配置信息输入接口;所述预置的变换规则是在对所述应用程序进行初始化之前从配置信息输入接口获取到的用户输入的变换规则。
7.如权利要求1所述的处理器,其特征在于,所述处理器还包括:异常复位逻辑单元;
所述异常复位逻辑单元与所述重组控制单元连接,用于监测所述重组控制单元的工作状态,当监测到所述重组控制单元的工作状态发生异常时,控制所述重组控制单元恢复至复位状态。
8.如权利要求1所述的处理器,其特征在于,所述处理器还包括:现场可编程门阵列;
所述现场可编程门阵列作为所述重组控制单元和所述重组控制单元连接的选择器的选备,所述现场可编程门阵列用于当所述重组控制单元和/或所述重组控制单元连接的选择器出现异常时代替所述重组控制单元和/或所述重组控制单元连接的选择器进行工作。
9.如权利要求1所述的处理器,其特征在于,所述处理器还包括:加解密单元;
所述初始化单元用于通过所述加解密单元对初始态的应用程序以及相应的变换规则进行加密处理后再保存至配置信息存储区;
所述重组控制单元用于在从配置信息存储区中读取初始态的应用程序以及相应的变换规则时,通过所述加解密单元对所读取的初始态的应用程序以及相应的变换规则进行解密。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710454278.XA CN107358126B (zh) | 2017-06-14 | 2017-06-14 | 一种处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710454278.XA CN107358126B (zh) | 2017-06-14 | 2017-06-14 | 一种处理器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107358126A CN107358126A (zh) | 2017-11-17 |
CN107358126B true CN107358126B (zh) | 2020-04-03 |
Family
ID=60272874
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710454278.XA Active CN107358126B (zh) | 2017-06-14 | 2017-06-14 | 一种处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107358126B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110659507B (zh) * | 2019-08-02 | 2023-02-21 | 北京多思安全芯片科技有限公司 | 一种安全处理器 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101996066A (zh) * | 2009-08-10 | 2011-03-30 | 北京多思科技发展有限公司 | 用于乱序编码指令的指令译码装置及方法 |
CN102667729A (zh) * | 2010-01-15 | 2012-09-12 | 株式会社日立制作所 | 嵌入式装置以及嵌入式系统 |
CN103853528A (zh) * | 2012-12-03 | 2014-06-11 | 富士通株式会社 | 处理器和处理器的控制方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080126766A1 (en) * | 2006-11-03 | 2008-05-29 | Saurabh Chheda | Securing microprocessors against information leakage and physical tampering |
-
2017
- 2017-06-14 CN CN201710454278.XA patent/CN107358126B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101996066A (zh) * | 2009-08-10 | 2011-03-30 | 北京多思科技发展有限公司 | 用于乱序编码指令的指令译码装置及方法 |
CN102667729A (zh) * | 2010-01-15 | 2012-09-12 | 株式会社日立制作所 | 嵌入式装置以及嵌入式系统 |
CN103853528A (zh) * | 2012-12-03 | 2014-06-11 | 富士通株式会社 | 处理器和处理器的控制方法 |
Also Published As
Publication number | Publication date |
---|---|
CN107358126A (zh) | 2017-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102412616B1 (ko) | 대수적 조작으로부터 데이터를 보호하는 방법 | |
KR102182894B1 (ko) | 패스워드 기반의 인증을 수행하는 사용자 장치 및 그것의 패스워드 등록 방법 및 인증 방법 | |
JP2021513141A (ja) | 2次元バーコードの生成及び識別 | |
CN101996154B (zh) | 支持可重组安全设计的通用处理器 | |
KR101977823B1 (ko) | 랜덤 순열 생성 방법, 랜덤 순열 생성 장치 및 이를 구비하는 암복호화 장치 | |
KR20110058574A (ko) | 병렬 처리 가능한 암복호화기 및 그것의 암복호 방법 | |
US20150379276A1 (en) | System on a chip, controller and method for securing data | |
EP3447963A1 (en) | Method for protecting data | |
CN112714112B (zh) | 一种用于服务器数据存储的数据加解密方法、存储介质和终端设备 | |
CN107358126B (zh) | 一种处理器 | |
CN117395030A (zh) | 数据加密方法、数据解密方法、电子设备及存储介质 | |
CN106254304B (zh) | 用于促进安全通信的方法和系统 | |
US20190362082A1 (en) | Data processing device and operating method therefor | |
US11593286B2 (en) | Memory system and information processing system | |
US7558968B2 (en) | Information processing apparatus and method | |
CN105718978B (zh) | Qr码的生成方法、装置及解码方法、装置 | |
CN111552938B (zh) | 文件加密方法及装置 | |
CN107340994B (zh) | 一种处理器 | |
CN109271797B (zh) | 一种提高数据库敏感信息安全性的方法及系统 | |
CN107729772B (zh) | 一种处理器 | |
CN115941304A (zh) | 数据的加密方法、装置、终端设备和计算机可读存储介质 | |
CN111737689B (zh) | 数据处理方法、处理器、电子设备及存储介质 | |
KR20150105405A (ko) | 컴퓨팅 가능하고, 대형이며, 가변적이며 안전한 치환 박스를 위한 방법 및 장치 | |
CN109257341B (zh) | 一种区块链地址的管理方法和设备 | |
US20200228310A1 (en) | Circuit concealing apparatus, calculation apparatus, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20180801 Address after: 100195 room 108, block G, Beijing static core garden 25, North Wu Village, Haidian District, Beijing. Applicant after: Beijing Duosi security chip technology Co. Ltd. Address before: 100195 G, block 25, Lu Jia, 25, Bei Wu Village, Beijing. Applicant before: Beijing tianhongyi Network Technology Co., Ltd. Applicant before: Nansi Science and Technology Development Co., Ltd., Beijing |
|
GR01 | Patent grant | ||
GR01 | Patent grant |