CN107329847A - 控制系统的监控电路 - Google Patents

控制系统的监控电路 Download PDF

Info

Publication number
CN107329847A
CN107329847A CN201710415826.8A CN201710415826A CN107329847A CN 107329847 A CN107329847 A CN 107329847A CN 201710415826 A CN201710415826 A CN 201710415826A CN 107329847 A CN107329847 A CN 107329847A
Authority
CN
China
Prior art keywords
port
circuit
level
power
enable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710415826.8A
Other languages
English (en)
Inventor
周良成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Neoway Technology Co Ltd
Original Assignee
Shenzhen Neoway Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Neoway Technology Co Ltd filed Critical Shenzhen Neoway Technology Co Ltd
Priority to CN201710415826.8A priority Critical patent/CN107329847A/zh
Publication of CN107329847A publication Critical patent/CN107329847A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
    • G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0721—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment within a central processing unit [CPU]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/076—Error or fault detection not based on redundancy by exceeding limits by exceeding a count or rate limit, e.g. word- or bit count limit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Debugging And Monitoring (AREA)
  • Power Sources (AREA)

Abstract

一种控制系统的监控电路，包括：断电电路、使能电路、复位延时电路、看门狗电路和主控中央处理器CPU；当主控CPU工作异常时，其第三端口输出无跳变的电平；当所述看门狗电路的输入端口输入无跳变的电平时，内部计数器无法清零而溢出，输出端口输出低电平；当所述使能电路的使能端口的输入电平为高电平时，其第二端口的输出电平与其第一端口的输入电平一致，均为低电平；当所述断电电路的第三端口的输入电平为低电平时，进入断开状态，使所述主控CPU断电重启。采用本发明实施例可实现对控制系统(即主控CPU)的故障监控，并且排除故障的同时，可以避免因断电不充分而产生新的不稳定性故障。

Description

控制系统的监控电路
技术领域
本发明涉及控制系统领域，尤其涉及一种控制系统的监控电路。
背景技术
随着电子行业的迅猛发展，现如今电子产品的功能越来越强大，电子产品的核心控制系统越来越复杂，对控制系统(即主控中央处理器((Central Processing Unit，CPU))的稳定性要求也越来越高了。虽然随着电子科技的发展，控制系统一般自带一些自我保护机制，但是避免不了偶尔出现的死机、重启、软件跑飞或者程序丢失等一系列的软件故障。软件故障虽然不会引起直接的设备损坏，通过人为的软件维护即可让其恢复正常工作，但是却会导致间接的经济损失或者安全故障。尤其是在工业控制、安防监控、车载电子等一些安全领域，核心控制系统软件的偶然性故障可能造成非常大的经济损失或者人身安全隐患。
发明内容
本发明实施例提供一种控制系统的监控电路，可以实现对控制系统(即主控CPU)的故障监控，并且排除故障的同时，可以避免因断电不充分而产生新的不稳定性故障。
第一方面，本发明实施例提供一种控制系统的监控电路，包括：断电电路、使能电路、复位延时电路、看门狗电路和主控中央处理器CPU；
所述断电电路的第一端口与电源相连接，所述断电电路的第二端口与所述主控电路的第一端口相连接，所述断电电路的第三端口与所述使能电路的第二端口相连接；所述主控CPU的第二端口与所述使能电路的使能端口相连接，所述主控CPU的第三端口与所述看门狗电路的输入端口相连接；所述看门狗电路的输出端口与所述使能电路的第一端口相连接；所述使能电路的第三端口与所述复位延时电路的输出端口相连接；
所述主控CPU用于，当其工作异常时，其第三端口输出无跳变的电平；
所述看门狗电路用于，当其输入端口输入无跳变的电平时，内部计数器无法清零而溢出，输出端口输出低电平；
所述使能电路用于，当其使能端口的输入电平为高电平时，其第二端口的输出电平与其第一端口的输入电平一致，均为低电平；
所述断电电路，用于当其第三端口的输入电平为低电平时，进入断开状态，使所述主控CPU断电重启。
在一种可行的实施例中，所述无跳变的电平为持续的高电平或者持续的低电平。
在一种可行的实施例中，所述主控CPU的第二端口和第三端口为其的输入/输出I/O口。
在一种可行的实施例中，所述主控CPU还用于当其正常工作时，其第三端口输出跳变的电平。
在一种可行的实施例中，所述跳变的电平为固定频率和固定占空比的脉冲宽度调制PWM脉冲。
在一种可行的实施例中，所述看门狗电路还用于：
当其输入端口输入跳变的电平时，其内部计数器清零。
在一种可行的实施例中，所述断电电路还用于当其第三端口的输入电平为高电平时，进入闭合状态。
在一种可行的实施例中，所述复位延时电路还用于：
当其检测到所述使能电路的使能端口的输入电平即将从高电平突变为低电平时，其输出端口释放其存储的电压。
可以看出，在本发明实施例的方案中，在现有方案(包括主控CPU和看门狗电路)的基础上加入断电电路、使能电路和复位延时电路。主控CPU工作异常时，其第三端口的输出电平为无跳变的电平信号，看门狗电路的输入端口因无跳变的电平输入，其内部计数器无法清零，进而其内部计数器溢出，看门狗电路的输出端口输出电平为低电平。由于主控CPU的第二端口输出电平为高电平，故使能电路的使能端口的输入电平为高电平，则使能电路的第二端口的输入电平与其第一端口的输入电平一致，均为低电平，断电电路的第三端口的输入电平为低电平，该断电电路断开，主控CPU处于断电状态，进入重启状态。当主控CPU处于断电状态时，其第二端口输出电平为低电平，使能电路从使能状态突变为禁能状态，断电电路处于闭合状态，从而使主控CPU重新处于上电状态，由于主控CPU从断电状态到上电状态时间很短，其得不到彻底地断电。此时，上述复位延时电路检测到使能电路从使能状态突变到禁能状态时，其向使能电路释放存储的电压，从而让使能电路从使能状态慢慢过渡到禁能状态，最终使主控CPU彻底断电，避免因断电不充分而产生新的不稳定性故障。通过采用本发明实施例的方案，不仅可以实现对控制系统(即主控CPU)的故障监控，在排除故障的同时，可以避免因断电不充分而产生新的不稳定性故障。
本发明的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种控制系统的监控电路连接示意图。
具体实施方式
下面结合附图对本申请的实施例进行描述。
参见图1，图为本发明实施例提供的一种控制系统的监控电路连接示意图。如图1所示，该监控电路包括：断电电路101、主控CPU102、看门狗电路103、使能电路104和复位延时电路105。
其中，上述断电电路101的第一端口与电源相连接，该断电电路101的第二端口与上述主控CPU102的第一端口相连接，上述主控CPU102的第二端口与上述使能电路104的使能端口相连接，上述主控CPU102的第三端口与上述看门狗电路103的输入端口相连接，上述看门狗电路103的输出端口与上述使能电路104的第一端口相连接，上述使能电路104的第二端口与上述断电电路101的第三端口相连接，上述复位延时电路105的输出端口与上述使能电路104的第三端口相连接。
其中，图1中所示的连接线的接头可理解为该电路中电流或者信号的传输方向。
下面对上述监控电路的工作原理进行说明。
上述断电电路101的第三端口的输入电平为高电平时，该断电电路101导通，上述主控CPU102处于上电状态，开机初始化。当上述断电电路101的第三端口输入电平为低电平时，该断电电路101断开，上述主控CPU102处于断电状态。
上述断电电路可以看成一个开关，当其第三端口的输入电平为高电平时，该开关闭合，上述主控CPU102的第一端口与电源相连，上电成功；当其第三端口输入电平为低电平时，该开关断开，上述主控CPU102的第一端口与电源连接断开，无法上电。
上述主控CPU102上电时，其进入开机初始化阶段。在此阶段，上述主控CPU102的第二端口的输出电平为低电平，第三端口输出无跳变的电平信号。上述主控CPU102开机初始化完成后，其第二端口的输出电平为高电平，其第三端口输出跳变的电平信号即WDI信号。
其中，上述第二端口和第三端口为主控CPU102的输入/输出(Input/Output，I/O)端口。
可选地，上述跳变的电平信号可为固定频率和固定占空比的脉冲宽度调制(PulseWidth Modulation，PWM)脉冲。
可选地，上述无跳变的信号可为持续的高电平信号或者持续的低电平信号。
上述看门狗电路103的输入端口输入跳变的电平信号时，上述看门狗电路103将其内部计数器清零，该看门狗电路103的输出端输出高电平信号；上述看门狗电路103的输入端口输入无跳变的电平信号时，当其内部计数器溢出时，该看门狗电路103的输出端输出电平为低电平。
具体地，上述看门狗电路103的内部计数器相当于一个独立的器件，在其上电后就开始计数，不受其他电路的影响。当其计数溢出时，该看门狗电路103的输出端输出低电平信号。在当上述看门狗电路103的输入端输入跳变的电平信号时，该看门狗电路103计数器被清零，并重新开始计数。
当上述使能电路104的使能端口输入电平为高电平时，该使能电路104处于使能状态，即上述使能电路104将其第一端口输入的电平信号通过第二端口输出，也可以理解为上述使能电路104的第二端口的输出电平信号与其第一端口输入的电平信号一致。当上述使能电路104的使能端口输入低电平时，该使能电路104处于禁能状态，即上述使能电路104忽略其第一端口输入的电平信号，该使能电路104的第二输出端口输出电平为高电平。
上述复位延时电路105用于当其检测到上述使能电路104的使能端口的输入电平从高电平向低电平突变时，该复位延时电路105通过其输出端口释放其存储的电压，使上述使能电路104的使能端口输入电平从高电平慢慢向低电平过渡即使该使能电路104从使能状态慢慢过渡到禁能状态。
上述复位延时电路105还可用于当刚开机时，接收并存储来自于上述使能电路104的使能端口上的电压，使其维持为低电平，使该使能电路104处于禁能状态，保证上述断电电路101处于闭合状态，进而使上述主控CPU102能够正常上电。
在一个具体的应用场景中，整个电路(包括断电电路、主控CPU、使能电路、看门狗电路和复位延时电路)的电源从断电电路的第一端口输入时，主控CPU的第二端口的输出电平为低电平，使能电路处于禁能状态，从而使断电电路的第三端口的输入电平为高电平，断电电路处于闭合状态，主控CPU处于上电状态，此时其第二端口的输出电平为低电平，使能电路处于禁能状态。这种方式避免了上述主控CPU上电后，因其第三端口的跳变的电平配置好之前，看门狗电路内部计数器未及时清零从而其输出端口输出低电平，使能电路如果处于使能状态，使能电路的第二端口输出低电平(即断电电路第三端口输入电平为低电平)，断电电路处于断开状态，使得上述主控CPU还未完成开机初始化就进入断电重启状态的问题。
在一个具体的应用场景中，断电电路的第三端口的输入电平为高电平，其处于导通状态；主控CPU的第二端口的输出电平为高电平即使能电路的使能端口的输入电平为高电平，使该使能电路处于使能状态。该主控CPU的第三端口的输出电平为跳变的电平信号，即上述看门狗电路的输入端口输入电平为跳变的电平信号，使其内部计数器能够被定时清零而不溢出。上述使能电路的第一端口的输入电平为高电平，其第二端口的输出电平为高电平。复位延时电路不释放电压。
当上述主控CPU工作异常时，该主控CPU的第三端口输出的电平为持续的高电平(也可为持续的低电平)，当看门狗电路的计数器计数溢出时，其输出端输出低电平。由于使能电路的使能端口处于高电平，该使能电路处于使能状态，则该使能电路的第二端口的输出电平为低电平即上述断电电路处于断开状态。接着上述主控CPU处于断电状态，其第二端口的输出电平由高电平突变为低电平，此时使能电路从使能状态突变到禁能状态，其第二端口的输出电平为高电平，上述断电电路处于导通状态，上述主控CPU正常供电重启。由于上述使能电路从使能状态突变到禁能状态，使得上述主控CPU从断电状态突变到上电状态，进而使该主控CPU断电不彻底，可能会造成内部闪存(flash)中的数据丢失或者工作异常。此时，上述复位延时电路开始释放电压，使得上述使能电路从使能状态慢慢过渡到禁能状态，进而使得主控CPU断电彻底，避免因断电不充分而产生新的不稳定性故障。
可以理解的是，上述复位延时电路的延时时间即放电时间为上述主控CPU断电时间。
可以看出，在本发明实施例的方案中，在现有方案(包括主控CPU和看门狗电路)的基础上加入断电电路、使能电路和复位延时电路。主控CPU工作异常时，其第三端口的输出电平为无跳变的电平信号，看门狗电路的输入端口因无跳变的电平输入，其内部计数器无法清零，进而其内部计数器溢出，看门狗电路的输出端口输出电平为低电平。由于主控CPU的第二端口输出电平为高电平，故使能电路的使能端口的输入电平为高电平，则使能电路的第二端口的输出电平与其第一端口的输入电平一致，均为低电平，断电电路的第三端口的输入电平为低电平，该断电电路断开，主控CPU处于断电状态，进入重启状态。当主控CPU处于断电状态时，其第二端口输出电平为低电平，使能电路从使能状态突变为禁能状态，断电电路处于闭合状态，从而使主控CPU重新处于上电状态，由于主控CPU从断电状态到上电状态时间很短，其得不到彻底地断电。此时，上述复位延时电路检测到使能电路从使能状态突变到禁能状态时，其向使能电路释放存储的电压，从而让使能电路从使能状态慢慢过渡到禁能状态，最终使主控CPU彻底断电，避免因断电不充分而产生新的不稳定性故障。通过采用本发明实施例的方案，不仅可以实现对控制系统(即主控CPU)的故障监控，在排除故障的同时，可以避免因断电不充分而产生新的不稳定性故障。
以上对本发明实施例进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上上述，本说明书内容不应理解为对本发明的限制。

Claims (8)

1.一种控制系统的监控电路，其特征在于，包括：断电电路、使能电路、复位延时电路、看门狗电路和主控中央处理器CPU；
所述断电电路的第一端口与电源相连接，所述断电电路的第二端口与所述主控电路的第一端口相连接，所述断电电路的第三端口与所述使能电路的第二端口相连接；所述主控CPU的第二端口与所述使能电路的使能端口相连接，所述主控CPU的第三端口与所述看门狗电路的输入端口相连接；所述看门狗电路的输出端口与所述使能电路的第一端口相连接；所述使能电路的第三端口与所述复位延时电路的输出端口相连接；
所述主控CPU用于，当其工作异常时，其第三端口输出无跳变的电平；
所述看门狗电路用于，当其输入端口输入无跳变的电平时，内部计数器无法清零而溢出，输出端口输出低电平；
所述使能电路用于，当其使能端口的输入电平为高电平时，其第二端口的输出电平与其第一端口的输入电平一致，均为低电平；
所述断电电路，用于当其第三端口的输入电平为低电平时，进入断开状态，使所述主控CPU断电重启。
2.根据权利要求1所述的监控电路，其特征在于，所述无跳变的电平为持续的高电平或者持续的低电平。
3.根据权利要求1所述的监控电路，其特征在于，所述主控CPU的第二端口和第三端口为其的输入/输出I/O口。
4.根据权利要求1所述的监控电路，其特征在于，所述主控CPU还用于：
当其正常工作时，其第三端口输出跳变的电平。
5.根据权利要求4所述的监控电路，其特征在于，所述跳变的电平为固定频率和固定占空比的脉冲宽度调制PWM脉冲。
6.根据权利要求1所述的监控电路，其特征在于，所述看门狗电路还用于：
当其输入端口输入跳变的电平时，其内部计数器清零。
7.根据权利要求1所述的监控电路，其特征在于，所述断电电路还用于：
当其第三端口的输入电平为高电平时，进入闭合状态。
8.根据权利要求1所述的监控电路，其特征在于，所述复位延时电路还用于：
当其检测到所述使能电路的使能端口的输入电平即将从高电平突变为低电平时，其输出端口释放其存储的电压。
CN201710415826.8A 2017-06-05 2017-06-05 控制系统的监控电路 Pending CN107329847A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710415826.8A CN107329847A (zh) 2017-06-05 2017-06-05 控制系统的监控电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710415826.8A CN107329847A (zh) 2017-06-05 2017-06-05 控制系统的监控电路

Publications (1)

Publication Number Publication Date
CN107329847A true CN107329847A (zh) 2017-11-07

Family

ID=60194931

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710415826.8A Pending CN107329847A (zh) 2017-06-05 2017-06-05 控制系统的监控电路

Country Status (1)

Country Link
CN (1) CN107329847A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108874106A (zh) * 2018-06-26 2018-11-23 郑州云海信息技术有限公司 一种bmc电源控制系统、方法及服务器
CN109471749A (zh) * 2018-11-06 2019-03-15 北京四方继保自动化股份有限公司 复位计数断电重启电路
CN110198065A (zh) * 2019-06-21 2019-09-03 深圳市小兔充充科技有限公司 充电站的检测电路及充电站的检测装置
CN110972352A (zh) * 2018-09-27 2020-04-07 上海海拉电子有限公司 一种车灯控制器及用于该车灯控制器的监控方法
CN111650884A (zh) * 2020-05-08 2020-09-11 纽控(广东)数控技术有限公司 数控系统电源输入的监测装置及其监测方法、存储介质

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100351738C (zh) * 2004-07-29 2007-11-28 中兴通讯股份有限公司 一种自动掉电重启装置
JP2011022833A (ja) * 2009-07-16 2011-02-03 Toshiba Tec Corp 情報処理装置
CN104572331A (zh) * 2015-01-08 2015-04-29 国家电网公司 具有电源监视和上电延时使能的监控模块
CN105302263A (zh) * 2015-10-22 2016-02-03 成都卫士通信息产业股份有限公司 一种设备故障可自动断电重启的电路
CN105656638A (zh) * 2015-12-30 2016-06-08 东莞市青麦田数码科技有限公司 一种自动断电重启控制设备及控制方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100351738C (zh) * 2004-07-29 2007-11-28 中兴通讯股份有限公司 一种自动掉电重启装置
JP2011022833A (ja) * 2009-07-16 2011-02-03 Toshiba Tec Corp 情報処理装置
CN104572331A (zh) * 2015-01-08 2015-04-29 国家电网公司 具有电源监视和上电延时使能的监控模块
CN105302263A (zh) * 2015-10-22 2016-02-03 成都卫士通信息产业股份有限公司 一种设备故障可自动断电重启的电路
CN105656638A (zh) * 2015-12-30 2016-06-08 东莞市青麦田数码科技有限公司 一种自动断电重启控制设备及控制方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108874106A (zh) * 2018-06-26 2018-11-23 郑州云海信息技术有限公司 一种bmc电源控制系统、方法及服务器
CN110972352A (zh) * 2018-09-27 2020-04-07 上海海拉电子有限公司 一种车灯控制器及用于该车灯控制器的监控方法
CN109471749A (zh) * 2018-11-06 2019-03-15 北京四方继保自动化股份有限公司 复位计数断电重启电路
CN110198065A (zh) * 2019-06-21 2019-09-03 深圳市小兔充充科技有限公司 充电站的检测电路及充电站的检测装置
CN111650884A (zh) * 2020-05-08 2020-09-11 纽控(广东)数控技术有限公司 数控系统电源输入的监测装置及其监测方法、存储介质

Similar Documents

Publication Publication Date Title
CN107329847A (zh) 控制系统的监控电路
US8924059B2 (en) Electronic control device and vehicle control system
CN102214124B (zh) 一种看门狗复位控制系统
JP2017537589A (ja) 電気自動車用のステアリングパワーシステム及びそれを制御する方法
CN107947946B (zh) 供电设备、以太网供电方法与装置
US9811145B2 (en) Reduction of idle power in a communication port
US9411609B2 (en) Electronic control apparatus
EP3835903B1 (en) Fault diagnosis system and server
CN101428594A (zh) 车辆启动装置及控制方法
CN109356875B (zh) 一种服务器风扇控制方法、装置及系统
CN111913129A (zh) 上电自检检测电路和方法
CN109445981A (zh) 计算机运行状态监控装置
CN207833497U (zh) Olt系统掉电告警装置
US20130215549A1 (en) Power-supply control device
CN105022467A (zh) 一种单板复位方法及装置
US6718416B1 (en) Method and apparatus for removing and installing a computer system bus agent without powering down the computer system
US9308820B2 (en) Power-supply control device
WO2022056772A1 (zh) 一种自锁检测电路、装置及控制方法
CN103472746B (zh) 双主控设备及双主控设备的冗余控制方法
CN109842401B (zh) 一种抗闩锁装置和cmos芯片
CN113054973B (zh) 一种血糖仪开关机的控制方法及电路
CN207182265U (zh) 一种基于硬件看门狗的电源供电系统
US9483105B2 (en) Communication system and electronic control unit
USRE46520E1 (en) Server cluster and control mechanism thereof
CN114750715A (zh) 一种电源管理系统及其管理方法、装置和车辆

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171107

RJ01 Rejection of invention patent application after publication