CN1073262C - 应用线性变换进行图象处理的并行存储装置 - Google Patents

Abstract

一种使用线性变换进行图象处理的并行存储装置包括有多个地址计算电路单元和多个存储单元，能够接收来自与其相关的存储单元的数据、对于该数据产生相应的通路以便该存储模块的实际处理顺序与一处理器所需的一逻辑顺序一致，并且通过该所产生的通路输出该数据的奥米伽网络，以及一根据该存取方式所指示的一输入在每个奥米伽网络和数据终端之间产生合适通路的移位电路单元。

Description

应用线性变换进行图象处 理的并行存储装置

本发明涉及一种应用线性变换进行图象处理的并行存储装置，更具体地说涉及一种能够高速处理大量数据并且能够高效率地由硬件实现的并行存储装置。

通常，一并行存储装置是在特定的题目内该存储装置通过在多个存储模块中适当地分配数据从而获得高的并行特性，其中所述数据依据存取的方式被已知。

特别是，一种用于图象处理的并行存储装置是在各种存取方式的任一种方式中该存储装置利用许多计算同时地可存取的特性来适应诸如水平线、垂直线或方框之类的一定几何形状的一图形点子集，而不是以单个图象点单元计算来存取的。

为了构成这种能在各种存取方式的任一种方式中实现同时地存取以使其形成具有一定的几何形状图象点集的并行存储装置，适应于恰当地安置存储模块，使用了列旋转方法和线性变换方法。

根据列旋转方法，存储模块是基于一数据阵列的坐标被分别乘以适当的一些常数而得到一个值，将相乘的结果相加，然后适于该相加所得的值据存储模块的数目安排执行一模数计算。为了安排这些存储模块以便在一图象处理中使其能够使用各种存取方式中的任一种方式同时存取，要求该存储模块的数目是一大于同时可存取存储装置数目的质数(prime)。最终，利用该质数的模数计算将被体现在一地址计算电路中。因此，在它的硬件构成中电路变得复杂并且需要长的数据处理时间。从而对于其硬件的实现来说其效率变坏。

根据线性变换方法，存储模块是基于具有二进制矢量形式的数据阵列的坐标乘以一适合的二进制变换阵列所得的值和由其相乘所得到的值相“异”(XoRing)而被安排的。由于所执行的所有计算仅仅使用了诸如“异”(XOR)或“与”(AND)的位单元计算，所以与列旋转方法比较，这种线性变换方法具有能构成简单地址计算电路的优点。但是，在这种线性变换方法中，由于该方法是在假定同时地可存取图象点的数目与存储模块的数目相同的条件下实现的，所以在一任意的位置上以水平线、垂直线或二维方框方式的存取是不可能的。换句话说，这种方法的局限性在于一图象点的同时存取被限于在一特定位置上。

因此，本发明的目的是为了解决现有技术中所遇到的上述问题，而提供一种使用线性变换进行图象处理的并行存储装置，它是由一种常规的线性变换方法延伸而来以使该存储模块的数目是该同时地可存取图象点数目的两倍，这种并行存储装置能在一任意的位置上实现同时存取、实现硬件结构的简化，并能获得高的处理速率和实现高的效率。

根据本发明的目的，本发明提供的使用线性变换进行图象处理的并行存储装置包括：多个地址计算电路单元，其中的每一个适应于由存取方式、参考坐标和相应存储模块的存储模块数目而产生每个相应的一个存储模块的地址；多个存储单元，每个单元适应于接收由每个相应于一个地址计算电路单元所产生的地址和一读/写信号并且执行实际数据的存储、输入和输出；奥米伽(omega)网络，每个网络适应于接收来自与此相关的存储单元的数据，产生合适的数据通道，使其对于存储模块的一实际处理顺序(order)与由一处理器所要求的逻辑顺序(order)相一致，并通过该所产生的通道输出该数据；和一移位电路单元，根据输入的该存取方式使其在每个奥米伽网络和数据终端之间产生合适的通道。

通过参考附图对下面的实施例的说明将使本发明的其它目的及状况变得更为明显。

附图简要说明

图1说明根据本发明的一并行存储装置的方框图；

图2说明根据本发明的一地址计算电路单元方框图，用于在水平线形式的存取中计算图象点坐标的n个较低位值；

图3说明根据本发明的一地址计算电路单元的方框图，用于计算在垂直线形式的存取中图象点坐标的n个较低位值；

图4说明根据本发明的一地址计算电路单元的方框图，用于在方框形式的存取中计算图象点坐标的n个较低位值；

图5说明基于本发明的图2至图4的结果的一地址计算电路单元的方框图，用于计算最后图象点坐标；和

图6说明构成图1所示并行存储装置的一部分的一移位电路的方框图。

让我们假定由一个二维阵列I(.,.)所表示的图象阵列具有二者均为W的行大小和列大小(W是一满足W=2^w,W≥2条件的偶数)，并且假定每个构成该图象阵列的单元I(i,j)是一图象点。在一图象处理中为了对应于上述图象阵列中0≤j和j≤W-1的条件的位置显示一色彩和一亮度，可存取具有N的图象点(N是满足N=2ⁿ,n≤W的一偶数)(√N×√N)二维组合的方式，即，垂直(N×1)和水平(N×1)组合可按如下表示：

根据一任意点I(i,j)在具有一组合(BL)方式的可存取图象点情况时，

BL(i,j)={I(i+a,j+b)0≤a,b≤√N-1},0≤i,j≤W-√N-1

根据点I(i,j)在具有一垂直线(VS)方式的可存取图象点的情况中，

VS(i,j)={I(i+a,j)0≤a≤N-1},0≤i≤W-N-1,0≤j≤W-1

根据点I(i,j)在具有一水平线(HS)方式的可存取图象点的情况时，

HS(i,j)={I(i,j+b)0≤b≤N-1},0≤i≤W-1,0≤j≤W-N-1

假设一以二进制数位的形式表示的任意整数X,Xk:l(l≤k)表示一由二进制Xk……Xl表示的k-l+1位所构成的一整数，“Xk-l”表示第k个右位的值。在这种情况下，可以假设一图象点的坐标i,j,“in-1:0,jn-1:0”表示由该图象点坐标i,j的n低阶位所构成的一矢量。一模块分配函数被用于安置存储模块，使其以上述三种存取方式中的任一种方式启动一次存取。在上述假定条件下，用于一图象阵列中的一图象点I(i,j)的模块分配函μ可表示为:

μ(i,j)={j_n/2,(i_n-1:0(I_n/2I_n/2j_n-1:0))}

        I_n/2O_n/2

这里，“{X,Y}”表示一个由等式“{X,Y}=XX2^[logY]+Y”(“[X]”是等于或高于X的一最小整数)所表示的连接算符，“I_n/2”表示一n/2×n/2相同阵列，和“O_n/2”表示n/2×n/2零阵列。

另一方面，一地址分配函数，即一该图象点I(i,j)的地址被用来指明根据上述模块分配函数所安置的每个存储模块的地址，以使其对该存储模块的实际存储单元启动一存取。该图象点I(i,j)的地址可表示为：

            a(i,j)={i_w-1:n/2+1,h_w-1:n/2}

参见图1，图1表示了一种根据本发明的利用上述方法的并行存储装置。如图1所示，该并行存储装置包括有由多个地址计算电路单元10和多个存储单元mc_i所构成存储模块单元50，其中每个地址计算单元用于根据一存取方式t、参考坐标I(i,j)和与存储模块相关的一存储模块数来产生相应每个存储模块的地址a_i，其中的多个存储单元mc_i中的每一个用于接收由每个相关的地址计算电路单元10所产生地址a_i并接收一读/写信号r/w并且执行实际数据d_i的存储、输入和输出。该并行存储装置还包括有由N×N个奥米伽网络30所构成的再安置电路单元60，它用于进行与一处理器所需的逻辑顺序一致的该存储模块单元50的一实际处理的顺序，该并行存储装置还包括一移位电路40。

每个地址计算电路单元10包括有一多路转换器用于在该垂直线、水平线和组合方式的存取中接收n低阶位的坐标并根据该存取方式t输出所接收坐标中的一个坐标，一用于将来自该多路转换器的输出与参考坐标(i^o,j^o)的n低阶位的一值进行比较的比较器和一用于将来自该比较器的一输出与参考坐标(i^o,j^o)的n低阶位的值相加的加法器。

现在来说明具有上述结构的并行存储装置的一种操作。

因为每个存储模块的地址是每个相关的图象点的坐标的函数，所以该存储模块根据该参考坐标和存取方式来计算相应图象点的坐标，以便计算它的地址。也就是，根据该存储模块数、所给的参考坐标和存取方式来首先计算该图象点坐标i,j的第n个低阶位。由上述计算所得到值加上参考坐标的值而得出该图象点坐标i,j的完整值。

换句话说，n低阶位坐标按照其存取方式被表示为如下形式：

在水平线方式存取中，

i^r _n-1:0=i^o _n-1:0

j^r _n-1:0=Q^-1(i^o _n-1:0S_n-1:0)

在垂直线方式存取中，

j^c _n-1:0=j^o _n-1:0

i^c _n-1:0=S_n-1:0Q^-1j^o _n-1:0

在组合方式存取中，

i^b _n-1:n/2=i^o _n-1:n/2+(i^b _n/2S_n)

j^b _n/2-1:0=i^b _n-1:n/2S_n-1:n/2

j^b _n-1:n/2=j^o _n-1:n/2+LT(j^b _n/2-1:0,j^o _n/2-1:0)

i^b _n/2-1:0=j^b _n/2-1:0j^b _n-1:n/2S_n/2-1:0

其中，“i^o,j^o”表示一参考点的坐标，“S”表示一存储模块数，和“LT(X,Y)”表示布尔“小于”函数(即，如X＜Y则LT(X,Y)=1，和如X≥Y则LT(X,Y)=0。还有，当“Q^-1”是Q的相反阵列时“Q”表示为如下阵列，

Q=L_n/2I_n/2

  I_n/2O_n/2

图2至图4分别表示了根据该存取方式而用来计算该图象点坐标的n低阶位的值的不同的地址计算电路单元。

将上述方式中所得到的n低阶位的值与该图象点坐标i^o,j^o的n低阶位的值比较。然后利用如下的等式得到剩余的高阶位的值：

i_w-1:n=i^o _w-1:n+LT(i_n-1:0,i^o _n-1:0)

j_w-1:n=j^o _w-1:n+LT(j_n-1:0,j^o _n-1:0)

如图5所示，每个地址计算电路单元10根据存取方式、参考坐标和存储模块数来计算每个存储模块的地址。

为了使该处理器所要求的逻辑顺序与基于该地址计算单元10所计算的地址的存储模块的实际处理顺序一致，该数据矢量的顺序通过奥米伽网络30和移位电路40被反相，使其在水平线方式和组合方式中的任一方式存取中该数据矢量可以通过该奥米伽网络。

换句话说，该移位电路单元使用了如下所示的移位函数：

在水平线方式和组合(BLOCK)方式中的任一方式存取中，

I^o _K=D_K,0≤K≤N-1，如果i_n/2=0

I^l _k=D_K,0≤K≤N-1，如果i_n/2=1

在垂直线方式存取中，

I^o _K=D_K,0≤K≤N-1，如果i_n/2=0

I^l _K=D_K,0≤K≤N-1，如果i_n/2=1

其中，“D”表示在该处理器侧的一数据矢量，“I^o,I^l”表示在各自奥米伽网络侧的数据矢量，和“K^-8”表示K的一反相，即，在K中的n/2高阶位和n/2低阶位之间的一反相。

这种移位电路示于图6中。

同时，N×N奥米伽网络30可由普通奥米伽网络的修改转换所构成，这样甚至当使用其输入的一部分时它们也可以操作。

从上面的说明可明显看到，本发明提供了能同时以各种存取方式中的一种方式存取的效果并且还使用了一种简单的硬件。本发明还提供了实现一高的处理速率的效果并且因而实现硬件的高效率。

虽然为了说明的目的描述了本发明的最佳实施例，但是本技术领域的普通技术人员在不违背在所附的权利要求所披露的范围和构思的原则下可对本发明作出各种修改、添加和删减。

Claims (7)

1、一种使用线性变换进行图象处理的并行存储装置，其特征在于，包括：

多个地址计算电路单元，每个都适于根据一存取方式、参考坐标和相应的存储模块的存储模块数来产生每个相应于存储模块中的一个模块的地址；

多个存储单元，每个都适于接收由每个相应的一个地址计算电路单元和一个读/写信号所产生的地址，并且执行实际数据的存储、输入和输出；

奥米伽网络，每个都适于接收来自与其相应的存储单元的数据，对于该数据产生合适的通路使其产生与一处理器所需逻辑顺序一致的存储模块的实际处理顺序，并通过该产生的通路输出该数据；和

一移位电路单元，适于根据该存取方式所指示的一输入在每个奥米伽网络和数据终端之间产生合适的通路。

2、根据权利要求1所述的并行存储装置，其特征在于，在一水平线方式的存取中每个地址计算电路单元的n低阶位的坐标表示为：

i^r _n-1:0=i^o _n-1:0

j^r _n-1:0=Q^-1(i^o _n-1:0S_n-1:0)

这里，“i^o,j^o”分别表示参考坐标，“S”表示存储模块数，和“Q^-1”是下面阵列Q的反阵列：

Q=I_n/2I_n/2

  I_n/2O_n/2，

3、根据权利要求1所述的并行存储装置，其特征在于，在一垂直线方式的存取中每个地址计算电路单元的n低阶位的坐标表示为：

j^c _n-1:0=j^o _n-1:0

i^c _n-1:0=s_n-1:0Q^-1j^o _n-1:0

这里，“i^o,j^o”分别表示参考坐标，“S”表示一存储模块数，和“Q”是下面的阵列：

Q=I_n/2I_n/2

  I_n/2O_n/2

4、根据权利要求1所述的并行存储装置，其特征在于，在组合方式的存取中的每个地址计算电路单元的n低阶位的坐标表示为：

i^b _n-1:n/2=i^o _n-1:n/2+(i^b _n/2S_n)

j^b _n/2-1:0=i^b _n-1:n/2S_n-1:n/2

j^b _n-1:n/2=j^o _n-1:n/2+LT(j^b _n/2-1:0,j^o _n/2-1:0)

i^b _n/2-1:0=j^b _n/2-1:0j^b _n-1:n/2S_n/2-1:0

这里，“i^o,j^o”分别表示参考坐标，“S”表示一存储模块数，和“LT(X,Y)”表示一布尔“小于”函数如果X＜Y则LT(X,Y)=1和如果X≥Y则LT(X,Y)=0。

5、根据权利要求1～4中的任一权利要求所述的并行存储装置，其特征在于，每个地址计算电路单元包括：

一多路转换器，适于接收在垂直线、水平线和组合方式的存取中n低阶位的坐标并且根据该存取方式输出所接收坐标中的一个坐标；

一比较器，适于将来自多路转换器的输出与参考坐标(i^o,j^o)的n低阶位的一值比较；和

一加法器，适于将来自比较器的一输出与参考坐标(i^o,j^o)的n低阶位的值相加。

6、根据权利要求1所述的并行存储装置，其特征在于，所构成的移位电路单元在水平线方式和组合方式的任一种方式中通过下面的移位函数在每个奥米伽网络和数据终端之间产生适合的通路：

I^o _K=D_K,0≤K≤N-1，如果i_n/2=0

I^l _K=D_K,0≤K≤N-1，如果i_n/2=1

其中，“D”表示在该处理器侧的数据矢量，“I^o,I^l”表示在各自的奥米伽网络侧的数据矢量，和“K^-s”表示K的一反相，即，在K是n/2高阶位和n/2低阶位之间的反相。

7、根据权利要求1所述的并行存储装置，其特征在于，所构成的移位电路单元在垂直线方式的存取中通过下面的移位函数在每个奥米伽网络和数据终端之间产生合适的通路：

I^o _K=D_K,0≤K≤N-1，如果i_n/2=0

I^l _K=D_K,0≤K≤N-1，如果i_n/2=1

这里，“D”表示该处理器侧的一数据矢量，和“I^o,I^l”表示在各自的奥米伽网络侧的数据矢量。

Images