CN107316794A - 一种半导体处理装置 - Google Patents

Abstract

本发明提供一种半导体处理装置。该半导体处理装置包括反应腔、下电极、射频电源和阻抗匹配器，射频电源通过阻抗匹配器连接至位于反应腔内的下电极，还包括相位调节元件，相位调节元件串联于射频电源和阻抗匹配器之间，用于调节阻抗匹配器的输入阻抗，使其与射频电源的输出阻抗匹配，且相位调节元件的特征阻抗等于射频电源的输出阻抗。该半导体处理装置能将整个半导体处理装置中等离子体阻抗的变化调整为最小，从而使整个半导体处理装置的增益更加稳定，阻抗匹配器对反应腔内等离子体阻抗和射频电源输出阻抗的匹配更加快速准确，进而确保了半导体处理工艺结果。

Description

一种半导体处理装置

技术领域

本发明涉及半导体处理技术领域，具体地，涉及一种半导体处理装置。

背景技术

等离子体镀膜和刻蚀技术广泛的应用于半导体、平板显示、太阳能等领域。在这些领域，如何高效、稳定的获得等离子体成为了等离子体镀膜和刻蚀的关键。一般的等离子镀膜系统如图1所示，射频电源1将射频能量通过阻抗匹配器3传输至反应腔2，在反应腔2内射频能量在基座8的晶片9上产生负偏压，该负偏压吸引靶材正离子到晶片9上来实现镀膜。靶材正离子由直流电源10和磁控管11将具有一定气压的气体如氦气，氩气等激发为等离子体轰击靶材产生。

在工艺过程中，经常会出现等离子体的阻抗发生变化的现象如图2a和图2b所示，图2a中为高直流电源功率、高离化率磁控管的等离子体阻抗变化情况。图2b为低直流电源功率、高离化率磁控管的等离子体阻抗变化情况，图2a中的等离子体阻抗变化情况我们的自动阻抗匹配器还能实现阻抗匹配，保证反射功率小于3％，图2b中的情况由于等离子体的等离子体阻抗变化非常剧烈，会超出阻抗匹配器的匹配范围，导致反射功率过大超过10％，进而影响工艺结果。在PVD镀膜设备中，直流电源功率越低、磁控管离化率越高，等离子体阻抗变化越剧烈。

目前，为了提高阻抗匹配器的匹配速度以跟得上等离子体阻抗的变化速度，阻抗匹配器3的结构原理示意图如图3所示，幅值相位检测单元12检测整个射频系统的阻抗，然后送至控制单元13，控制单元13通过计算得出电机14的转动方向和步数，然后给电机14发送指令，电机14带动可变电抗元件15转动，完成整个系统的阻抗匹配。从图3中可以看出，要想提高阻抗匹配器的匹配速度，只有提高电机14的转速和控制单元13中算法的计算速度，如将电机14的转速从800转每分钟提高到1500转每分钟，或者将电机14带动的可变电抗元件15换成有电子开关控制的电子元件。

上述通过提高阻抗匹配器匹配速度来降低等离子体变化的方案存在诸多缺陷：首先，电机转速的提高，带来的问题就是电机丢步，电机丢步会导致镀膜工艺不稳定，影响工艺结果；第二，电机转速的提高需要重新设计驱动，这就增加了匹配器的生产成本；第三，增加匹配器的匹配速度，只是迎合等离子体阻抗的变化，并没有从根本上解决等离子体阻抗的不稳定；第四，在快速匹配下还会出现偶尔反射功率过大并大于10％的情况，严重影响工艺结果。

因此，等离子体处理系统(如等离子体镀膜系统或等离子体刻蚀系统)中等离子体阻抗不稳定的问题成为亟需解决的问题。

发明内容

本发明针对现有技术中存在的上述技术问题，提供一种半导体处理装置。该半导体处理装置能将整个半导体处理装置中等离子体阻抗的变化调整为最小，从而使整个半导体处理装置的增益更加稳定，阻抗匹配器对反应腔内的等离子体阻抗和射频电源的输出阻抗的匹配更加快速准确，进而确保了半导体处理装置良好的工艺处理结果。

本发明提供一种半导体处理装置，包括反应腔、下电极、射频电源和阻抗匹配器，所述射频电源通过所述阻抗匹配器连接至位于所述反应腔内的所述下电极，还包括相位调节元件，所述相位调节元件串联于所述射频电源和所述阻抗匹配器之间，用于调节所述阻抗匹配器的输入阻抗，使其与所述射频电源的输出阻抗匹配，且所述相位调节元件的特征阻抗等于所述射频电源的输出阻抗。

优选地，所述相位调节元件的特征阻抗为50欧姆，所述相位调节元件的相位调节范围为0-360度。

优选地，所述相位调节元件包括一个电感和一个电容，所述电感和所述电容并联连接。

优选地，所述相位调节元件包括相同数量的多个电感和多个电容，其中，一个所述电感对应与一个所述电容并联连接形成一组电感电容组合，并联连接的多组所述电感电容组合相串联连接。

优选地，所述相位调节元件包括数量相同的至少一个电感和至少一个电容，所述电感和所述电容串联连接。

优选地，所述电感的大小为100nH-5uH，所述电容的大小为40pF-2000pF。

优选地，所述相位调节元件包括一个电阻和一个电容，所述电阻和所述电容并联连接。

优选地，所述相位调节元件包括相同数量的多个电阻和多个电容，其中，一个所述电阻对应与一个所述电容并联连接形成一组电阻电容组合，并联连接的多组所述电阻电容组合相串联连接。

优选地，所述相位调节元件包括数量相同的至少一个电阻和至少一个电容，所述电阻和所述电容串联连接。

优选地，所述相位调节元件采用同轴电缆。

优选地，所述同轴电缆的长度与所述同轴电缆的调节相位之间的关系为：长度＝2π/调节相位。

优选地，所述半导体处理装置为物理气相沉积装置。

本发明的有益效果：本发明所提供的半导体处理装置，通过设置相位调节元件，能将整个半导体处理装置中等离子体阻抗的变化调整为最小，从而使整个半导体处理装置的增益更加稳定，阻抗匹配器对反应腔内的等离子体阻抗和射频电源的输出阻抗的匹配更加快速准确，进而确保了半导体处理装置良好的工艺处理结果。

附图说明

图1为现有技术中等离子体镀膜系统的结构示意图；

图2a为图1中的等离子体镀膜系统在高直流电源功率、高离化率磁控管作用下的等离子体阻抗变化情况示意图；

图2b为图1中的等离子体镀膜系统在低直流电源功率、高离化率磁控管作用下的等离子体阻抗变化情况示意图；

图3为图1中阻抗匹配器的结构原理示意图；

图4为本发明实施例1中半导体处理装置的原理框图；

图5为等离子体镀膜装置中在未设置相位调节元件时的原理框图；

图6为图4中相位调节元件的电路图；

图7为图4中相位调节元件的又一种电路图；

图8为本发明实施例2中相位调节元件的电路图；

图9为本发明实施例2中相位调节元件的又一种电路图；

图10为本发明实施例3中相位调节元件的电路图；

图11为本发明实施例3中相位调节元件的又一种电路图；

图12为本发明实施例4中相位调节元件的电路图；

图13为本发明实施例4中相位调节元件的又一种电路图；

图14为本发明实施例5中半导体处理装置的结构示意图。

其中的附图标记说明：

1.射频电源；2.反应腔；3.阻抗匹配器；4.相位调节元件；5.下电极；L.电感；C.电容；R.电阻；6.电感电容组合；7.电阻电容组合；8.基座；9.晶片；10.直流电源；11.磁控管；12.幅值相位检测单元；13.控制单元；14.电机；15.可变电抗元件。

具体实施方式

为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种半导体处理装置作进一步详细描述。

实施例1：

本实施例提供一种半导体处理装置，如图4所示，包括射频电源1、反应腔2、下电极5和阻抗匹配器3，射频电源1通过阻抗匹配器3连接至位于反应腔2内的下电极5，还包括相位调节元件4，相位调节元件4串联于射频电源1和阻抗匹配器3之间，用于调节阻抗匹配器3的输入阻抗，使其与射频电源1的输出阻抗匹配，且相位调节元件4的特征阻抗等于射频电源1的输出阻抗。

相位调节元件4的设置，能将整个半导体处理装置中等离子体阻抗的变化调整为最小，从而使整个半导体处理装置的增益更加稳定，阻抗匹配器3对反应腔2内的等离子体阻抗和射频电源1的输出阻抗的匹配更加快速准确，进而确保了半导体处理装置良好的工艺处理结果。

需要说明的是，半导体处理包括等离子体镀膜、等离子体刻蚀、等离子体清洗等任何通过利用对气体施加足够的能量使之离化成为等离子状态，利用这些活性组分的性质来处理作为下电极5的待处理基片表面，从而实现对待处理基片表面镀膜、刻蚀、清洁等目的处理工艺。其中，反应腔2为等离子体产生并对待处理基片表面进行处理所在的腔室，反应腔2内通常为真空。

本实施例中，半导体处理装置为物理气相沉积装置，下面以等离子体镀膜装置为例对相位调节元件4的调节原理进行说明。即本实施例中，待处理基片为待镀膜基片。

下面对等离子体镀膜装置中反应腔2内等离子体阻抗不稳定的原因进行分析：等离子体镀膜装置中在未设置相位调节元件4时的交互示意图如图5所示，射频电源1将射频功率输出至阻抗匹配器3，经过阻抗匹配器3传输至反应腔2内的下电极5上，从而使射频功率进入反应腔2内的等离子体，经过等离子体后又将反应腔2内的阻抗信息经阻抗匹配器3反馈至射频电源1。假设射频电源1的增益为：

因为整个等离子体镀膜装置中各个单元均为复系统，所以等离子体镀膜装置中射频电源1的增益用复数表示为上述公式(1)，公式(1)中，用|G_gen|表示射频电源1的增益幅值，表示射频电源1的增益相位。射频电源1在其生产出后其增益的幅值和相位就已确定，一般为定值。

阻抗匹配器3为无耗系统，阻抗匹配器3的增益幅值为1，增益相位随等离子体阻抗的变化而变化，如公式(2)所示。

射频电源1的功率经过反应腔2内的等离子体之后的增益如公式(3)，其与反应腔2内等离子体的阻抗有关，等离子体的阻抗变化越剧烈，其增益变化也越剧烈，

因为整个等离子体镀膜装置为复系统，所以整个装置的闭环增益为：

G_sys＝|G_gen|*G_imp|*G_plasma|*cos(θ)……(4)

公式(4)中，

在射频电源1给定后，整个等离子体镀膜装置的增益都在随着反应腔2内等离子体阻抗的变化而变化。θ角越大，整个装置增益变化越大。

根据上述等离子体阻抗不稳定的原因，通过设置相位调节元件4来降低等离子体阻抗不稳定性的原理为：加入相位调节元件4后整个装置的增益为：

G_sys＝|G_gen|*G_imp|*G_plasma|*cos(θ₁)……(6)

公式(6)中，

为相位调节元件4的相位，由于固定，和均随等离子体阻抗的变化而变化，所以只要我们在射频电源1和阻抗匹配器3之间引入一个相位调节元件4(如图4所示)，该相位调节元件4的增益幅值为1，其增益的相位可调，且不随反应腔2内等离子体阻抗的变化而变化，我们就可以通过调整该相位调节元件4来使θ最小，从而使反应腔2内等离子体阻抗的变化被调整为最小，进而使整个装置增益更加稳定，阻抗匹配器3对反应腔2内的等离子体阻抗和射频电源1的输出阻抗的匹配更加快速准确，最终确保了半导体处理装置良好的工艺处理结果。

本实施例中，相位调节元件4的特征阻抗为50欧姆，相位调节元件4的相位调节范围为0-360度。具有该性能参数的相位调节元件4能够将反应腔2内等离子体阻抗的变化调整为最小，从而使整个装置增益更加稳定，阻抗匹配器3对等离子体阻抗和射频电源1的阻抗的匹配更加快速准确，最终确保半导体处理装置良好的工艺处理结果。

本实施例中，如图6所示，相位调节元件4包括一个电感L和一个电容C，电感L和电容C并联连接。如：对于13.56M的装置，在电容C为40-2000pf，电感L为100nH-5μH时，其相位可调范围为0-360度。

为了保证整个装置的阻抗不变要求，该相位调节元件4在整个调节的过程中必须保持特征阻抗欧姆,其可调节的相位为针对不同的等离子体镀膜装置可以通过调节不同的电感L和电容C值来使整个装置稳定。

需要说明的是，电感L和电容C也可以串联连接，如图7所示。

另外需要说明的是，本实施例中的半导体处理装置也可以是等离子体刻蚀装置，在等离子体刻蚀装置中，待处理基片为待刻蚀基片。

实施例2：

本实施例提供一种半导体处理装置，与实施例1不同的是，如图8所示，相位调节元件包括相同数量的多个电感L和多个电容C，其中，一个电感L对应与一个电容C并联连接形成一组电感电容组合6，并联连接的多组电感电容组合6相串联连接。

需要说明的是，如图9所示，相位调节元件中的电感L和电容C也可以如此连接：一个电感L对应与一个电容C串联连接形成一组电感电容组合6，串联连接的多组电感电容组合6相串联连接。

本实施例中，只要确保多个电感L和多个电容C在串并连接之后使相位调节元件的特征阻抗为50欧姆，相位调节元件的相位可在0-360度范围内调节，使反应腔内等离子体阻抗的变化最小即可。

本实施例中半导体处理装置的其他结构与实施例1中相同，此处不再赘述。

实施例3：

本实施例提供一种半导体处理装置，与实施例1-2不同的是，如图10所示，相位调节元件包括一个电阻R和一个电容C，电阻R和电容C并联连接。

当然，电阻R和电容C也可以串联连接，如图11所示。

本实施例中，只要确电阻R和电容C在串联连接或并联连接之后使相位调节元件的特征阻抗为50欧姆，相位调节元件的相位可在0-360度范围内调节，使反应腔内等离子体阻抗的变化最小即可。

本实施例中半导体处理装置的其他结构与实施例1中相同，此处不再赘述。

实施例4：

本实施例提供一种半导体处理装置，与实施例1-3不同的是，如图12所示，相位调节元件包括相同数量的多个电阻R和多个电容C，其中，一个电阻R对应与一个电容C并联连接形成一组电阻电容组合7，并联连接的多组电阻电容组合7相串联连接。

需要说明的是，如图13所示，相位调节元件中的电阻R和电容C也可以如此连接：一个电阻R对应与一个电容C串联连接形成一组电阻电容组合7，串联连接的多组电阻电容组合7相串联连接。

本实施例中，只要确保多个电阻R和多个电容C在串并连接之后使相位调节元件的特征阻抗为50欧姆，相位调节元件的相位可在0-360度范围内调节，使反应腔内等离子体阻抗的变化最小即可。

本实施例中半导体处理装置的其他结构与实施例1中相同，此处不再赘述。

实施例5：

本实施例提供一种半导体处理装置，与实施例1-4不同的是，如图14所示，相位调节元件4采用同轴电缆。同轴电缆的长度与同轴电缆的调节相位之间的关系为：长度＝2π/调节相位。

同轴电缆的等效电路为电感和电容的并联电路，在选定特征阻抗为50欧姆的同轴电缆之后，只要选择不同长度的同轴电缆，即可实现对同轴电缆调节相位的调节，使其调节相位在0-360度范围内调整，从而使反应腔内等离子体阻抗的变化最小，进而使整个半导体处理装置的增益更加稳定，阻抗匹配器3对反应腔内的等离子体阻抗和射频电源1的输出阻抗的匹配更加快速准确，进而确保了半导体处理装置良好的工艺处理结果。

本实施例中半导体处理装置的其他结构与实施例1中相同，此处不再赘述。

实施例1-5的有益效果：实施例1-5中所提供的半导体处理装置，通过设置相位调节元件，能将整个半导体处理装置中等离子体阻抗的变化调整为最小，从而使整个半导体处理装置的增益更加稳定，阻抗匹配器对反应腔内的等离子体阻抗和射频电源的输出阻抗的匹配更加快速准确，进而确保了半导体处理装置良好的工艺处理结果。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种半导体处理装置，包括反应腔、下电极、射频电源和阻抗匹配器，所述射频电源通过所述阻抗匹配器连接至位于所述反应腔内的所述下电极，其特征在于，还包括相位调节元件，所述相位调节元件串联于所述射频电源和所述阻抗匹配器之间，用于调节所述阻抗匹配器的输入阻抗，使其与所述射频电源的输出阻抗匹配，且所述相位调节元件的特征阻抗等于所述射频电源的输出阻抗。

2.根据权利要求1所述的半导体处理装置，其特征在于，所述相位调节元件的特征阻抗为50欧姆，所述相位调节元件的相位调节范围为0-360度。

3.根据权利要求2所述的半导体处理装置，其特征在于，所述相位调节元件包括一个电感和一个电容，所述电感和所述电容并联连接。

4.根据权利要求2所述的半导体处理装置，其特征在于，所述相位调节元件包括相同数量的多个电感和多个电容，其中，一个所述电感对应与一个所述电容并联连接形成一组电感电容组合，并联连接的多组所述电感电容组合相串联连接。

5.根据权利要求2所述的半导体处理装置，其特征在于，所述相位调节元件包括数量相同的至少一个电感和至少一个电容，所述电感和所述电容串联连接。

6.根据权利要求3-5任意一项所述的半导体处理装置，其特征在于，所述电感的大小为100nH-5uH，所述电容的大小为40pF-2000pF。

7.根据权利要求2所述的半导体处理装置，其特征在于，所述相位调节元件包括一个电阻和一个电容，所述电阻和所述电容并联连接。

8.根据权利要求2所述的半导体处理装置，其特征在于，所述相位调节元件包括相同数量的多个电阻和多个电容，其中，一个所述电阻对应与一个所述电容并联连接形成一组电阻电容组合，并联连接的多组所述电阻电容组合相串联连接。

9.根据权利要求2所述的半导体处理装置，其特征在于，所述相位调节元件包括数量相同的至少一个电阻和至少一个电容，所述电阻和所述电容串联连接。

10.根据权利要求2所述的半导体处理装置，其特征在于，所述相位调节元件采用同轴电缆。

11.根据权利要求10所述的半导体处理装置，其特征在于，所述同轴电缆的长度与所述同轴电缆的调节相位之间的关系为：长度＝2π/调节相位。

12.根据权利要求1所述的半导体处理装置，其特征在于，所述半导体处理装置为物理气相沉积装置。