CN107315537B - 存储器系统及其操作方法 - Google Patents

存储器系统及其操作方法 Download PDF

Info

Publication number
CN107315537B
CN107315537B CN201710116028.5A CN201710116028A CN107315537B CN 107315537 B CN107315537 B CN 107315537B CN 201710116028 A CN201710116028 A CN 201710116028A CN 107315537 B CN107315537 B CN 107315537B
Authority
CN
China
Prior art keywords
workload
memory
transaction
memory block
workloads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710116028.5A
Other languages
English (en)
Other versions
CN107315537A (zh
Inventor
金度贤
辛崇善
金大洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN107315537A publication Critical patent/CN107315537A/zh
Application granted granted Critical
Publication of CN107315537B publication Critical patent/CN107315537B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G06F3/0635—Configuration or reconfiguration of storage systems by changing the path, e.g. traffic rerouting, path reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/065—Replication mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0688—Non-volatile semiconductor memory arrays

Abstract

本发明涉及一种存储器系统，该存储器系统包括：存储器装置，其包括第一组存储块和第二组存储块；以及控制器，其适于：执行对应于从主机接收的事务中所包括的多个工作负荷的处理操作，检查包括在工作负荷中的事务标识信息和完成信息，将工作负荷之中对应于标识信息和完成信息的第一工作负荷存储在包括在第一组中的存储块中，以及将第一工作负荷传输并存储到包括在第二组中的存储块中。

Description

存储器系统及其操作方法
相关申请的交叉引用
本申请要求于2016年4月27日提交的申请号为10-2016-0051451的韩国专利申请的优先权，其全部内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及一种存储器系统，并且更特别地，涉及一种处理输入到存储器装置的数据的存储器系统以及该存储器系统的操作方法。
背景技术
计算机环境范式已经转变为普适计算系统，其能够在任何时间和任何地点使用。由于这个事实，诸如移动电话、数字照相机和笔记本计算机的便携式电子装置的使用已经迅速增加。这些便携式电子装置通常使用采用存储器装置的存储器系统来存储数据，即，作为数据存储装置。数据存储装置可以是便携式电子装置的主存储器装置或辅助存储器装置。
使用存储器装置的数据存储装置因其不具有移动部件，所以提供优良的稳定性、耐用性、高信息存取速度以及低功耗。具有这种优点的数据存储装置的示例包括通用串行总线(USB)存储器装置，具有各种接口的存储卡以及固态驱动器(SSD)。
发明内容
本发明的各种实施例涉及能够通过最小化存储器系统的复杂性和性能退化并最大化存储器装置的使用效率来快速且稳定地处理输入到存储器装置的数据的半导体存储器系统(以下简称为存储器系统)，以及该存储器系统的操作方法。
根据本发明的实施例，存储器系统包括：存储器装置，其包括第一组存储块和第二组存储块；以及控制器，其适于：执行对应于从主机接收的事务(transaction)中所包括的多个工作负荷(workload)的处理操作，检查包括在工作负荷中的事务标识信息和完成信息，将工作负荷之中对应于标识信息和完成信息的第一工作负荷存储在包括在第一组中的存储块中，以及将第一工作负荷传输并存储到包括在第二组中的存储块中。
第一工作负荷可包括在主机中完成了处理操作的第一事务中。
第一工作负荷中的每一个可包括指示第一事务的标识信息。
第一工作负荷中的最后工作负荷可包括指示在主机中完成了对第一事务的处理操作的完成信息。
控制器可将工作负荷存储在第一组的存储块中，然后将存储在第一组的存储块中的工作负荷中的第一工作负荷传输并存储到第二组的存储块中。
控制器可将第一工作负荷分布并存储到第一组的第一存储块中，其中第一存储块联接到多个通道中的每一个，然后将第一工作负荷传输并存储到第二组的第二存储块中，其中第二存储块联接到与第一存储块联接到的通道相同的通道中的每一个。
第一组的存储块可包括单层单元存储块，并且第二组的存储块可包括三层单元存储块。
可在主机中以事务为单位处理事务，并且可将在主机中完成了处理操作的事务的工作负荷和处理中的事务的工作负荷传输到控制器。
完成信息可包括在完成了处理操作的事务的工作负荷之中的最后工作负荷中。
标识信息可包括在事务的所有工作负荷中。
根据本发明的另一实施例，一种用于操作存储器系统的方法包括：从主机接收用于存储器装置的多个存储块的包括工作负荷的事务，该多个存储块包括第一组和第二组；从工作负荷中检查关于事务的标识信息和完成信息；将工作负荷之中对应于标识信息和完成信息的第一工作负荷存储在包括在第一组中的存储块中；以及将第一工作负荷传输并存储到包括在第二组中的存储块中。
第一工作负荷可包括在事务之中在主机中完成了处理操作的第一事务中。
第一工作负荷中每一个可包括指示第一事务的标识信息。
第一工作负荷中的最后工作负荷可包括指示在主机中完成了对第一事务的处理操作的完成信息。
工作负荷可存储在第一组的存储块中，然后可将存储在第一组的存储块中的工作负荷之中的第一工作负荷传输并存储到第二组的存储块中。
第一工作负荷可分布并存储到第一组的联接到多个通道中的每一个的第一存储块中，然后可将第一工作负荷传输并存储到第二组的联接到与第一存储块联接到的通道相同的通道中的每一个的第二存储块中。
第一组的存储块可包括单层单元存储块，并且第二组的存储块可包括三层单元存储块。
可在主机中以事务为单位处理事务，并且可将在主机中完成了处理操作的事务的工作负荷和处理中的事务的工作负荷传输到存储器装置的控制器。
完成信息可包括在完成了处理操作的事务的工作负荷之中的最后工作负荷中。
标识信息可包括在事务的所有工作负荷中。
附图说明
图1是示出根据本发明的实施例的包括存储器系统的数据处理系统的图。
图2是示出图1所示的存储器系统中的存储器装置的图。
图3是示出根据本发明的实施例的存储器装置中的存储块的电路图。
图4至图11是示出图2所示的存储器装置的图。
图12和图13是示出根据本发明的实施例的存储器系统的数据处理操作的示例的图。
图14是示出根据本发明的实施例的存储器系统的数据处理操作的流程图。
具体实施方式
将参照附图更详细地描述本发明的各个实施例。然而，本发明可以不同的形式实施，并且不应被解释为受限于本文所阐述的实施例。相反，提供这些实施例以便本公开将是彻底且充分的，并将本发明全面地传达给本领域的技术人员。贯穿本公开，在本发明的各个附图和实施例中，相同的附图标记表示相同的部件。
除非另有定义，否则本文使用的包括技术术语和科学术语的所有术语具有与本发明所属领域的普通技术人员考虑到本公开所通常理解的含义相同的含义。将进一步理解的是，诸如在常用字典中定义的那些术语的术语应当被解释为具有与其在本公开和相关技术语境中的含义一致的含义，并且将不以理想化或过于正式的意义来解释，除非本文中明确地这样定义。
本发明可具有各种修改和实施例，并且在本文中，一些实施例被作为示例来描述本发明的构思和范围。然而，对于本领域技术人员显而易见的是，实施例不限制本发明的构思和范围。此外，本发明的实施例的组成元件应当被理解为包括所有修改、替代和等同物。在这方面，用于描述本发明的原理的图1至图14中所示的以下实施例应当被理解为说明性的而非限制性的。
将进一步理解的是，尽管可以在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不受这些术语的限制。这些术语用于将一个元件与另一个元件区分开。因此，在不脱离本发明的精神和范围的情况下，下面描述的第一元件也可被称为第二元件或第三元件。
将进一步理解的是，当元件被称为“连接到”或“联接到”另一元件时，其可直接在另一元件上、连接到或联接到另一元件，或者可存在一个或多个中间元件。此外，还将理解的是，当元件被称为在两个元件“之间”时，其可以是这两个元件之间的唯一元件，或者也可存在一个或多个中间元件。
本文使用的术语仅是为了描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，除非上下文另有明确指示，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”、“包括有”、“包含”和“包含有”时，其说明所陈述元件的存在，并且不排除一个或多个其它元件的存在或添加。如本文所使用的，术语“和/或”包括一个或多个相关所列项目的任何和全部组合。
在下面的描述中，为了提供对本发明的全面理解，描述了大量具体细节。可在没有一些或全部这些具体细节的情况下实践本发明。在其它情况下，没有详细地描述公知的进程结构和/或进程以避免不必要地模糊本发明。
在一些情况下，如对于本领域普通技术人员显而易见的是，除非另有明确说明，否则结合特定实施例描述的元件可以单独使用或与其它实施例组合使用。
在下文中，将参照附图详细描述本发明的各种实施例。
图1是示出根据本发明的实施例的包含有存储器系统110的数据处理系统100的框图。
参照图1，数据处理系统100可包括主机102和存储器系统110。
主机102可包括诸如移动电话、MP3播放器和膝上型计算机的便携式电子装置或诸如台式计算机、游戏机、电视(TV)和投影仪的电子装置。
存储器系统110可响应于来自主机102的请求而操作，并且特别地，存储将由主机102访问的数据。也就是说，存储器系统110可用作主机102的主存储器系统或辅助存储器系统。根据将与主机102电联接的主机接口的协议，存储器系统110可利用各种存储装置中的任一种来实施。存储器系统110可利用诸如以下的各种存储装置中的任何一种来实施：固态驱动器(SSD)、多媒体卡(MMC)、嵌入式MMC(eMMC)、缩小尺寸的MMC(RS-MMC)、微型-MMC、安全数字(SD)卡、迷你-SD、微型-SD、通用串行总线(USB)存储装置、通用闪速存储(UFS)装置、标准闪存(CF)卡、智能媒体(SM)卡、记忆棒等。
存储器系统110的存储装置可利用诸如动态随机存取存储器(DRAM)和静态随机存取存储器(SRAM)的易失性存储器装置或诸如只读存储器(ROM)、掩模ROM(MROM)、可编程ROM(PROM)、可擦除可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、铁电随机存取存储器(FRAM)、相变RAM(PRAM)、磁阻RAM(MRAM)和电阻RAM(RRAM)的非易失性存储器装置实施。
存储器系统110可包括存储将由主机102访问的数据的存储器装置150，以及可控制数据在存储器装置150中的存储的控制器130。
控制器130和存储器装置150可集成到一个半导体装置中。例如，控制器130和存储器装置150可集成到一个半导体装置中并配置固态驱动器(SSD)。当存储器系统110用作SSD时，可显著增加与存储器系统110电联接的主机102的操作速度。
控制器130和存储器装置150可集成到一个半导体装置中，并配置存储卡。控制器130和存储卡150可集成到一个半导体装置中并配置存储卡，诸如，个人计算机存储卡国际协会(PCMCIA)卡、标准闪存(CF)卡、智能媒体(SM)卡(SMC)、记忆棒、多媒体卡(MMC)、RS-MMC、微型-MMC、安全数字(SD)卡、迷你-SD、微型-SD、SDHC以及通用闪速存储(UFS)装置。
对于另一实例，存储器系统110可配置计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、平板计算机、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑盒、数字照相机、数字多媒体广播(DMB)播放器、三维(3D)电视、智能电视、数字音频记录器、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、配置数据中心的存储器、能够在无线环境下传输和接收信息的装置、配置家庭网络的各种电子装置之一、配置计算机网络的各种电子装置之一、配置远程信息处理网络的各种电子装置之一、RFID装置或配置计算系统的各种组成元件之一。
当电源中断时，存储器系统110的存储器装置150可保留所存储的数据，特别地，在写入操作期间存储从主机102提供的数据，并且在读取操作期间将所存储的数据提供到主机102。存储器装置150可包括多个存储块152、154和156。存储块152、154和156中的每一个可包括多个页面。每个页面可包括多个存储器单元，其中多个字线(WL)电联接到多个存储器单元。存储器装置150可以是非易失性存储器装置，例如闪速存储器。闪速存储器可具有三维(3D)堆叠结构。稍后将参照图2至图11详细描述存储器装置150的结构和存储器装置150的三维(3D)堆叠结构。
存储器系统110的控制器130可响应于来自主机102的请求来控制存储器装置150。控制器130可将从存储器装置150读取的数据提供给主机102，并将从主机102提供的数据存储到存储器装置150中。因此，控制器130可控制存储器装置150的全部操作，诸如读取操作、写入操作、编程操作和擦除操作。
详细地，控制器130可包括主机接口单元132、处理器134、错误校正码(ECC)单元138、电源管理单元140、NAND闪速控制器142以及存储器144。
主机接口单元132可处理从主机102提供的命令和数据，并且可通过诸如以下的各种接口协议中的至少一种与主机102通信：通用串行总线(USB)、多媒体卡(MMC)、高速外围部件互连(PCI-E)、串列SCSI(SAS)、串行高级技术附件(SATA)、并行高级技术附件(PATA)、小型计算机系统接口(SCSI)、增强型小型磁盘接口(ESDI)以及电子集成驱动器(IDE)。
ECC单元138可检查并校正读取操作期间从存储器装置150读取的数据中的错误。当错误位的数量大于或等于可校正错误位的阈值数量时，ECC单元138可不校正错误位，并且可输出指示校正错误位失败的错误校正失败信号。
ECC单元138可基于诸如低密度奇偶校验(LDPC)码、博斯-查德胡里-霍昆格姆(Bose-Chaudhuri-Hocquenghem，BCH)码、turbo码，里德-所罗门(Reed-Solomon，RS)码、卷积码、递归系统码(RSC)、网格编码调制(TCM)、块编码调制(BCM)等的编码调制来执行错误校正操作。ECC单元138可包括用于错误校正操作的所有电路、系统或装置。
PMU 140可提供并管理用于控制器130的电力，即用于包括在控制器130中的组成元件的电力。
NFC 142可用作控制器130和存储器装置150之间的存储器接口，以允许控制器130响应于来自主机102的请求来控制存储器装置150。例如，当存储器装置150是闪速存储器时，并且特别是当存储器装置150是NAND闪速存储器时，NFC 142可在处理器134的控制下生成用于存储器装置150的控制信号并且处理数据。
存储器144可用作存储器系统110和控制器130的工作存储器，并且存储用于驱动存储器系统110和控制器130的数据。控制器130可响应于来自主机102的请求来控制存储器装置150。例如，控制器130可将从存储器装置150读取的数据提供至主机102，并将从主机102提供的数据存储在存储器装置150中。当控制器130控制存储器装置150的操作时，存储器144可存储由控制器130和存储器装置150用于诸如读取操作、写入操作、编程操作和擦除操作的操作的数据。
存储器144可利用易失性存储器来实施。存储器144可利用静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)来实施。如上所述，存储器144可存储由主机102和存储器装置150用于读取操作和写入操作的数据。为存储数据，存储器144可包括程序存储器、数据存储器、写入缓冲器、读取缓冲器、映射缓冲器等。
处理器134可控制存储器系统110的一般操作以及响应于来自主机102的写入请求或读取请求控制存储器装置150的写入操作或读取操作。处理器134可驱动被称为闪存转换层(FTL)的固件，以控制存储器系统110的一般操作。处理器134可利用微处理器或中央处理单元(CPU)来实施。
管理单元(未示出)可被包括在处理器134中，并且可执行存储器装置150的坏块管理。管理单元可找到包括在存储器装置150中的对于进一步使用处于令人不满意状况的坏存储块，并且对坏存储块执行坏块管理。当存储器装置150是例如NAND闪速存储器的闪速存储器时，由于NAND逻辑功能的特性，在写入操作期间，例如在编程操作期间，可能发生编程故障。在坏块管理期间，可将编程失败的存储块或坏存储块的数据编程到新存储块中。而且，由于编程失败导致的坏块严重降低了具有3D堆叠结构的存储器装置150的利用效率和存储器系统110的可靠性，因此需要可靠的坏块管理。
图2是示出图1所示的存储器装置150的示意图。
参照图2，存储器装置150可包括多个存储块。例如，存储器装置150可包括第0块210至第(N-1)块240。多个存储块210至240中的每一个可包括多个页面。例如，多个存储块210至240中的每一个可包括2M个页面(2M页面)，本发明并不限于此。多个页面中的每一个可包括多个存储器单元，其中多个字线电联接到多个存储器单元。
此外，存储器装置150可根据每个存储器单元中可存储或表达的位的数量而包括如单层单元(SLC)存储块和多层单元(MLC)存储块的多个存储块。SLC存储块可包括利用每个能够存储1位数据的存储器单元实施的多个页面。MLC存储块可包括利用存储器单元实施的多个页面，其中每个存储器单元能够存储多位数据(例如，2位或更多位数据)。包括利用每个能够存储3位数据的存储器单元实施的多个页面的MLC存储块可被定义为三层单元(TLC)存储块。
多个存储块210至240中的每一个可在写入操作期间存储从主机102提供的数据，并且可在读取操作期间将所存储的数据提供到主机102。
图3是示出图1所示的多个存储块152至156中的一个的电路图。
参照图3，存储器装置150的存储块152可包括分别电联接到位线BL0到BLm-1的多个单元串340。单元串340的每列可包括至少一个漏极选择晶体管DST和至少一个源极选择晶体管SST。多个存储器单元或多个存储器单元晶体管MC0至MCn-1可串联地电联接在选择晶体管DST和SST之间。各个存储器单元MC0至MCn-1可由多层单元(MLC)配置，每个多层单元存储多个位的数据信息。串340可分别电联接到对应的位线BL0到BLm-1。作为参照，在图3中，“DSL”表示漏极选择线，“SSL”表示源极选择线，“CSL”表示共源线。
虽然图3示出了由NAND闪速存储器单元配置的存储块152作为示例，但是应当注意的是，存储器装置150的存储块152并不限于NAND闪速存储器单元，并且可由NOR闪速存储器单元、其中组合至少两种存储器单元的混合闪速存储器单元或者其中控制器内置在存储器芯片中的1-NAND闪速存储器单元来实现。半导体装置的操作特性不仅可应用于其中电荷存储层由导电浮栅配置的闪速存储器装置，而且可应用于其中电荷存储层由介电层配置的电荷捕获闪存(CTF)。
存储器装置150的电压供应块310可提供将根据操作模式供应给各个字线的字线电压，诸如编程电压、读取电压和通过电压，以及提供将供应给形成有存储器单元的例如阱区的体材料(bulk)的电压。电压供应块310可在控制电路(未示出)的控制下执行电压生成操作。电压供应块310可生成多个可变读取电压以生成多个读取数据，在控制电路的控制下选择存储块或存储器单元阵列的扇区中的一个，选择所选存储块的字线中的一个字线，并且将字线电压提供至所选字线和未选择的字线。
存储器装置150的读取/写入电路320可由控制电路控制，并且可根据操作模式用作读出放大器或写入驱动器。在验证/正常读取操作期间，读取/写入电路320可用作用于从存储器单元阵列读取数据的读出放大器。此外，在编程操作期间，读取/写入电路320可用作根据将存储在存储器单元阵列中的数据来驱动位线的写入驱动器。在编程操作期间，读取/写入电路320可从缓冲器(未示出)接收将写入存储器单元阵列中的数据，并且可根据输入的数据来驱动位线。读取/写入电路320可包括分别对应于列或位线或者列对或位线对的多个页面缓冲器322、324和326，并且多个锁存器(未示出)可被包括在页面缓冲器322、324和326中的每一个中。
图4至图11是示出图1所示的存储器装置150的图。
图4是示出包括在图1所示的存储器装置150中的多个存储块的示例的框图。
参照图4，存储器装置150可包括多个存储块BLK0至BLKN-1，并且存储块BLK0至BLKN-1中的每一个可以三维(3D)结构或垂直结构来实现。各个存储块BLK0至BLKN-1可包括在第一方向至第三方向(例如，x轴方向、y轴方向和z轴方向)上延伸的结构。
各个存储块BLK0至BLKN-1可包括在第二方向上延伸的多个NAND串NS。多个NAND串NS可设置在第一方向和第三方向上。每一个NAND串NS可电联接到位线BL、至少一个源极选择线SSL、至少一个接地选择线GSL、多个字线WL、至少一个虚拟字线DWL以及共源线CSL。也就是说，各个存储块BLK0到BLKN-1可电联接到多个位线BL、多个源极选择线SSL、多个接地选择线GSL、多个字线WL、多个虚拟字线DWL以及多个共源线CSL。
图5是图4所示的多个存储块BLK0至BLKN-1中的一个存储块BLKi的透视图。图6是图5所示的存储块BLKi沿线I-I＇截取的截面图。
参照图5和图6，存储器装置150的多个存储块之中的存储块BLKi可包括在第一方向至第三方向上延伸的结构。
可提供衬底5111。衬底5111可包括掺杂有第一类型杂质的硅材料。衬底5111可包括掺杂有p型杂质的硅材料，或者可以是p型阱(例如，袋状(pocket)p阱)，并且包括围绕p型阱的n型阱。虽然假定衬底5111是p型硅，但是应当注意的是，衬底5111并不限于是p型硅。
在第一方向上延伸的多个掺杂区域5311至5314可设置在衬底5111上方。多个掺杂区域5311至5314可包含不同于衬底5111的第二类型的杂质。多个掺杂区域5311至5314可掺杂有n型杂质。虽然在本实施例中第一至第四掺杂区域5311至5314是n型，但是应当注意的是，第一至第四掺杂区域5311至5314并不限于是n型。
在衬底5111上方的第一掺杂区域5311和第二掺杂区域5312之间的区域中，在第一方向上延伸的多个介电材料5112可在第二方向上顺序地设置。介电材料5112和衬底5111可在第二方向上彼此分开预定距离。介电材料5112可在第二方向上彼此分开预定距离。介电材料5112可包括诸如氧化硅的介电材料。
在衬底5111上方的第一掺杂区域5311和第二掺杂区域5312之间的区域中，可设置多个柱状物5113，其在第一方向上顺序设置并在第二方向上穿过介电材料5112。多个柱状物5113可分别穿过介电材料5112并可与衬底5111电联接。每一个柱状物5113可由多种材料配置。每一个柱状物5113的表面层5114可包括掺杂有第一类型杂质的硅材料。每一个柱状物5113的表面层5114可包括掺杂有与衬底5111相同类型的杂质的硅材料。虽然在此假定每一个柱状物5113的表面层5114可包括p型硅，但是每一个柱状物5113的表面层5114并不限于是p型硅。
每一个柱状物5113的内层5115可由介电材料形成。每一个柱状物5113的内层5115可由诸如氧化硅的介电材料填充。
在第一掺杂区域5311和第二掺杂区域5312之间的区域中，可沿着介电材料5112、柱状物5113和衬底5111的暴露表面设置介电层5116。介电层5116的厚度可小于介电材料5112之间的距离的一半。也就是说，可在(i)设置在介电材料5112的第一介电材料的底面上方的介电层5116和(ii)设置在介电材料5112的第二介电材料的顶面上方的介电层5116之间设置其中可设置不同于介电材料5112和介电层5116的材料的区域。介电材料5112位于第一介电材料下方。
在第一掺杂区域5311和第二掺杂区域5312之间的区域中，导电材料5211至5291可设置在介电层5116的暴露表面上方。在第一方向上延伸的导电材料5211可设置在邻近衬底5111的介电材料5112和衬底5111之间。特别地，在第一方向上延伸的导电材料5211可设置在(i)设置在衬底5111上方的介电层5116和(ii)设置在邻近衬底5111的介电材料5112的底面上方的介电层5116之间。
在第一方向上延伸的导电材料可设置在(i)设置在介电材料5112中的一个的顶面上方的介电层5116和(ii)设置在介电材料5112的设置在特定介电材料5112上方的另一介电材料的底面上方的介电层5116之间。在第一方向上延伸的导电材料5221至5281可设置在介电材料5112之间。在第一方向上延伸的导电材料5291可设置在最上面的介电材料5112上方。在第一方向上延伸的导电材料5211至5291可以是金属材料。在第一方向上延伸的导电材料5211至5291可以是诸如多晶硅的导电材料。
在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可设置与第一掺杂区域5311和第二掺杂区域5312之间的结构相同的结构。例如，在第二掺杂区域5312和第三掺杂区域5313之间的区域中，可设置在第一方向上延伸的多个介电材料5112、在第一方向上顺序地布置并在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上方的介电层5116以及在第一方向上延伸的多个导电材料5212至5292。
在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可设置与第一掺杂区域5311和第二掺杂区域5312之间的结构相同的结构。例如，在第三掺杂区域5313和第四掺杂区域5314之间的区域中，可设置在第一方向上延伸的多个介电材料5112、在第一方向上顺序地布置并在第二方向上穿过多个介电材料5112的多个柱状物5113、设置在多个介电材料5112和多个柱状物5113的暴露表面上方的介电层5116以及在第一方向上延伸的多个导电材料5213至5293。
漏极5320可分别设置在多个柱状物5113上方。漏极5320可以是掺杂有第二类型杂质的硅材料。漏极5320可以是掺杂有n型杂质的硅材料。尽管在该实施例中，漏极5320包括n型硅，但是应当注意的是，漏极5320并不限于是n型硅。此外，每一个漏极5320的宽度可大于每一个对应的柱状物5113的宽度。每一个漏极5320可以焊盘的形状设置在每一个对应的柱状物5113的顶面上方。
在第三方向上延伸的导电材料5331至5333可设置在漏极5320上方。导电材料5331至5333可在第一方向上顺序地设置。各个导电材料5331至5333可与相应区域的漏极5320电联接。漏极5320和在第三方向上延伸的导电材料5331至5333可通过接触插塞电联接。在第三方向上延伸的导电材料5331至5333可以是金属材料。在第三方向上延伸的导电材料5331至5333可以是诸如多晶硅的导电材料。
在图5和图6中，各个柱状物5113可与介电层5116以及在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成串。各个柱状物5113可与介电层5116以及在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293一起形成NAND串NS。每一个NAND串NS可包括多个晶体管结构TS。
图7是图6所示的晶体管结构TS的截面图。
参照图7，在图6所示的晶体管结构TS中，介电层5116可包括第一子介电层至第三子介电层5117、5118和5119。
每一个柱状物5113中的p型硅的表面层5114可用作主体。邻近柱状物5113的第一子介电层5117可用作隧穿介电层，并且可包括热氧化层。
第二子介电层5118可用作电荷存储层。第二子介电层5118可用作电荷捕获层，并且可包括氮化物层或金属氧化物层，诸如氧化铝层、氧化铪层等。
邻近导电材料5233的第三子介电层5119可用作阻挡介电层。邻近在第一方向上延伸的导电材料5233的第三子介电层5119可形成为单层或多层。第三子介电层5119可以是诸如氧化铝层、氧化铪层等的高k介电层，其具有大于第一子介电层5117和第二子介电层5118的介电常数。
导电材料5233可用作栅或控制栅。也就是说，栅或控制栅5233、阻挡介电层5119、电荷存储层5118、隧穿介电层5117和主体5114可形成晶体管或存储器单元晶体管结构。例如，第一子介电层5117至第三子介电层5119可形成氧化物-氮化物-氧化物(ONO)结构。在本实施例中，为方便起见，每一个柱状物5113中的p型硅的表面层5114将被称为第二方向上的主体。
存储块BLKi可包括多个柱状物5113。也就是说，存储块BLKi可包括多个NAND串NS。详细地，存储块BLKi可包括在第二方向或垂直于衬底5111的方向上延伸的多个NAND串NS。
每一个NAND串NS可包括在第二方向上设置的多个晶体管结构TS。每一个NAND串NS的多个晶体管结构TS中的至少一个可用作串源极晶体管SST。每一个NAND串NS的多个晶体管结构TS中的至少一个可用作接地选择晶体管GST。
栅或控制栅可对应于在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293。也就是说，栅或控制栅可在第一方向上延伸并形成字线以及至少一个源极选择线SSL和至少一个接地选择线GSL的至少两个选择线。
在第三方向上延伸的导电材料5331至5333可电联接到NAND串NS的一端。在第三方向上延伸的导电材料5331至5333可用作位线BL。也就是说，在一个存储块BLKi中，多个NAND串NS可电联接到一个位线BL。
在第一方向上延伸的第二类型掺杂区域5311至5314可设置至NAND串NS的另一端。在第一方向上延伸的第二类型掺杂区域5311至5314可用作共源线CSL。
此外，存储块BLKi可包括在垂直于衬底5111的方向例如第二方向上延伸的多个NAND串NS，并且可用作例如电荷捕获型存储器的NAND闪速存储块，其中多个NAND串NS电联接到一个位线BL。
尽管在图5至图7中示出了在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293设置为9层，但是应当注意的是，在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293并不限于设置为9层。例如，在第一方向上延伸的导电材料可设置为8层、16层或任何多个层。也就是说，在一个NAND串NS中，晶体管的数量可以是8、16或者更多。
尽管在图5至图7中示出了3个NAND串NS电联接到一个位线BL，但是应注意的是，实施例并不限于具有3个NAND串NS电联接到一个位线BL。在存储块BLKi中，m个NAND串NS可电联接到一个位线BL，其中m为正整数。根据电联接到一个位线BL的NAND串NS的数量，也可控制在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的数量以及共源线5311至5314的数量。
进一步地，尽管在图5至图7中示出了3个NAND串NS电联接到在第一方向上延伸的一个导电材料，但是应注意的是，实施例并不限于具有3个NAND串NS电联接到在第一方向上延伸的一个导电材料。例如，n个NAND串NS可电联接到在第一方向上延伸的一个导电材料，其中n为正整数。根据电联接到在第一方向上延伸的一个导电材料的NAND串NS的数量，也可控制位线5331至5333的数量。
图8是示出具有参照图5至图7描述的第一结构的存储块BLKi的等效电路图。
参照图8，在具有第一结构的块BLKi中，NAND串NS11至NS31可设置在第一位线BL1和共源线CSL之间。第一位线BL1可对应于图5和图6的在第三方向上延伸的导电材料5331。NAND串NS12至NS32可设置在第二位线BL2和共源线CSL之间。第二位线BL2可对应于图5和图6的在第三方向上延伸的导电材料5332。NAND串NS13至NS33可设置在第三位线BL3和共源线CSL之间。第三位线BL3可对应于图5和图6的在第三方向上延伸的导电材料5333。
每一个NAND串NS的源极选择晶体管SST可电联接到对应的位线BL。每一个NAND串NS的接地选择晶体管GST可电联接到共源线CSL。存储器单元MC可设置在每一个NAND串NS的源极选择晶体管SST和接地选择晶体管GST之间。
在该示例中，NAND串NS可以行和列为单位定义，并且电联接到一个位线的NAND串NS可形成一列。电联接到第一位线BL1的NAND串NS11到NS31可对应于第一列，电联接到第二位线BL2的NAND串NS12到NS32可对应于第二列，电联接到第三位线BL3的NAND串NS13到NS33可对应于第三列。电联接到一个源极选择线SSL的NAND串NS可形成一行。电联接到第一源极选择线SSL1的NAND串NS11到NS13可形成第一行，电联接到第二源极选择线SSL2的NAND串NS21到NS23可形成第二行，电联接到第三源极选择线SSL3的NAND串NS31到NS33可形成第三行。
在每一个NAND串NS中，可定义高度。在每一个NAND串NS中，邻近接地选择晶体管GST的存储器单元MC1的高度可具有值“1”。在每一个NAND串NS中，当从衬底5111测量时，存储器单元的高度可随存储器单元接近源极选择晶体管SST而增加。在每一个NAND串NS中，邻近源极选择晶体管SST的存储器单元MC6的高度可以是7。
在相同行中的NAND串NS的源极选择晶体管SST可共享源极选择线SSL。在不同行中的NAND串NS的源极选择晶体管SST可分别电联接到不同的源极选择线SSL1、SSL2和SSL3。
在相同行中的NAND串NS中的相同高度处的存储器单元可共享字线WL。也就是说，在相同高度处，电联接到不同行中的NAND串NS的存储器单元MC的字线WL可电联接。在相同行的NAND串NS中的相同高度处的虚拟存储器单元DMC可共享虚拟字线DWL。也就是说，在相同的高度或水平处，电联接到不同行中的NAND串NS的虚拟存储器单元DMC的虚拟字线DWL可电联接。
位于相同水平或高度或层处的字线WL或虚拟字线DWL可在可设置在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293的层处彼此电联接。在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293可通过接触部共同电联接至上层。在上层处，在第一方向上延伸的导电材料5211至5291、5212至5292和5213至5293可电联接。在相同行中的NAND串NS的接地选择晶体管GST可共享接地选择线GSL。进一步地，不同行中的NAND串NS的接地选择晶体管GST可共享接地选择线GSL。也就是说，NAND串NS11至NS13、NS21至NS23和NS31至NS33可电联接到接地选择线GSL。
共源线CSL可电联接到NAND串NS。在有源区域上方和衬底5111上方，第一掺杂区域5311至第四掺杂区域5314可电联接。第一掺杂区域5311至第四掺杂区域5314可通过接触部电联接到上层，并且在上层处，第一掺杂区域5311至第四掺杂区域5314可电联接。
如图8所示，相同高度或水平的字线WL可电联接。因此，当在特定高度处的字线WL被选择时，电联接到字线WL的所有NAND串NS可被选择。在不同行中的NAND串NS可电联接到不同的源极选择线SSL。因此，在电联接到相同字线WL的NAND串NS中，通过选择源极选择线SSL1至SSL3中的一个，在未选择行中的NAND串NS可与位线BL1至BL3电隔离。换言之，通过选择源极选择线SSL1至SSL3中的一个，可选择一行NAND串NS。此外，通过选择位线BL1至BL3中的一个，可以列为单位选择在所选择的行中的NAND串NS。
在每一个NAND串NS中，可设置虚拟存储器单元DMC。在图8中，虚拟存储器单元DMC可设置在每一个NAND串NS中的第三存储器单元MC3和第四存储器单元MC4之间。也就是说，第一存储器单元MC1至第三存储器单元MC3可设置在虚拟存储器单元DMC和接地选择晶体管GST之间。第四存储器单元MC4至第六存储器单元MC6可设置在虚拟存储器单元DMC和源极选择晶体管SST之间。每一个NAND串NS的存储器单元MC可由虚拟存储器单元DMC划分为存储器单元组。在所划分的存储器单元组中，邻近接地选择晶体管GST的例如MC1至MC3的存储器单元可称为下部存储器单元组，邻近串选择晶体管SST的例如MC4至MC6的存储器单元可称为上部存储器单元组。
在下文中，将参照图9至图11进行详细描述，其示出了根据利用不同于第一结构的三维(3D)非易失性存储器装置实施的实施例的存储器系统中的存储器装置。
图9是示意性地示出利用不同于上面参照图5至图8描述的第一结构的三维(3D)非易失性存储器装置实施的存储器装置并示出图4的多个存储块的存储块BLKj的透视图。图10是示出沿着图9的线VII-VII＇截取的存储块BLKj的截面图。
参照图9和图10，图1的存储器装置150的多个存储块之中的存储块BLKj可包括在第一方向至第三方向上延伸的结构。
可设置衬底6311。例如，衬底6311可包括掺杂有第一类型杂质的硅材料。例如，衬底6311可包括掺杂有p型杂质的硅材料，或者可以是p型阱，例如袋状p阱，并且包括围绕p型阱的n型阱。尽管在本实施例中衬底6311是p型硅，但是应当注意的是，衬底6311并不限于是p型硅。
在衬底6311上方设置在x轴方向和y轴方向上延伸的第一导电材料6321至第四导电材料6324。第一导电材料6321至第四导电材料6324可在z轴方向上分开预定距离。
可在衬底6311上方设置在x轴方向和y轴方向上延伸的第五导电材料6325至第八导电材料6328。第五导电材料6325至第八导电材料6328可在z轴方向上分开预定距离。第五导电材料6325至第八导电材料6328可在y轴方向上与第一导电材料6321至第四导电材料6324分离。
可设置穿过第一导电材料6321至第四导电材料6324的多个下部柱状物DP。每一个下部柱状物DP在z轴方向上延伸。另外，可设置穿过第五导电材料6325至第八导电材料6328的多个上部柱状物UP。每一个上部柱状物UP在z轴方向上延伸。
下部柱状物DP和上部柱状物UP中的每一个可包括内部材料6361、中间层6362和表面层6363。中间层6362可用作单元晶体管的沟道。表面层6363可包括阻挡介电层、电荷存储层和隧穿介电层。
下部柱状物DP和上部柱状物UP可通过管栅PG电联接。管栅PG可设置在衬底6311中。例如，管栅PG可包括与下部柱状物DP和上部柱状物UP相同的材料。
在x轴方向和y轴方向上延伸的第二类型的掺杂材料6312可设置在下部柱状物DP上方。例如，第二类型的掺杂材料6312可包括n型硅材料。第二类型的掺杂材料6312可用作共源线CSL。
漏极6340可设置在上部柱状物UP上方。漏极6340可包括n型硅材料。在y轴方向上延伸的第一上部导电材料6351和第二上部导电材料6352可设置在漏极6340上方。
第一上部导电材料6351和第二上部导电材料6352可在x轴方向上分离。第一上部导电材料6351和第二上部导电材料6352可由金属形成。第一上部导电材料6351和第二上部导电材料6352以及漏极6340可通过接触插塞电联接。第一上部导电材料6351和第二上部导电材料6352分别用作第一位线BL1和第二位线BL2。
第一导电材料6321可用作源极选择线SSL，第二导电材料6322可用作第一虚拟字线DWL1，第三导电材料6323和第四导电材料6324分别用作第一主字线MWL1和第二主字线MWL2。第五导电材料6325和第六导电材料6326分别用作第三主字线MWL3和第四主字线MWL4，第七导电材料6327可用作第二虚拟字线DWL2，第八导电材料6328可用作漏极选择线DSL。
下部柱状物DP和邻近下部柱状物DP的第一导电材料6321至第四导电材料6324形成下部串。上部柱状物UP和邻近上部柱状物UP的第五导电材料6325至第八导电材料6328形成上部串。下部串和上部串可通过管栅PG电联接。下部串的一端可电联接到用作共源线CSL的第二类型的掺杂材料6312。上部串的一端可通过漏极6340电联接到对应的位线。一个下部串和一个上部串形成一个单元串，该单元串电连接在用作共源线CSL的第二类型的掺杂材料6312与用作位线BL的上部导电材料层6351和6352中相应的一个之间。
也就是说，下部串可包括源极选择晶体管SST、第一虚拟存储器单元DMC1以及第一主存储器单元MMC1和第二主存储器单元MMC2。上部串可包括第三主存储器单元MMC3和第四主存储器单元MMC4、第二虚拟存储器单元DMC2以及漏极选择晶体管DST。
在图9和图10中，上部串和下部串可形成NAND串NS，并且NAND串NS可包括多个晶体管结构TS。由于上面参照图7详细描述了图9和图10中的包括在NAND串NS中的晶体管结构，因此这里将省略对其的详细描述。
图11是示出具有如上参照图9和图10所述的第二结构的存储块BLKj的等效电路的电路图。为方便起见，仅示出了在第二结构的存储块BLKj中形成一对的第一串和第二串。
参照图11，在存储器装置150的多个块之中具有第二结构的存储块BLKj中，每一个单元串利用如上面参照图9和图10所述的通过管栅PG电联接的一个上部串和一个下部串来实施，可以这种方式设置单元串以定义多个对。
也就是说，在具有第二结构的特定存储块BLKj中，沿着第一沟道CH1(未示出)堆叠的存储器单元CG0至CG31，例如至少一个源极选择栅SSG1和至少一个漏极选择栅DSG1可形成第一串ST1，沿着第二沟道CH2(未示出)堆叠的存储器单元CG0至CG31，例如至少一个源极选择栅SSG2和至少一个漏极选择栅DSG2可形成第二串ST2。
第一串ST1和第二串ST2可电联接到相同的漏极选择线DSL和相同的源极选择线SSL。第一串ST1可电联接到第一位线BL1，第二串ST2可电联接到第二位线BL2。
尽管在图11中描述了第一串ST1和第二串ST2电联接到相同的漏极选择线DSL和相同的源极选择线SSL，但是可设想第一串ST1和第二串ST2可电联接到相同的源极选择线SSL和相同的位线BL，第一串ST1可电联接到第一漏极选择线DSL1并且第二串ST2可电联接到第二漏极选择线DSL2。此外，可设想第一串ST1和第二串ST2可电联接到相同的漏极选择线DSL和相同的位线BL，第一串ST1可电联接到第一源极选择线SSL1，并且第二串ST2可电联接到第二源极选择线SSL2。
根据本发明的实施例，下面参照图12至图14详细描述对包括在存储器系统中的存储器装置的数据处理。例如，将描述将主机102请求的工作负荷处理到存储器装置150的数据处理。
图12和图13是示出根据本发明的实施例的存储器系统的数据处理操作的图。
图1所示的存储器系统110可存储对应于从主机102接收的命令的数据。例如，存储器系统110可将对应于读取命令的读取数据或对应于写入命令的写入数据存储在包括在控制器130的存储器144中的缓冲器/高速缓冲存储器中。随后，存储器系统110可执行对应于从主机102接收的命令的命令操作。例如，存储器系统110可将存储在缓冲器/高速缓冲存储器中的数据读取或写入到包括在存储器装置150中的多个存储块。存储器系统110可对与从主机102接收的命令相对应的命令数据执行命令操作。例如，存储器系统110可执行对应于读取命令的数据读取操作或对应于写入命令的数据编程操作。
虽然如上所述作为示例描述了控制器130在存储器系统110中执行数据处理操作，但是包括在控制器130中的处理器134可通过闪存转换层(FTL)执行数据处理。控制器130可将对应于从主机102接收的写入命令的用户数据存储在包括在控制器130的存储器144中的缓冲器中，然后可将存储在缓冲器中的用户数据编程到包括在存储器装置150中的存储块之中的存储块中。换言之，控制器130可对存储在缓冲器中的用户数据执行编程操作。此外，控制器130可在包括在存储器装置150的相应存储块中的多个页面中读取对应于从主机102接收的读取命令的用户数据，并且可将用户数据存储在包括在控制器130的存储器144中的缓冲器中。然后，控制器130可向主机102提供存储在缓冲器中的数据。换言之，控制器130可对存储在缓冲器中的用户数据执行读取操作。
根据本发明的实施例，主机102可基于用户的请求以包括多个工作负荷的事务为单位来执行处理操作。控制器130可执行对应于从主机102接收的命令的命令操作，并处理包括在事务中的工作负荷。下面详细描述包括控制器130利用存储器装置150处理从主机102接收的事务的多个工作负荷的数据处理操作。
现在参照图12，主机102可将多个事务存储在主机存储器1200中。例如，多个事务可包括事务A 1202、事务B 1204和事务C 1206。主机102可以事务为单位处理存储在主机存储器1200中的事务A 1202、事务B 1204和事务C 1206，并基于用户的请求执行处理操作。由主机102处理的事务A 1202、事务B 1204和事务C 1206中的每一个可包括多个工作负荷。例如，事务A 1202可包括工作负荷w1 1210、工作负荷w2 1212、工作负荷w3 1214、工作负荷w41216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w7 1222。同样地，事务B 1204可包括多个工作负荷，包括工作负荷w8 1224、工作负荷w9 1226、……和wK 1228。同样地，事务C1206可包括工作负荷，即工作负荷w(K+1)1230、……和工作负荷wN 1232。
事务1202的工作负荷w1至w7、事务1204的工作负荷w8至WK以及事务1206的工作负荷wk+1至WN可包括指示它们各自的事务的标识信息。例如，工作负荷w1 1210、工作负荷w21212、工作负荷w3 1214、工作负荷w4 1216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w7 1222可包括指示事务A 1202的标识信息。工作负荷w8 1224至工作负荷wK 1228可包括指示事务B 1204的标识信息。工作负荷w(K+1)1230至wN 1232可包括指示事务C 1206的标识信息。此外，事务A 1202、事务B 1204和事务C 1206的最后工作负荷可包括指示它们是它们各自事务中的最后工作负荷的信息。例如，事务A 1202的工作负荷w7 1222、事务B1204的工作负荷wK 1228和事务C 1206的工作负荷wN 1232可包括指示通过最后工作负荷处理，它们各自的事务A 1202、事务B 1204和事务C 1206的处理操作完成的完成信息。
主机102可基于用户的请求将用于事务A 1202、事务B 1204和事务C 1206的命令传输到控制器130，其中事务A 1202、事务B 1204和事务C 1206包括对应于命令的每一个事务的工作负荷。换言之，根据图1所示的数据处理系统，主机102可基于用户的请求以事务为单位执行处理操作，并且包括控制器130和存储器装置150的存储器系统110可基于用户的请求来执行处理事务A 1202、事务B 1204和事务C 1206的工作负荷的命令操作。因此，主机102可将事务A 1202的工作负荷w1至w7(即，1210、1212、1214、1216、1218、1220和1222)、事务B 1204的工作负荷w8至wk(即，1224、1226、……和1228)和事务C 1206的工作负荷wK+1至wN(即，1230、……、1232)分别传输到控制器130，使得存储器系统110可执行命令操作。为了便于描述，下面详细描述主机102将存储在主机存储器1200中的事务A 1202的工作负荷w11210、工作负荷w2 1212、工作负荷w3 1214、工作负荷w4 1216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w7 1222以及事务B 1204的工作负荷w8 1224和工作负荷w9 1226传输到控制器130的情况。
当控制器130从主机102接收事务A 1202的工作负荷w1 1210、工作负荷w2 1212、工作负荷w3 1214、工作负荷w4 1216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w71222以及事务B 1204的工作负荷w8 1224和工作负荷w9 1226以基于用户的请求执行命令操作时，控制器130可将接收的工作负荷存储在包括在控制器130的存储器144中的缓冲器1240中。控制器130可将工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252、工作负荷w7 1254、工作负荷w8 1256和工作负荷w9 1258存储在包括在控制器130的存储器144中的缓冲器1240中。
存储在控制器130的缓冲器1240中的工作负荷1242、1244、1246、1248、1250、1252、1254、1256和1258可包括指示它们对应的事务的标识信息。换言之，工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w7 1254可包括指示事务A 1202的标识信息，工作负荷w8 1256和工作负荷w91258可包括指示事务B 1204的标识信息。存储在控制器130的缓冲器1240中的工作负荷w71254可包括指示工作负荷是事务A 1202的最后工作负荷的完成信息。
控制器130可检查包括在工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w7 1254中的指示事务A1202的标识信息，并且还可检查包括在工作负荷w7 1254中的完成信息。控制器130还可检查包括在工作负荷w8 1256和工作负荷w9 1258中的指示事务B 1204的标识信息。
控制器130可将存储在缓冲器1240中的工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252、工作负荷w7 1254、工作负荷w8 1256和工作负荷w9 1258存储在包括在图1所示的存储器装置150中的多个存储块之中的第一存储块组1260中所包括的存储块中。换言之，控制器130可将存储在缓冲器1240中的工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252、工作负荷w7 1254、工作负荷w8 1256和工作负荷w9 1258分别存储在包括在图1所示的存储器装置150中的存储块BLK0 1262、存储块BLK1 1264、存储块BLK2 1266、存储块BLK3 1268、存储块BLK4 1270、存储块BLK5 1272、存储块BLK61274、存储块BLK7 1276和存储块BLK8 1278中。根据本发明的实施例，为便于描述，下面以工作负荷w1 1242存储在存储块BLK0 1262中、工作负荷w2 1244存储在存储块BLK1 1264中、工作负荷w3 1246存储在存储块BLK2 1266中、工作负荷w4 1248存储在存储块BLK31268中、工作负荷w5 1250存储在存储块BLK4 1270中、工作负荷w6 1252存储在存储块BLK51272中、工作负荷w7 1254存储在存储块BLK6 1274中、工作负荷w8 1256存储在存储块BLK71276中、工作负荷w9 1258存储在存储块BLK8 1278中为示例进行详细描述。
如上所述，控制器130可将存储在缓冲器1240中的工作负荷1242、1244、1246、1248、1250、1252、1254、1256和1258分别存储在包括在存储器装置150的第一存储块组1260中的存储块1262、1264、1266、1268、1270、1272、1274、1276和1278中。
在存储器装置150的存储块之中的第一存储块组1260可包括单层单元(SLC)存储块或多层单元(MLC)存储块，并且第二存储块组1280可包括多层单元存储块，例如，三层单元(TLC)存储块。在下文中，为便于描述，以第一存储块组1260包括单层单元存储块、第二存储块组1280包括例如三层单元存储块的多层单元存储块为例进行详细描述。根据本发明的实施例，如上所述，当第一存储块组1260包括单层单元存储块时，单层单元存储块可用作缓冲器。
换言之，控制器130可使用包括单层单元存储块的第一存储块组1260的存储块1262、1264、1266、1268、1270、1272、1274、1276和1278作为缓冲器。控制器130可检查包括在存储在第一存储块组1260的存储块1262、1264、1266、1268、1270、1272、1274、1276和1278中的工作负荷w1、w2、w3、w4、w5、w6、w7、w8和w9中的每一个中的事务标识信息和事务完成信息。在所示的示例中，控制器130因此可通过包括在工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w71254中的指示事务A 1202的标识信息和包括在工作负荷w7 1254中的关于事务A 1202的完成信息来检查在主机102中完成对事务A 1202的处理操作。
此外，控制器130可将存储在第一存储块组1260的存储块1262、1264、1266、1268、1270、1272、1274、1276和1278中的工作负荷w1、w2、w3、w4、w5、w6、w7、w8和w9之中的在主机102中完成了处理操作的事务A 1202的工作负荷传输并存储到包括在第二存储块组1280中的存储块1282、1283、1284、1286、1288、1290和1292中。换言之，控制器130可将存储在第一存储块组1260的存储块BLK0 1262、存储块BLK1 1264、存储块BLK2 1266、存储块BLK31268、存储块BLK4 1270、存储块BLK5 1272和存储块BLK6 1274中的工作负荷w1、w2、w3、w4、w5、w6和w7传输并存储到包括在第二存储块组1280中的存储块1282、1283、1284、1286、1288、1290和1292中。
存储在第一存储块组1260的存储块BLK0 1262中的工作负荷w1可存储在第二存储块组1280的存储块BLK0 1282中。存储在第一存储块组1260的存储块BLK1 1264中的工作负荷w2可存储在第二存储块组1280的存储块BLK1 1283中。存储在第一存储块组1260的存储块BLK2 1266中的工作负荷w3可存储在第二存储块组1280的存储块BLK2 1284中。存储在第一存储块组1260的存储块BLK3 1268中的工作负荷w4可存储在第二存储块组1280的存储块BLK3 1286中。存储在第一存储块组1260的存储块BLK4 1270中的工作负荷w5可存储在第二存储块组1280的存储块BLK4 1288中。存储在第一存储块组1260的存储块BLK5 1272中的工作负荷w6可存储在第二存储块组1280的存储块BLK5 1290中。存储在第一存储块组1260的存储块BLK6 1274中的工作负荷w7可存储在第二存储块组1280的存储块BLK6 1292中。
当控制器130从主机102接收到完成了处理操作的事务A 1202的工作负荷1210、1212、1214、1216、1218、1220和1222以及未完成处理操作的事务B 1204的工作负荷1224和1226时，如上所述，控制器130可检查包括在从主机102接收的工作负荷1210、1212、1214、1216、1218、1220、1222、1224和1226中的关于事务A 1202和事务B 1204的信息，然后可将完成了处理操作的事务A 1202的工作负荷1210、1212、1214、1216、1218、1220和1222存储在包括在存储器装置150的第二存储块组1280的存储块1282、1283、1284、1286、1288、1290和1292中。因此，由于在从主机102接收的工作负荷1210、1212、1214、1216、1218、1220、1222、1224和1226中，确保了在主机102中完成了对事务A 1202的工作负荷1210、1212、1214、1216、1218、1220和1222的处理操作，所以可提高对从存储器系统110的主机102接收的工作负荷1210、1212、1214、1216、1218、1220、1222、1224和1226的元数据(或映射信息)的管理，并且可提高存储器装置150的使用效率。
在下文中，根据参照图13的本发明的另一实施例，详细描述当控制器130执行对应于从主机102接收的命令的命令操作时的数据处理操作。换言之，下面描述当控制器130从主机102接收事务的工作负荷并利用存储器装置150处理工作负荷时的数据处理操作。
参照图13，主机102可将多个事务存储在主机存储器1200中。例如，多个事务可包括事务A 1202、事务B 1204和事务C 1206。主机102可以事务为单位处理存储在主机存储器1200中的事务A 1202、事务B 1204和事务C 1206，并基于用户的请求执行处理操作。由主机102处理的事务A 1202、事务B 1204和事务C 1206中的每一个可包括多个工作负荷。例如，事务A 1202可包括工作负荷w1 1210、工作负荷w2 1212、工作负荷w3 1214、工作负荷w41216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w7 1222。事务B 1204可包括多个工作负荷，其包括工作负荷w8 1224、工作负荷w9 1226、……以及工作负荷wK 1228。事务C1206可包括工作负荷wK+1 1230至工作负荷wN 1232。
事务A 1202的工作负荷w1至w7(即1210、1212、1214、1216、1218、1220和1222)、事务B 1204的工作负荷w8至wK(即，1224、1226、……和1228)、事务C 1206的工作负荷wK+1至wN(即，1230、……、1232)可包括指示它们的事务的标识信息。换言之，工作负荷w1 1210、工作负荷w2 1212、工作负荷w3 1214、工作负荷w4 1216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w7 1222可包括指示事务A 1202的标识信息。工作负荷w8 1224、工作负荷w91226和工作负荷wK 1228可包括指示事务B 1204的标识信息。工作负荷wK+1 1230和工作负荷wN 1232可包括指示事务C 1206的标识信息。事务A 1202、事务B 1204和事务C 1206的最后工作负荷可包括指示它们的事务中的最后工作负荷的信息。例如，事务A 1202的工作负荷w7 1222、事务B 1204的工作负荷wK 1228和事务C 1206的工作负荷wN 1232可包括指示通过最后工作负荷处理完成相应事务的处理操作的完成信息。
主机102可基于用户的请求，将对事务A 1202、事务B 1204和事务C 1206的命令传输到控制器130，其中事务A 1202、事务B 1204和事务C 1206为对应于命令的事务A 1202的工作负荷w1至w7(即，1210、1212、1214、1216、1218、1220和1222)、事务B 1204的工作负荷w8至wK(即，1224、1226、……和1228)、事务C 1206的工作负荷wK+1至wN(即，1230、……、1232)。换言之，根据图1所示的数据处理系统，主机102可基于用户的请求以事务为单位执行处理操作，并且包括控制器130和存储器装置150的存储器系统110可基于用户的请求执行处理事务A 1202、事务B 1204和事务C 1206的工作负荷的命令操作。因此，主机102可将事务A 1202的工作负荷w1至w7(即，1210、1212、1214、1216、1218、1220和1222)、事务B 1204的工作负荷w8至wK(即，1224、1226、……和1228)、事务C 1206的工作负荷wK+1至wN(即，1230、……、1232)传输到控制器130，使得存储器系统110可执行命令操作。为了便于描述，下面详细描述主机102将存储在主机存储器1200中的事务A 1202的工作负荷w1 1210、工作负荷w2 1212、工作负荷w3 1214、工作负荷w4 1216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w7 1222，以及事务B 1204的工作负荷w8 1224和工作负荷w9 1226传输到控制器130的情况。
当控制器130从主机102接收事务A 1202的工作负荷w1 1210、工作负荷w2 1212、工作负荷w3 1214、工作负荷w4 1216、工作负荷w5 1218、工作负荷w6 1220和工作负荷w71222，以及事务B 1204的工作负荷w8 1224和工作负荷w9 1226，以基于用户的请求执行命令操作时，控制器130可将接收的工作负荷存储在包括在控制器130的存储器144中的缓冲器1240中。换言之，控制器130可将工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252、工作负荷w7 1254、工作负荷w81256和工作负荷w9 1258存储在包括在控制器130的存储器144中的缓冲器1240中。
存储在控制器130的缓冲器1240中的工作负荷1242、1244、1246、1248、1250、1252、1254、1256和1258可包括指示它们对应的事务的标识信息。换言之，工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w7 1254可包括指示事务A 1202的标识信息，工作负荷w8 1256和工作负荷w91258可包括指示事务B 1204的标识信息。存储在控制器130的缓冲器1240中的工作负荷w71254可包括指示工作负荷是事务A 1202的最后工作负荷的完成信息。
控制器130可检查包括在工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w7 1254中的指示事务A1202的标识信息。控制器130还可检查包括在工作负荷w8 1256和工作负荷w9 1258中的指示事务B 1204的标识信息。此外，控制器130可检查包括在工作负荷w7 1254中的完成信息。控制器130可通过包括在工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w7 1254中的指示事务A 1202的标识信息和包括在工作负荷w7 1254中的关于事务A 1202的完成信息来检查在主机102中完成对事务A 1202的处理操作。
控制器130可将存储在缓冲器1240中的多个工作负荷中的在主机102中完成了处理操作的事务A 1202的工作负荷存储在包括在图1所示的存储器装置150中的多个存储块之中的第一存储块组1320中所包括的各个存储块中。例如，在存储在缓冲器1240中的工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252，工作负荷w7 1254、工作负荷w8 1256和工作负荷w9 1258中，控制器130可将工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w7 1254存储在包括在图1所示的存储器装置150中的多个存储块之中的第一存储块组1320中所包括的各个存储块中。
特别地，控制器130可将存储在缓冲器1240中的工作负荷存储在存储器装置150的存储块中，其被分布到联接到存储器装置150的多个通道中。例如，工作负荷可存储在第一存储块组1320的存储块之中的联接到通道ch0 1302的存储块BLK0 1322和存储块BLK11324中、联接到通道1ch1 1304的存储块BLK0 1326和存储块BLK1 1328中以及联接到通道2ch2 1306的存储块BLK0 1330和存储块BLK1 1332中。根据本发明的实施例，为便于描述，以工作负荷w1 1242存储在联接到通道0 1302的存储块BLK0 1322中，工作负荷w2 1244存储在联接到通道0 1302的存储块BLK1 1324中为例进行详细描述。工作负荷w3 1246存储在联接到通道1 1304的存储块BLK0 1326中，工作负荷w4 1248存储在联接到通道1 1304的存储块BLK1 1328中。工作负荷w5 1250存储在联接到通道2 1306的存储块BLK0 1330中，工作负荷w6 1252存储在联接到通道2 1306的存储块BLK1 1332中。工作负荷w7 1254存储在联接到通道3 1308的存储块BLK0 1334中。
如上所述，控制器130可将存储在缓冲器1240中的工作负荷1242、1244、1246、1248、1250、1252、1254、1256和1258之中在主机102中完成了处理操作的事务A 1202的工作负荷1242、1244、1246、1248、1250、1252和1254分别存储在包括在图1所示的存储器装置150中的存储块之中的第一存储块组1320的联接到通道1302、1304、1306和1308的存储块1322、1324、1326、1328、1330、1332和1334中。
在存储器装置150的存储块之中的第一存储块组1320可包括单层单元(SLC)存储块或多层单元(MLC)存储块，并且第二存储块组1350可包括多层单元存储块，例如，三层单元(TLC)存储块。在下文中，为便于描述，以第一存储块组1320包括单层单元存储块、第二存储块组1350包括多层单元存储块或三层单元存储块为例进行详细描述。根据本发明的实施例，如上所述，当第一存储块组1320包括单层单元存储块时，第一存储块组1320中的单层单元存储块可用作缓冲器。
换言之，控制器130可使用包括单层单元存储块的第一存储块组1320的存储块1322、1324、1326、1328、1330、1332和1334作为缓冲器。控制器130可检查存储在第一存储块组1320的存储块1322、1324、1326、1328、1330、1332和1334中的工作负荷w1、w2、w3、w4、w5、w6和w7的每一个中所包括的关于事务的标识信息和完成信息，并且可检查在主机102中完成对事务的处理操作的工作负荷。换言之，控制器130可通过存储在缓冲器1240中的工作负荷w1 1242、工作负荷w2 1244、工作负荷w3 1246、工作负荷w4 1248、工作负荷w5 1250、工作负荷w6 1252和工作负荷w7 1254中所包括的指示事务A 1202的标识信息和包括在工作负荷w7 1254中的关于事务A 1202的完成信息来检查在主机102中完成了对事务A 1202的处理操作。
此外，控制器130可将存储在第一存储块组1320的存储块1322、1324、1326、1328、1330、1332和1334中的工作负荷w1、w2、w3、w4、w5、w6和w7分别传输和存储到第二存储块组1350中的联接到相同通道的存储块1352、1354、1356、1358、1360、1362和1364中。
存储在第一存储块组1320的联接到通道0 1302的存储块BLK0 1322中的工作负荷w1可存储在第二存储块组1350的联接到通道0 1302的存储块0BLK0 1352中。存储在第一存储块组1320的联接到通道0 1302的存储块BLK1 1324中的工作负荷w2可存储在第二存储块组1350的联接到通道0 1302的存储块BLK1 1354中。存储在第一存储块组1320的联接到通道1 1304的存储块BLK0 1326中的工作负荷w3可存储在第二存储块组1350的联接到通道11304的存储块BLK0 1356中。存储在第一存储块组1320的联接到通道1 1304的存储块BLK11328中的工作负荷w4可存储在第二存储块组1350的联接到通道1 1304的存储块BLK1 1358中。存储在第一存储块组1320的联接到通道2 1306的存储块BLK0 1330中的工作负荷w5可存储在第二存储块组1350的联接到通道2 1306的存储块BLK0 1360中。存储在第一存储块组1320的联接到通道2 1306的存储块BLK1 1332中的工作负荷w6可存储在第二存储块组1350的联接到通道2 1306的存储块BLK1 1362中。存储在第一存储块组1320的联接到通道31308的存储块BLK0 1334中的工作负荷w7可存储在第二存储块组1350的联接到通道3 1308的存储块BLK0 1364中。
当控制器130从主机102接收到完成了处理操作的事务A 1202的工作负荷1210、1212、1214、1216、1218、1220和1222，以及未完成处理操作的事务B 1204的工作负荷1224和1226时，如上所述，控制器130可检查从主机102接收的包括在工作负荷1210、1212、1214、1216、1218、1220、1222、1224和1226中的关于事务A 1202和事务B 1204的信息(即，标识信息和完成信息)。然后，控制器130可将完成了处理操作的事务A 1202的工作负荷1210、1212、1214、1216、1218、1220和1222存储在存储器装置150的第二存储块组1350的联接到通道1302、1304、1306和1308的存储块1352、1354、1356、1358、1360、1362和1364中。因此，由于在从主机102接收的工作负荷1210、1212、1214、1216、1218、1220、1222、1224和1226中，确保了在主机102中完成了对事务A 1202的工作负荷1210、1212、1214、1216、1218、1220和1222的处理操作，所以可提高对从存储器系统110的主机102接收的工作负荷1210、1212、1214、1216、1218、1220、1222、1224和1226的元数据(或映射信息)的管理，并且可提高存储器装置150的使用效率。此外，由于在主机102中完成了处理操作的事务A1202的工作负荷1210、1212、1214、1216、1218、1220和1222存储在联接到通道1302、1304、1306和1308的分布的存储块中，所以工作负荷可在存储器系统110中得到快速处理，从而提高存储器系统110的性能。然后，下面参照图14详细描述根据本发明的实施例的在存储器系统的存储器装置150中处理工作负荷的数据处理操作。
图14是示出根据本发明的实施例的存储器系统的数据处理操作的流程图。例如，该操作可由包括如图1、图12和图13所示的控制器130和存储器装置150的存储器系统110执行。
参照图14，在步骤S1410中，存储器系统110可从主机102接收以事务为单位处理的事务的多个工作负荷。控制器130可将接收的工作负荷存储在包括在控制器130中的存储器144中。
在步骤S1420中，控制器130可检查存储在存储器144中的工作负荷中所包括的指示每一个工作负荷的事务的标识信息和指示每一个事务的最后工作负荷的完成信息。控制器130可检查存储在存储器144中的工作负荷之中的在主机102中完成了对事务的处理操作的工作负荷。
在步骤S1430中，控制器130可处理存储在存储器144中的工作负荷。具体地，可基于包括在工作负荷中的标识信息和完成信息，将存储在存储器144中的工作负荷之中的在主机102中完成了对事务的处理操作的工作负荷存储在存储器装置150中。可将在主机102中完成了对事务的处理操作的工作负荷传输并存储到存储器装置150的第二存储块组中。
当处理从主机接收的工作负荷时，在检查包括在工作负荷中的关于事务的标识信息和完成信息之后，可将工作负荷存储在存储器装置的存储块中，特别是存储在存储器装置的第二存储块组中。由于上面参照图12和图13描述了对其的详细描述，所以避免了重复。
根据本发明的实施例，存储器系统可通过最小化存储器系统的复杂性和性能退化并最大化存储器装置使用效率来更快速且稳定地处理输入到存储器装置的数据。
尽管已经针对特定实施例描述了本发明，但是实施例并不旨在是限制性的，而是描述性的。此外，应当注意的是，在不脱离由所附权利要求限定的本发明的精神和/或范围的情况下，本领域技术人员可通过替换、改变和修改以各种方式实现本发明。

Claims (16)

1.一种存储器系统，其包括：
存储器装置，其包括第一组存储块和第二组存储块；以及
控制器，其适于：
执行对应于从主机接收的事务中包括的多个工作负荷的处理操作，其中每个工作负荷包括指示相应事物的标识信息，以及每个事物的最后工作负荷包括指示相应事物的最后工作负荷的完成信息，
其中所述控制器适于：
检查包括在所述工作负荷中的所述事务标识信息和所述完成信息，
将所述工作负荷之中对应于所述标识信息和所述完成信息的第一工作负荷存储在包括在第一组中的存储块中，
基于所述第一工作负荷确定哪个事物完成，以及
当至少一个事物完成时，将所述第一工作负荷中的、与完成事物相对应的一些第一工作负荷传输并存储到包括在第二组中的存储块中。
2.根据权利要求1所述的存储器系统，其中所述第一工作负荷包括在所述主机中完成了处理操作的第一事务中。
3.根据权利要求2所述的存储器系统，其中所述第一工作负荷中的每一个包括指示所述第一事务的所述标识信息。
4.根据权利要求2所述的存储器系统，其中所述第一工作负荷中的最后工作负荷包括指示在所述主机中完成了对所述第一事务的处理操作的所述完成信息。
5.根据权利要求1所述的存储器系统，其中所述控制器将所述工作负荷存储在所述第一组的存储块中，然后将存储在所述第一组的存储块中的所述工作负荷中的所述第一工作负荷传输并存储到所述第二组的存储块中。
6.根据权利要求1所述的存储器系统，其中所述控制器将所述第一工作负荷分布并存储到所述第一组的联接到多个通道中的每一个的第一存储块中，然后将所述第一工作负荷传输并存储到所述第二组的联接到与所述第一存储块联接到的通道相同的通道中的每一个的第二存储块中。
7.根据权利要求1所述的存储器系统，其中所述第一组的存储块包括单层单元存储块，且所述第二组的存储块包括三层单元存储块。
8.根据权利要求1所述的存储器系统，其中在所述主机中以事务为单位处理所述事务，并且将在所述主机中完成了处理操作的事务的工作负荷和处理中的事务的工作负荷传输到所述控制器。
9.一种用于操作存储器系统的方法，其包括：
从主机接收用于存储器装置的多个存储块的包括工作负荷的事务，所述多个存储块包括第一组和第二组；
其中每个工作负荷包括指示相应事物的标识信息，以及每个事物的最后工作负荷包括指示相应事物的最后工作负荷的完成信息，
从所述工作负荷中检查关于所述事务的所述标识信息和所述完成信息；
将所述工作负荷之中对应于所述标识信息和所述完成信息的第一工作负荷存储在包括在所述第一组中的存储块中；
基于所述第一工作负荷确定哪个事物完成；以及
当至少一个事物完成时，将所述第一工作负荷中的、与完成事物相对应的一些第一工作负荷传输并存储到包括在所述第二组中的存储块中。
10.根据权利要求9所述的方法，其中所述第一工作负荷包括在所述事务中的在所述主机中完成了处理操作的第一事务中。
11.根据权利要求10所述的方法，其中所述第一工作负荷中的每一个包括指示所述第一事务的所述标识信息。
12.根据权利要求10所述的方法，其中所述第一工作负荷中的最后工作负荷包括指示在所述主机中完成了对所述第一事务的处理操作的所述完成信息。
13.根据权利要求9所述的方法，其中所述工作负荷存储在所述第一组的存储块中，然后将存储在所述第一组的存储块中的所述工作负荷之中的所述第一工作负荷传输并存储到所述第二组的存储块中。
14.根据权利要求9所述的方法，其中所述第一工作负荷分布并存储到所述第一组的联接到多个通道中的每一个的第一存储块中，然后将所述第一工作负荷传输并存储到所述第二组的联接到与所述第一存储块联接到的通道相同的通道中的每一个的第二存储块中。
15.根据权利要求9所述的方法，其中所述第一组的存储块包括单层单元存储块，且所述第二组的存储块包括三层单元存储块。
16.根据权利要求9所述的方法，其中在所述主机中以事务为单位处理所述事务，并且将在所述主机中完成了处理操作的事务的工作负荷和处理中的事务的工作负荷传输到所述存储器装置的控制器。
CN201710116028.5A 2016-04-27 2017-03-01 存储器系统及其操作方法 Active CN107315537B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160051451A KR102593362B1 (ko) 2016-04-27 2016-04-27 메모리 시스템 및 메모리 시스템의 동작 방법
KR10-2016-0051451 2016-04-27

Publications (2)

Publication Number Publication Date
CN107315537A CN107315537A (zh) 2017-11-03
CN107315537B true CN107315537B (zh) 2020-08-14

Family

ID=60158855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710116028.5A Active CN107315537B (zh) 2016-04-27 2017-03-01 存储器系统及其操作方法

Country Status (3)

Country Link
US (1) US10152252B2 (zh)
KR (1) KR102593362B1 (zh)
CN (1) CN107315537B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11163489B2 (en) * 2018-05-23 2021-11-02 SK Hynix Inc. Workload clusterization for memory system and method of executing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365056A (zh) * 2000-08-30 2002-08-21 国际商业机器公司 用于支持数据事务的设备和方法
CN104050112A (zh) * 2013-03-15 2014-09-17 英特尔公司 用于标记需要写回持久存储的非事务代码区的开头和结束的指令
CN104881474A (zh) * 2015-05-30 2015-09-02 深圳市乾华数据科技有限公司 一种事务索引集合的生成方法及系统
CN104951240A (zh) * 2014-03-26 2015-09-30 阿里巴巴集团控股有限公司 一种数据处理方法及处理器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7934074B2 (en) 1999-08-04 2011-04-26 Super Talent Electronics Flash module with plane-interleaved sequential writes to restricted-write flash chips
US8700949B2 (en) 2010-03-30 2014-04-15 International Business Machines Corporation Reliability scheme using hybrid SSD/HDD replication with log structured management
US9176810B2 (en) 2011-05-27 2015-11-03 SanDisk Technologies, Inc. Bit error reduction through varied data positioning
KR20140033964A (ko) 2012-09-11 2014-03-19 삼성전자주식회사 단말기의 데이터 저장장치 및 방법
US8954655B2 (en) 2013-01-14 2015-02-10 Western Digital Technologies, Inc. Systems and methods of configuring a mode of operation in a solid-state memory
KR101480424B1 (ko) 2013-03-06 2015-01-13 서울시립대학교 산학협력단 하이브리드 플래시 메모리의 성능과 수명 최적화 장치 및 방법
US9135164B2 (en) 2013-03-15 2015-09-15 Virident Systems Inc. Synchronous mirroring in non-volatile memory systems
KR101491626B1 (ko) 2013-07-01 2015-03-05 성균관대학교산학협력단 메모리 저장 장치, 데이터베이스를 위한 트랜잭션 기능을 지원하는 방법 및 메모리 시스템
CN107391389B (zh) 2013-08-05 2020-11-24 慧荣科技股份有限公司 用来管理一记忆装置的方法以及记忆装置与控制器
CN104346292B (zh) 2013-08-05 2017-10-24 慧荣科技股份有限公司 用来管理一记忆装置的方法、记忆装置与控制器
US9778859B2 (en) 2013-09-18 2017-10-03 Western Digital Technologies, Inc. Doorless protocol having multiple queue read requests in flight
US9262206B2 (en) * 2014-02-27 2016-02-16 International Business Machines Corporation Using the transaction-begin instruction to manage transactional aborts in transactional memory computing environments
US10956050B2 (en) * 2014-03-31 2021-03-23 Sandisk Enterprise Ip Llc Methods and systems for efficient non-isolated transactions
KR20160015793A (ko) * 2014-07-31 2016-02-15 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US10008250B2 (en) * 2015-03-27 2018-06-26 Intel Corporation Single level cell write buffering for multiple level cell non-volatile memory
US10592171B2 (en) * 2016-03-16 2020-03-17 Samsung Electronics Co., Ltd. Multi-stream SSD QoS management

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1365056A (zh) * 2000-08-30 2002-08-21 国际商业机器公司 用于支持数据事务的设备和方法
CN104050112A (zh) * 2013-03-15 2014-09-17 英特尔公司 用于标记需要写回持久存储的非事务代码区的开头和结束的指令
CN104951240A (zh) * 2014-03-26 2015-09-30 阿里巴巴集团控股有限公司 一种数据处理方法及处理器
CN104881474A (zh) * 2015-05-30 2015-09-02 深圳市乾华数据科技有限公司 一种事务索引集合的生成方法及系统

Also Published As

Publication number Publication date
US10152252B2 (en) 2018-12-11
KR102593362B1 (ko) 2023-10-25
KR20170122466A (ko) 2017-11-06
CN107315537A (zh) 2017-11-03
US20170315743A1 (en) 2017-11-02

Similar Documents

Publication Publication Date Title
US10185516B2 (en) Memory system for re-ordering plural commands and operating method thereof
CN106708757B (zh) 存储器系统及其操作方法
CN105989885B (zh) 存储系统及其操作方法
US9570177B2 (en) Programming dummy data into bad pages of a memory system and operating method thereof
CN105739914B (zh) 数据处理系统及其操作方法
US10146480B2 (en) Memory system and operating method of memory system
CN106776352B (zh) 存储器系统和存储器系统的操作方法
US20170109276A1 (en) Memory system and operation method thereof
CN106960679B (zh) 存储器系统及存储器系统的操作方法
CN106710615B (zh) 存储器系统和存储器系统的操作方法
CN105938418B (zh) 存储系统及其操作方法
US20170147258A1 (en) Memory system and operating method thereof
CN106933506B (zh) 存储器系统及存储器系统的操作方法
CN110390984B (zh) 存储器系统和存储器系统的操作方法
CN105718378B (zh) 存储系统及其操作方法
CN106933505B (zh) 存储器系统及其操作方法
CN106775441B (zh) 存储器系统
CN106126437B (zh) 存储系统
TW201723852A (zh) 記憶體系統及其操作方法
US20170115914A1 (en) Memory system and operating method thereof
US20170060470A1 (en) Memory system and operating method thereof
US20170139603A1 (en) Memory system and operating method thereof
CN107025177B (zh) 存储器系统及其操作方法
US10055131B2 (en) Data processing system of efficiently processing data in a plurality of memory systems and operating method of controlling data processing system
CN106373602B (zh) 存储系统和存储系统的操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant