CN107301032A - 一种数字信号处理方法和装置 - Google Patents

Abstract

本发明提供了一种数字信号处理方法和装置，其中，该方法包括：预先为每一种运算类型配置通道逻辑单元；确定至少一个数字信号；确定至少一种目标运算类型；根据所述至少一种目标运算类型，确定至少一个目标通道逻辑单元；根据所述至少一个目标通道逻辑单元，生成数字电路；利用所述数字电路对所述至少一个数字信号进行处理。本发明提供的方案能够减少工作量。

Description

一种数字信号处理方法和装置

技术领域

本发明涉及计算机技术领域，特别涉及一种数字信号处理方法和装置。

背景技术

在现行的RTL(Register Transfer Level，寄存器转换级电路)层设计里最基本的单元是组合逻辑门和寄存器，通过连线将组合逻辑门和寄存器的输出端与另外的组合逻辑门和寄存器的输入端相连，实现数字信号从一个组合逻辑门或寄存器到另外一个组合逻辑门或寄存器的传输与逻辑转换。

但是，现有的数字信号的处理方法是基于组合逻辑门和寄存器，每次进行数字信号的处理时，都需要从组合逻辑门和寄存器层面进行开发，工作量大。

发明内容

本发明实施例提供了一种数字信号处理方法和装置，能够减少工作量。

第一方面，本发明实施例提供了一种数字信号处理方法，预先为每一种运算类型配置通道逻辑单元，还包括：

确定至少一个数字信号；

确定至少一种目标运算类型；

根据所述至少一种目标运算类型，确定至少一个目标通道逻辑单元；

根据所述至少一个目标通道逻辑单元，生成数字电路；

利用所述数字电路对所述至少一个数字信号进行处理。

优选地，

当所述数字信号为至少两个、所述目标运算类型为加法运算时，

在所述利用所述数字电路对所述至少一个数字信号进行处理之前，进一步包括：

判断各个所述数字信号的数据率是否相同，如果是，执行所述利用所述数字电路对所述至少一个数字信号进行处理，否则，将各个所述数字信号的数据率调节为预先设置的标准数据率，执行所述利用所述数字电路对所述至少一个数字信号进行处理；

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路将各个所述数字信号相加，生成叠加数字信号，将所述叠加数字信号输出。

优选地，

所述数字信号中包括：数据值和有效信号；

当所述目标运算类型为复用运算时，

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路将各个所述数字信号的数据值，按照对应的所述有效信号依次输出。

优选地，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述目标运算类型为函数调用时，

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路确定各个所述数字信号的所述数据值和所述有效信号对应的反馈值和反馈信号；

根据相对应的各个所述数据来源，将各个所述反馈值和各个所述反馈信号输出；

优选地，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述数字信号为一个、所述目标运算类型为函数重用时，

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路缓存所述数字信号的数据来源，根据所述数据值和所述有效信号调用目标函数，根据所述数据来源输出所述目标函数。

第二方面，本发明实施例提供了一种数字信号处理装置，包括：

配置单元，用于为每一种运算类型配置通道逻辑单元；

确定单元，用于确定至少一个数字信号；确定至少一种目标运算类型；根据所述至少一种目标运算类型，确定至少一个目标通道逻辑单元；

生成单元，用于根据所述确定单元确定的所述至少一个目标通道逻辑单元，生成数字电路；

处理单元，用于利用所述生成单元生成的所述数字电路对所述至少一个数字信号进行处理。

优选地，

当所述数字信号为至少两个、所述目标运算类型为加法运算时，

进一步包括：判断单元，用于判断各个所述数字信号的数据率是否相同，如果是，触发所述处理单元，否则，将各个所述数字信号的数据率调节为预先设置的标准数据率，触发所述处理单元；

所述处理单元，用于利用所述数字电路将各个所述数字信号相加，生成叠加数字信号，将所述叠加数字信号输出。

优选地，

所述数字信号中包括：数据值和有效信号；

当所述目标运算类型为复用运算时，

所述处理单元，用于利用所述数字电路将各个所述数字信号的数据值，按照对应的所述有效信号依次输出。

优选地，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述目标运算类型为函数调用时，

所述处理单元，用于利用所述数字电路确定各个所述数字信号的所述数据值和所述有效信号对应的反馈值和反馈信号；根据相对应的各个所述数据来源，将各个所述反馈值和各个所述反馈信号输出；

优选地，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述数字信号为一个、所述目标运算类型为函数重用时，

所述处理单元，用于利用所述数字电路缓存所述数字信号的数据来源，根据所述数据值和所述有效信号调用目标函数，根据所述数据来源输出所述目标函数。

第三方面，本发明实施例提供了一种可读介质，包括执行指令，当存储控制器的处理器执行所述执行指令时，所述存储控制器执行上述任一实施例所述的方法。

第四方面，本发明实施例提供了一种存储控制器，包括：处理器、存储器和总线；

所述存储器用于存储执行指令，所述处理器与所述存储器通过所述总线连接，当所述存储控制器运行时，所述处理器执行所述存储器存储的所述执行指令，以使所述存储控制器执行上述任一实施例所述的方法。

本发明实施例提供了一种数字信号处理方法和装置，其中，该方法预先为各种运算类型配置通道逻辑单元，在数字信号处理过程中，可以存在多个运算类型，对应多个通道逻辑单元。这些通道逻辑单元可以组合生成数字电路，该数字电路可以对数字信号进行处理。该方法无需基于组合逻辑门和寄存器进行处理电路的设计，可以通过预先配置的通道逻辑单元组合形成数字电路。本发明提供的方案能够减少工作量。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一个实施例提供的一种数字信号处理方法流程图；

图2是本发明一个实施例提供的一种加法运算过程的时序图；

图3是本发明一个实施例提供的一种复用运算过程的时序图；

图4是本发明一个实施例提供的一种函数调用过程的时序图；

图5是本发明另一个实施例提供的一种数字信号处理方法流程图；

图6是本发明一个实施例提供的一种数字信号处理装置结构示意图；

图7是本发明另一个实施例提供的一种数字信号处理装置结构示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

如图1所示，本发明实施例提供了一种数字信号处理方法，该方法可以包括以下步骤：

步骤101：预先为每一种运算类型配置通道逻辑单元；

步骤102：确定至少一个数字信号；

步骤103：确定至少一种目标运算类型；

步骤104：根据至少一种目标运算类型，确定至少一个目标通道逻辑单元；

步骤105：根据至少一个目标通道逻辑单元，生成数字电路；

步骤106：利用数字电路对至少一个数字信号进行处理。

在图1所示的本发明实施例中，该方法预先为各种运算类型配置通道逻辑单元，在数字信号处理过程中，可以存在多个运算类型，对应多个通道逻辑单元。这些通道逻辑单元可以组合生成数字电路，该数字电路可以对数字信号进行处理。该方法无需基于组合逻辑门和寄存器进行处理电路的设计，可以通过预先配置的通道逻辑单元组合形成数字电路。本发明提供的方案能够减少工作量。

例如，在现有技术中，为了实现函数调用，需要开发人员根据组合逻辑门和寄存器进行电路设计，但是，由于函数调用在数字信号的处理过程中较为常见，无需每一次实现数据调用时都从组合逻辑门和寄存器进行设计。因此，本发明预先配置通道逻辑单元，能够提高数字信号的处理效率。

在本发明的一个实施例中，为了实现数字信号的叠加处理，当数字信号为至少两个、目标运算类型为加法运算时，

在利用数字电路对至少一个数字信号进行处理之前，进一步包括：

判断各个数字信号的数据率是否相同，如果是，执行利用数字电路对至少一个数字信号进行处理，否则，将各个数字信号的数据率调节为预先设置的标准数据率，执行利用数字电路对至少一个数字信号进行处理；

利用数字电路对至少一个数字信号进行处理，包括：

利用数字电路将各个数字信号相加，生成叠加数字信号，将叠加数字信号输出。

例如，现有数字信号data0和data1，数字信号中包括数据值和指示数据有效的有效信号。因为数字信号可能在不同时刻到达，数据率在某个时刻也不一定完全一致，因此需要在加法运算前匹配速率。输出的叠加数字信号也包括有效信号。在通道逻辑单元中，有效信号和数据值被包装在一起，不需要额外的控制信号。在通道逻辑单元具体设计中，还可以加上一些约束和性能指标，比如能够接受的两次操作的最小间隔、运算延迟等等。

如图2所示，是一种加法运算过程的时序图，其中，数字信号data0和data1相加，生成叠加数字信号data。

在本发明的一个实施例中，为了实现函数的复用，数字信号中包括：数据值和有效信号；

当目标运算类型为复用运算时，

利用数字电路对至少一个数字信号进行处理，包括：

利用数字电路将各个数字信号的数据值，按照对应的有效信号依次输出。

在复用与解复用运算中，传统的RTL设计里边需要有个独立的选择信号对多路数字信号进行选择。除了数据值和有效信号，数字信号还可以包括数据来源。因此，在通道逻辑单元中，不需要额外的选择信号。因为是复用,前提条件是数据不会同时到达，否则要考虑用仲裁单元。

例如，对于数字信号X0、X1，在X0有效的时候输出的数字信号来自X0,X1有效的时候，数字信号来自X1。数据来源是为了指示数据源头的。如果下游的逻辑需要知道数据信号的源头，比如返回运算结果，需要添加数据源头。

需要说明的是，解复用是复用的反向操作，此处不再赘述。

如图3所示，是一种复用运算过程的时序图，其中，X0、X1为输入的两种数字信号，X2为输出的数字信号。

在本发明的一个实施例中，数字信号中包括：数据值、有效信号和数据来源；

当目标运算类型为函数调用时，

利用数字电路对至少一个数字信号进行处理，包括：

利用数字电路确定各个数字信号的数据值和有效信号对应的反馈值和反馈信号；

根据相对应的各个数据来源，将各个反馈值和各个反馈信号输出。

如图4所示，是一种函数调用过程的时序图，其中X为输入的数字信号，Y为返回的调用结果。从函数调用到输出数据有效的间距是函数调用的延迟。两次调用之间要求的最小间距是函数所能支持的吞吐率。

在本发明的一个实施例中，数字信号中包括：数据值、有效信号和数据来源；

当数字信号为一个、目标运算类型为函数重用时，

利用数字电路对至少一个数字信号进行处理，包括：

利用数字电路缓存数字信号的数据来源，根据数据值和有效信号调用目标函数，根据数据来源输出目标函数。

需要说明的是，不同的运算类型对应不同的通道逻辑单元，在上述实施例中，运算类型包括：加法运算、复用运算、函数调用和函数重用，除此之外，根据具体应用场景的需求，运算类型还可以为堆栈运算等。并且，根据具体业务的需求，运算类型还可以为更高层次，例如，运算类型为阶乘递归运算，该阶乘递归运算中包括函数重用和堆栈运算，对应的通道逻辑单元能够实现函数重用和堆栈运算。

如图5所示，本发明实施例以加法运算为例，对数字信号的处理过程进行详细地说明，该方法包括：

步骤501：为每一种运算类型配置通道逻辑单元。

在本发明实施例中，运算类型包括：加法运算、复用运算、函数调用和函数重用，对应的通道逻辑单元分别为A、B、C、D。

步骤502：确定两个数字信号。

确定待处理的数字信号为M、N。

步骤503：确定目标运算类型。

确定目标运算类型为加法运算。在实际应用场景中，目标运算类型可以包含多种，在此仅以一种为例进行说明。当存在多种目标运算类型时，与目标运算类型相对应的通道逻辑单元组合形成数字电路，该数字电路对数字信号依次进行目标运算。

步骤504：根据目标运算类型，确定目标通道逻辑单元。

确定加法运算对应的目标通道逻辑单元为A。

步骤505：根据目标通道逻辑单元，生成数字电路。

在本实施例中，数字电路中仅包含目标通道逻辑单元A。

步骤506：判断各个数字信号的数据率是否相同，如果是，执行步骤507，否则，执行步骤508。

在本实施例中，当数字信号为M、N的数据率相同时，才能够进行加法运算。

步骤507：利用数字电路将各个数字信号相加，生成叠加数字信号，将叠加数字信号输出，并终止当前流程。

在数据率相同的情况下，将数字信号的振幅相加，得到叠加数字信号。

步骤508：将各个数字信号的数据率调节为预先设置的标准数据率，并执行步骤507。

当数字信号的数据率不同时，按照预先设置的标准数据率对其进行调整。

在本发明实施例以数字信号中包括：数据值、有效信号和数据来源为例，对数字信号的处理方法进行进一步地详细说明，其中，在处理过程中，包括：加法运算、复用运算、函数调用和函数重用。该方法的实现过程如下：

S1：为每一种运算类型配置通道逻辑单元，其中，运算类型包括：加法运算、复用运算、函数调用、函数重用和堆栈运算，对应的通道逻辑单元分别为a、b、c、d和e。

S2：确定两个数字信号Q、W。

S3：确定目标运算类型为加法运算、复用运算、函数调用和函数重用。需要说明的是，根据数字信号的处理需求不同，目标运算类型的种类不同。

S4：根据目标运算类型，确定目标通道逻辑单元为a、b、c和d。

S5：根据目标通道逻辑单元a、b、c和d，生成数字电路X。

S6：利用数字电路X对数字信号Q、W进行处理，该处理过程包括：

A1：判断数字信号Q、W的数据率是否相同，如果是，执行A2，否则，将各个数字信号的数据率调节为预先设置的标准数据率，执行A2；

A2：利用数字电路X将数字信号Q、W相加，生成叠加数字信号E，将叠加数字信号E输出。

A3：利用数字电路X将叠加数字信号E的数据值，按照对应的有效信号依次输出；

A4：利用数字电路X确定叠加数字信号E的数据值和有效信号对应的反馈值T和反馈信号R；

A5：根据相对应的数据来源，将反馈值T和反馈信号R输出；

A6：利用数字电路X缓存数字信号X的数据来源，根据反馈值T和反馈信号R调用目标函数Y，根据数据来源输出目标函数Y。

如图6所示，本发明实施例提供了一种数字信号处理装置，包括：

配置单元601，用于为每一种运算类型配置通道逻辑单元；

确定单元602，用于确定至少一个数字信号；确定至少一种目标运算类型；根据至少一种目标运算类型，确定至少一个目标通道逻辑单元；

生成单元603，用于根据确定单元602确定的至少一个目标通道逻辑单元，生成数字电路；

处理单元604，用于利用生成单元603生成的数字电路对至少一个数字信号进行处理。

在本发明的一个实施例中，当数字信号为至少两个、目标运算类型为加法运算时，如图7所示，该装置还包括：判断单元605，用于判断各个数字信号的数据率是否相同，如果是，触发处理单元604，否则，将各个数字信号的数据率调节为预先设置的标准数据率，触发处理单元604；

处理单元604，用于利用数字电路将各个数字信号相加，生成叠加数字信号，将叠加数字信号输出。

在本发明的一个实施例中，数字信号中包括：数据值和有效信号；

当目标运算类型为复用运算时，

处理单元604，用于利用数字电路将各个数字信号的数据值，按照对应的有效信号依次输出。

在本发明的一个实施例中，数字信号中包括：数据值、有效信号和数据来源；

当目标运算类型为函数调用时，

处理单元604，用于利用数字电路确定各个数字信号的数据值和有效信号对应的反馈值和反馈信号；根据相对应的各个数据来源，将各个反馈值和各个反馈信号输出。

在本发明的一个实施例中，数字信号中包括：数据值、有效信号和数据来源；

当数字信号为一个、目标运算类型为函数重用时，

处理单元604，用于利用数字电路缓存数字信号的数据来源，根据数据值和有效信号调用目标函数，根据数据来源输出目标函数。

本发明实施例提供了一种可读介质，包括执行指令，当存储控制器的处理器执行执行指令时，存储控制器执行上述任一实施例的方法。

本发明实施例提供了一种存储控制器，包括：处理器、存储器和总线；

存储器用于存储执行指令，处理器与存储器通过总线连接，当存储控制器运行时，处理器执行存储器存储的执行指令，以使存储控制器执行上述任一实施例的方法。

上述装置内的各单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。

综上，本发明各个实施例至少具有如下效果：

1、在本发明实施例中，该方法预先为各种运算类型配置通道逻辑单元，在数字信号处理过程中，可以存在多个运算类型，对应多个通道逻辑单元。这些通道逻辑单元可以组合生成数字电路，该数字电路可以对数字信号进行处理。该方法无需基于组合逻辑门和寄存器进行处理电路的设计，可以通过预先配置的通道逻辑单元组合形成数字电路，进而对数字信号进行处理。本发明提供的方案能够减少工作量。

2、在本发明实施例中，可以为不同的运算类型配置通道逻辑单元，该运算类型可以包括：加法运算、复用运算、解复用运算、函数调用、函数重用和堆栈运算等，但并不局限于上述运算类型，在实际应用场景中，可以根据实际需求配置更高级别的运算类型，例如，阶乘递归运算。由于预先配置好不同的通道逻辑单元，不需要从组合逻辑门和寄存器层面设计电路，因此，该方法节约开发成本，提高了数字信号的处理效率。

需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个〃····〃”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储在计算机可读取的存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。

最后需要说明的是：以上所述仅为本发明的较佳实施例，仅用于说明本发明的技术方案，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种数字信号处理方法，其特征在于，预先为每一种运算类型配置通道逻辑单元，还包括：

确定至少一个数字信号；

确定至少一种目标运算类型；

根据所述至少一种目标运算类型，确定至少一个目标通道逻辑单元；

根据所述至少一个目标通道逻辑单元，生成数字电路；

利用所述数字电路对所述至少一个数字信号进行处理。

2.根据权利要求1所述的数字信号处理方法，其特征在于，

当所述数字信号为至少两个、所述目标运算类型为加法运算时，

在所述利用所述数字电路对所述至少一个数字信号进行处理之前，进一步包括：

判断各个所述数字信号的数据率是否相同，如果是，执行所述利用所述数字电路对所述至少一个数字信号进行处理，否则，将各个所述数字信号的数据率调节为预先设置的标准数据率，执行所述利用所述数字电路对所述至少一个数字信号进行处理；

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路将各个所述数字信号相加，生成叠加数字信号，将所述叠加数字信号输出。

3.根据权利要求1所述的数字信号处理方法，其特征在于，

所述数字信号中包括：数据值和有效信号；

当所述目标运算类型为复用运算时，

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路将各个所述数字信号的数据值，按照对应的所述有效信号依次输出。

4.根据权利要求1所述的数字信号处理方法，其特征在于，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述目标运算类型为函数调用时，

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路确定各个所述数字信号的所述数据值和所述有效信号对应的反馈值和反馈信号；

根据相对应的各个所述数据来源，将各个所述反馈值和各个所述反馈信号输出；

和/或，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述数字信号为一个、所述目标运算类型为函数重用时，

所述利用所述数字电路对所述至少一个数字信号进行处理，包括：

利用所述数字电路缓存所述数字信号的数据来源，根据所述数据值和所述有效信号调用目标函数，根据所述数据来源输出所述目标函数。

5.一种数字信号处理装置，其特征在于，包括：

配置单元，用于为每一种运算类型配置通道逻辑单元；

确定单元，用于确定至少一个数字信号；确定至少一种目标运算类型；根据所述至少一种目标运算类型，确定至少一个目标通道逻辑单元；

生成单元，用于根据所述确定单元确定的所述至少一个目标通道逻辑单元，生成数字电路；

处理单元，用于利用所述生成单元生成的所述数字电路对所述至少一个数字信号进行处理。

6.根据权利要求5所述的数字信号处理装置，其特征在于，

当所述数字信号为至少两个、所述目标运算类型为加法运算时，

进一步包括：判断单元，用于判断各个所述数字信号的数据率是否相同，如果是，触发所述处理单元，否则，将各个所述数字信号的数据率调节为预先设置的标准数据率，触发所述处理单元；

所述处理单元，用于利用所述数字电路将各个所述数字信号相加，生成叠加数字信号，将所述叠加数字信号输出。

7.根据权利要求5所述的数字信号处理装置，其特征在于，

所述数字信号中包括：数据值和有效信号；

当所述目标运算类型为复用运算时，

所述处理单元，用于利用所述数字电路将各个所述数字信号的数据值，按照对应的所述有效信号依次输出。

8.根据权利要求5所述的数字信号处理装置，其特征在于，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述目标运算类型为函数调用时，

所述处理单元，用于利用所述数字电路确定各个所述数字信号的所述数据值和所述有效信号对应的反馈值和反馈信号；根据相对应的各个所述数据来源，将各个所述反馈值和各个所述反馈信号输出；

和/或，

所述数字信号中包括：数据值、有效信号和数据来源；

当所述数字信号为一个、所述目标运算类型为函数重用时，

所述处理单元，用于利用所述数字电路缓存所述数字信号的数据来源，根据所述数据值和所述有效信号调用目标函数，根据所述数据来源输出所述目标函数。

9.一种可读介质，其特征在于，包括执行指令，当存储控制器的处理器执行所述执行指令时，所述存储控制器执行权利要求1-4中任一所述的方法。

10.一种存储控制器，其特征在于，包括：处理器、存储器和总线；

所述存储器用于存储执行指令，所述处理器与所述存储器通过所述总线连接，当所述存储控制器运行时，所述处理器执行所述存储器存储的所述执行指令，以使所述存储控制器执行权利要求1-4中任一所述的方法。