CN107276198A - 电源取电装置 - Google Patents

Abstract

本发明实施例公开了一种电源取电装置。所述装置包括：倍压电路、驱动控制电路、储能电路、稳压输出电路和升压输出电路，倍压电路、驱动控制电路和升压输出电路顺次连接，驱动控制电路的第二输出端与稳压输出电路的输入端相连，升压输出电路的输出端和稳压输出电路的输出端共同与驱动控制电路的第二输入端相连，储能电路的充放电端与驱动控制电路的第一输出端相连，倍压电路的输出端与驱动控制电路的第一输入端相连，升压输出电路的输入端与驱动控制电路的第一输出端相连。本发明实施例的技术方案解决了现有技术中电源取电电路在线路小电流时取电效率偏低的技术问题，实现了线路小电流时，可以大幅提升电源取电电路的取电效率。

Description

电源取电装置

技术领域

本发明实施例涉及电源取电技术领域，尤其涉及一种电源取电装置。

背景技术

我国从上个世纪九十年代以后从国外学习到了配电线路故障的自动复位指示器装置技术后，结合我国配电线路线网的实际情况进行了我国的配电线路故障指示器的应用研究工作，经过几十年的研究发展如今我国配电线路故障指示器的使用已经为电力系统的正常运转带来了巨大的贡献。

配电线路系统的故障指示器简单的说就是一种通过安装在架空的配电线路之上、安装在配电线路系统的电力柜以及电力开关上的一种故障电流检测流通装置。有了电力线路的故障指示装置就能够在配电线路出现故障以后迅速的自动报警，让工作人员能够更加快速的找到线路故障的区域排查出故障的具体位置，一般来说都还具有短路识别以及接地故障识别的功能。

但是，电力系统配电线路系统的故障指示器的供电电源一直是一个需要解决的技术难题，传统的指示器电源取电技术，一种是采用降压方式，这需要外配额定电压在5.5V以上的超级电容储能，在指示器取电CT电压较低时，不能可靠工作，同时储能电容利用效率不足50％；另外一种是采用升压模式，可以在取电CT电压较低时输出所需要的工作电压，但其电源转换效率只有70-80％，这两张方案均不能满足需要在较低线路电流和取电CT电压较低的情况下工作的指示器需求，不能提供可靠的工作电源，且这两种方案工作效率不高，成本高，资源浪费。

发明内容

有鉴于此，本发明实施例提供了一种电源取电装置，以解决现有技术中电源取电电路在线路小电流时取电效率偏低的技术问题。

本发明实施例提供了一种电源取电装置，包括：倍压电路、驱动控制电路、储能电路、稳压输出电路和升压输出电路；

所述倍压电路、所述驱动控制电路和所述升压输出电路顺次连接，所述驱动控制电路的第二输出端与所述稳压输出电路的输入端相连，所述升压输出电路的输出端和所述稳压输出电路的输出端共同与所述驱动控制电路的第二输入端相连，所述储能电路的充放电端与所述驱动控制电路的第一输出端相连，其中，所述倍压电路的输出端与所述驱动控制电路的第一输入端相连，所述升压输出电路的输入端与所述驱动控制电路的第一输出端相连；

所述倍压电路用于产生电压值为输入电源的电压值的整数倍的电压；所述驱动控制电路用于根据所述驱动控制电路的第二输出端输出的电压控制对所述储能电路充电，所述驱动控制电路还用于根据所述储能电路的充放电端的电压控制对所述倍压电路中的电容放电；所述储能电路用于储存电能，为所述升压输出电路提供输入电压；所述升压输出电路用于将所述储能电路的充放电端的电压升压后输出；所述稳压输出电路用于将所述驱动控制电路的第二输出端输出的电压转变为固定电压输出。

在上述装置中，优选的是，所述倍压电路包括：二极管D1、二极管D2、电容C1和电容C2；

所述二极管D1的正极同时与所述输入电源的第一输入端和所述二极管D2的负极相连，所述二极管D1的负极同时与所述电容C1的正极和所述倍压电路的输出端相连；

所述电容C1的负极同时与所述输入电源的第二输入端和所述电容C2的正极相连；

所述电容C2的负极接地，且与所述二极管D2的正极相连。

在上述装置中，优选的是，还包括：电容C3；

所述电容C3的第一端与所述电容C1的正极相连，所述电容C3的第二端接地；

所述二极管D1和所述二极管D2均为肖特基二极管。

在上述装置中，优选的是，所述驱动控制电路包括：

P型EMOS管Q1、二极管D3、电容C4、N型EMOS管Q2、三极管Q3、电阻R1至电阻R10、第一比较器U1、第二比较器U2和基准电压芯片U3；

所述P型EMOS管Q1的源极接地，并与所述电容C4的第一端相连，所述P型EMOS管Q1的栅极同时与所述电阻R10的第一端和所述第二比较器U2的输出端相连，所述P型EMOS管Q1的漏极同时与所述二极管D3的正极和所述驱动控制电路的第一输入端相连；

所述二极管D3的负极同时与所述电容C4的第二端、所述电阻R1的第一端、所述N型EMOS管Q2的源极以及所述驱动控制电路的第二输出端相连；

所述N型EMOS管Q2的漏极同时与所述驱动控制电路的第一输出端和所述电阻R9的第一端相连，所述N型EMOS管Q2的栅极同时与所述电阻R1的第二端和所述三极管Q3的集电极相连；

所述三极管Q3的发射极接地，所述三极管Q3的基极同时与所述第一比较器U1的输出端和所述电阻R5的第一端相连；

所述第一比较器U1的正电源端与所述升压输出电路的输出端相连，所述第一比较器U1的负电源端接地，所述第一比较器U1的同相输入端同时与所述电阻R3的第一端、所述电阻R4的第一端和所述电阻R5的第二端相连，所述第一比较器U1的反向输入端与所述电阻R2的第一端相连，所述电阻R3的第二端与所述二极管D3的负极相连，所述电阻R4的第二端接地，所述电阻R2的第二端同时与所述基准电压芯片U3的阴极、所述电阻R6的第一端以及所述电阻R7的第一端相连；

所述第二比较器U2的正电源端同时与所述升压输出电路的输出端和所述电阻R6的第二端相连，所述第二比较器U2的负电源端接地，所述第二比较器U2的同相输入端同时与所述电阻R9的第二端和所述电阻R10的第二端相连，所述第二比较器U2的反向输入端同时与所述电阻R7的第二端和所述电阻R8的第一端相连，所述电阻R8的第二端接地；

所述基准电压芯片U3的参考极与阴极相连，所述基准电压芯片U3的阳极接地。

在上述装置中，优选的是，所述二极管D3为肖特基二极管。

在上述装置中，优选的是，所述储能电路包括储能电容；

所述储能电容的正极与所述驱动控制电路的第一输出端相连，所述储能电容的负极接地。

在上述装置中，优选的是，所述升压输出电路包括：

升压芯片U4和与所述升压芯片U4对应的外围电路。

在上述装置中，优选的是，所述升压芯片U4为TPS61021A；

所述与所述升压芯片U4对应的外围电路包括：电阻R11至电阻R13、电感L1、电容C5和二极管D4；

所述升压芯片U4的第1脚和第9脚相连且接地，所述升压芯片U4的第5脚与所述电阻R11的第一端相连，所述升压芯片U4的第8脚同时与所述电阻R11的第二端、所述电感L1的第一端以及所述升压输出电路的输入端相连，所述升压芯片U4的第6脚同时与所述升压芯片U4的第7脚和所述电感L1的第二端相连，所述升压芯片U4的第3脚同时与所述升压芯片U4的第4脚、所述电阻R12的第一端、所述电容C5的第一端以及所述二极管D4的正极相连，所述升压芯片U4的第2脚同时与所述电阻R12的第二端和所述电阻R13的第一端相连，所述电阻R13的第二端与所述电容C5的第二端相连且接地，所述二极管D4的负极与所述升压输出电路的输出端相连。

在上述装置中，优选的是，所述二极管D4为肖特基二极管。

在上述装置中，优选的是，所述稳压输出电路包括：

稳压芯片U5和与所述稳压芯片U5对应的外围电路。

在上述装置中，优选的是，所述稳压芯片U5为HT7136；

所述与所述稳压芯片U5对应的外围电路包括：电容C6、电容C7和二极管D5；

所述稳压芯片U5的第1脚同时与所述电容C6的第一端和所述电容C7的第一端相连且接地，所述稳压芯片U5的第2脚同时与所述电容C6的第二端和所述稳压输出电路的输入端相连，所述稳压芯片U5的第3脚同时与所述电容C7的第二端和所述二极管D5的正极相连，所述二极管D5的负极与所述稳压输出电路的输出端相连。

在上述装置中，优选的是，所述二极管D5为肖特基二极管。

本发明实施例提供了一种电源取电装置，该装置包括倍压电路、驱动控制电路、储能电路、稳压输出电路和升压输出电路，通过先使用倍压电路产生电压值为输入电源的电压值的整数倍的电压，再使用驱动控制电路根据驱动控制电路的第二输出端输出的电压控制对储能电路充电，以及使用驱动控制电路根据储能电路的充放电端的电压控制对倍压电路中的电容放电，然后使用升压输出电路将储能电路的充放电端的电压升压后输出，并且同时使用稳压输出电路将倍压电路的输出端输出的电压转变为固定电压输出，解决了现有技术中电源取电电路在线路小电流时取电效率偏低的技术问题，实现了当线路小电流时，可以大幅提升电源取电电路的取电效率。

附图说明

图1是本发明实施例一提供的一种电源取电装置的结构图；

图2是本发明实施例二提供的一种电源取电装置的结构图。

具体实施方式

为了使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明具体实施例作进一步的详细描述。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。

另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。在更加详细地讨论示例性实施例之前应当提到的是，一些示例性实施例被描述成作为流程图描绘的处理或方法。虽然流程图将各项操作(或步骤)描述成顺序的处理，但是其中的许多操作可以被并行地、并发地或者同时实施。此外，各项操作的顺序可以被重新安排。当其操作完成时所述处理可以被终止，但是还可以具有未包括在附图中的附加步骤。所述处理可以对应于方法、函数、规程、子例程、子程序等等。

实施例一

图1为本发明实施例一提供的一种电源取电装置的结构图，本实施例中电源取电装置的结构具体包括：倍压电路101、驱动控制电路102、储能电路103、稳压输出电路104和升压输出电路105。

如图1所示，倍压电路101、驱动控制电路102和升压输出电路105顺次连接，驱动控制电路102的第二输出端与稳压输出电路104的输入端相连，升压输出电路105的输出端和稳压输出电路104的输出端共同与驱动控制电路102的第二输入端相连，储能电路103的充放电端与驱动控制电路102的第一输出端相连，其中，倍压电路101的输出端与驱动控制电路102的第一输入端相连，升压输出电路105的输入端与驱动控制电路102的第一输出端相连。

倍压电路101用于产生电压值为输入电源的电压值的整数倍的电压。

在本实施例中，倍压电路101具体可以是全波两倍压电路，将输入电压整流、升压一倍之后输出稳定的直流电压，还可以使用全波三倍压电路对输入电压整流、升压两倍之后输出稳定的直流电压，本实施例对此不进行限制。但是，需要说明的是，当倍压电路的升压倍数越多时，不但会增加电路的复杂性，而且会降低倍压电路的输出电流，因此，应根据实际需要选取合适倍数的倍压电路。

驱动控制电路102用于根据驱动控制电路102的第二输出端输出的电压控制对储能电路103充电，驱动控制电路102还用于根据储能电路103的充放电端的电压控制对倍压电路101中的电容放电。

在本实施例中，驱动控制电路102的第二输出端输出的电压具体可以是驱动控制电路102的第一输入端输入的电压经过反向保护器(例如二极管)后的输出电压，还可以是驱动控制电路102的第一输入端输入的电压经过滤波器后的输出电压等。

在本实施例中，驱动控制电路102可以根据驱动控制电路102的第二输出端输出的电压控制对储能电路103充电，具体而言，驱动控制电路102可以在驱动控制电路102的第二输出端输出的电压较高时，将多余的电量输出至储能电路103进行存储，当倍压电路101所接入的输入电源无电时，可以通过储能电路103为升压输出电路105提供电能。

在本实施例中，驱动控制电路102可以根据储能电路103的充放电端的电压控制对倍压电路101中的电容放电，具体而言，驱动控制电路102可以在储能电路103的充放电端的电压过高时，将倍压电路101中的电容进行放电，以防对储能电路103过冲，造成储能电路103损坏。

升压输出电路105用于将储能电路103的充放电端的电压升压后输出。

在本实施例中，升压输出电路105具体可以包括升压芯片及其外围电路等，其中，升压芯片典型的可以是TPS61021A等，具体而言，升压芯片及其外围电路通过协同工作，可以将输入电压进行稳定提升并输出。

稳压输出电路104用于将驱动控制电路102的第二输出端输出的电压转变为固定电压输出。

在本实施例中，稳压输出电路104具体可以包括稳压芯片及其外围电路等，其中，稳压芯片典型的可以是HT7136等，具体而言，稳压芯片及其外围电路协同工作，可以将驱动控制电路102的第二输出端输出的电压转变为固定电压进行输出。

本发明实施例一提供了一种电源取电装置，该装置包括倍压电路101、驱动控制电路102、储能电路103、稳压输出电路104和升压输出电路105，通过先使用倍压电路101产生电压值为输入电源的电压值的整数倍的电压，再使用驱动控制电路102根据驱动控制电路102的第二输出端输出的电压控制对储能电路103充电，以及使用驱动控制电路102根据储能电路103的充放电端的电压控制对倍压电路101中的电容放电，然后使用升压输出电路105将储能电路103的充放电端的电压升压后输出，并且同时使用稳压输出电路104将倍压电路101的输出端输出的电压转变为固定电压输出，解决了现有技术中电源取电电路在线路小电流时取电效率偏低的技术问题，实现了当线路小电流时，可以大幅提升电源取电电路的取电效率。

实施例二

图2是本发明实施例二提供的一种电源取电装置的结构图。如图2所示，本实施例以上述实施例为基础进行了优化。

在本实施例中，将倍压电路101具体优化为：二极管D1、二极管D2、电容C1和电容C2；二极管D1的正极同时与输入电源的第一输入端和二极管D2的负极相连，二极管D1的负极同时与电容C1的正极和倍压电路101的输出端相连；电容C1的负极同时与输入电源的第二输入端和电容C2的正极相连；电容C2的负极接地，且与二极管D2的正极相连。

进一步地，将倍压电路101优化为，还包括：电容C3；电容C3的第一端与电容C1的正极相连，电容C3的第二端接地；二极管D1和所二极管D2均为肖特基二极管。

在本实施例中，将驱动控制电路102具体优化为：P型EMOS管Q1、二极管D3、电容C4、N型EMOS管Q2、三极管Q3、电阻R1至电阻R10、第一比较器U1、第二比较器U2和基准电压芯片U3；P型EMOS管Q1的源极接地，并与电容C4的第一端相连，P型EMOS管Q1的栅极同时与电阻R10的第一端和第二比较器U2的输出端相连，P型EMOS管Q1的漏极同时与二极管D3的正极和驱动控制电路102的第一输入端相连；二极管D3的负极同时与电容C4的第二端、电阻R1的第一端、N型EMOS管Q2的源极以及驱动控制电路102的第二输出端相连；N型EMOS管Q2的漏极同时与驱动控制电路102的第一输出端和电阻R9的第一端相连，N型EMOS管Q2的栅极同时与电阻R1的第二端和三极管Q3的集电极相连；三极管Q3的发射极接地，三极管Q3的基极同时与第一比较器U1的输出端和电阻R5的第一端相连；第一比较器U1的正电源端与升压输出电路105的输出端相连，第一比较器U1的负电源端接地，第一比较器U1的同相输入端同时与电阻R3的第一端、电阻R4的第一端和电阻R5的第二端相连，第一比较器U1的反向输入端与电阻R2的第一端相连，电阻R3的第二端与二极管D3的负极相连，电阻R4的第二端接地，电阻R2的第二端同时与基准电压芯片U3的阴极、电阻R6的第一端以及电阻R7的第一端相连；第二比较器U2的正电源端同时与升压输出电路105的输出端和电阻R6的第二端相连，第二比较器U2的负电源端接地，第二比较器U2的同相输入端同时与电阻R9的第二端和电阻R10的第二端相连，第二比较器U2的反向输入端同时与电阻R7的第二端和电阻R8的第一端相连，电阻R8的第二端接地；基准电压芯片U3的参考极与阴极相连，基准电压芯片U3的阳极接地。

进一步地，将二极管D3优化为肖特基二极管。

在本实施例中，将升压输出电路105具体优化为：升压芯片U4和与升压芯片U4对应的外围电路。

进一步地，将储能电路103优化为储能电容C8；

储能电容C8的正极与驱动控制电路102的第一输出端相连，储能电容C8的负极接地。

进一步地，将升压芯片U4优化为TPS61021A；将与升压芯片U4对应的外围电路优化为：电阻R11至电阻R13、电感L1、电容C5和二极管D4；升压芯片U4的第1脚和第9脚相连且接地，升压芯片U4的第5脚与电阻R11的第一端相连，升压芯片U4的第8脚同时与电阻R11的第二端、电感L1的第一端以及升压输出电路105的输入端相连，升压芯片U4的第6脚同时与升压芯片U4的第7脚和电感L1的第二端相连，升压芯片U4的第3脚同时与升压芯片U4的第4脚、电阻R12的第一端、电容C5的第一端以及二极管D4的正极相连，升压芯片U4的第2脚同时与电阻R12的第二端和电阻R13的第一端相连，电阻R13的第二端与电容C5的第二端相连且接地，二极管D4的负极与升压输出电路105的输出端相连。

进一步地，将二极管D4优化为肖特基二极管。

在本实施例中，将稳压输出电路104优化为：稳压芯片U5和与稳压芯片U5对应的外围电路。

进一步地，将稳压芯片U5优化为HT7136；将与稳压芯片U5对应的外围电路优化为：电容C6、电容C7和二极管D5；稳压芯片U5的第1脚同时与电容C6的第一端和电容C7的第一端相连且接地，稳压芯片U5的第2脚同时与电容C6的第二端和稳压输出电路104的输入端相连，稳压芯片U5的第3脚同时与电容C7的第二端和二极管D5的正极相连，二极管D5的负极与稳压输出电路104的输出端相连。

进一步地，将二极管D5优化为肖特基二极管。

如图2所示，在本实施例中，倍压电路101为全波两倍压电路，二极管D1、二极管D2、电容C1和电容C2用于对输入电源进行整流、倍压，将输出电压的电压值提升为输入电源的电压值的两倍，其中，电容C1和电容C2用于储存电能，全波两倍压电路属于现有技术，在此不再进行详细阐述。

在本实施例中，驱动控制电路102通过二极管D3接入倍压电路101的输出电压，然后根据二极管D3的输出电压VIN控制三极管Q3和N型EMOS管Q2的关断，以此控制对储能电路103充电。具体而言，当二极管D3的输出电压VIN大于基准电压芯片U3阴极的电压，且本实施例中的电源取电装置的输出电压VOUT达到第一比较器U1的工作电压时，第一比较器U1输出高电平，使得三极管Q3导通，进而N型EMOS管Q2的栅极接地，使得N型EMOS管Q2也导通，此时，可以将倍压电路101中的电容C1和电容C2存储的电能输出至储能电容C8，为储能电容C8充电，当倍压电路101无输入电源时，可以使用储能电容C8存储的电能作为升压输出电路105的输入电压，保证对电源取电装置的负载进行有效供电。

进一步地，当储能电容C8的正极电压高于第二比较器U2的反向输入端的电压(即基准电压芯片U3的输出电压经电阻R7和电阻R8分压后，R8的第一端的电压)，且本实施例中的电源取电装置的输出电压VOUT达到第二比较器U2的工作电压时，第二比较器U2输出高电平，使得P型EMOS管Q1导通，进而释放电容C1和电容C2上存储的电能，以保证不会对储能电容C8过冲，避免损坏储能电容C8。其中，电阻R7和电阻R8的电阻值的比例关系是依据储能电容C8的正极的最高电压值和基准电压芯片U3的输出电压决定的。其中，基准电压芯片U3典型的可以是基准输出电压为2.5V的基准电压芯片等。另外，第一比较器U1和第二比较器U2具体可以是完全不相关的两个独立的比较器，也可以是集成在一个比较器芯片中的两个单独的比较器，本实施例对此不进行限制。

在本实施例中，升压输出电路105包括一个升压芯片U4及其外围电路，其中，升压芯片U4为TPS61021A。升压芯片U4将第8脚输入的电压升压后，从第3脚和第4脚输出，以供电源取电装置的负载使用。

在本实施例中，稳压输出电路104包括一个稳压芯片U5及其外围电路，其中稳压芯片U5为HT7136。稳压芯片U5可以将第2脚输入的电压转变为固定电压(HT7136的输出电压为3.6V)输出，以供电源取电装置的负载使用。进一步地，依据不同的情况，还可以使用其他型号的稳压芯片，例如，可以使用输出电压为3V或3.3V的稳压芯片等。

另外需要说明的是，在本实施例中，所有的二极管即二极管D1至二极管D5均使用了肖特基二极管，因为肖特基二极管的压降小，且消耗在肖特基二极管上的功率低，因此，可以提高输出电压VOUT的电压值，进而提高了输入电源的转换效率。

本发明实施例二提供了一种电源取电装置，将倍压电路101、驱动控制电路102、储能电路103、稳压输出电路104的升压输出电路105分别进行了具体优化得到图2所示的电路，实现了当线路小电流时，可以提高电源取电电路的取电效率高，当线路大电流时通过动态切换输入电路可以保证稳定的输出电压，同时升压输出电路105可以发挥储能电容C8的最大效能，降低了电源取电装置的成本，为故障指示器工作电路提供了稳定的电压。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (12)

1.一种电源取电装置，其特征在于，包括：倍压电路、驱动控制电路、储能电路、稳压输出电路和升压输出电路；

所述倍压电路、所述驱动控制电路和所述升压输出电路顺次连接，所述驱动控制电路的第二输出端与所述稳压输出电路的输入端相连，所述升压输出电路的输出端和所述稳压输出电路的输出端共同与所述驱动控制电路的第二输入端相连，所述储能电路的充放电端与所述驱动控制电路的第一输出端相连，其中，所述倍压电路的输出端与所述驱动控制电路的第一输入端相连，所述升压输出电路的输入端与所述驱动控制电路的第一输出端相连；

所述倍压电路用于产生电压值为输入电源的电压值的整数倍的电压；所述驱动控制电路用于根据所述驱动控制电路的第二输出端输出的电压控制对所述储能电路充电，所述驱动控制电路还用于根据所述储能电路的充放电端的电压控制对所述倍压电路中的电容放电；所述储能电路用于储存电能，为所述升压输出电路提供输入电压；所述升压输出电路用于将所述储能电路的充放电端的电压升压后输出；所述稳压输出电路用于将所述驱动控制电路的第二输出端输出的电压转变为固定电压输出。

2.根据权利要求1所述的装置，其特征在于，所述倍压电路包括：二极管D1、二极管D2、电容C1和电容C2；

所述二极管D1的正极同时与所述输入电源的第一输入端和所述二极管D2的负极相连，所述二极管D1的负极同时与所述电容C1的正极和所述倍压电路的输出端相连；

所述电容C1的负极同时与所述输入电源的第二输入端和所述电容C2的正极相连；

所述电容C2的负极接地，且与所述二极管D2的正极相连。

3.根据权利要求2所述的装置，其特征在于，还包括：电容C3；

所述电容C3的第一端与所述电容C1的正极相连，所述电容C3的第二端接地；

所述二极管D1和所述二极管D2均为肖特基二极管。

4.根据权利要求1所述的装置，其特征在于，所述驱动控制电路包括：

P型EMOS管Q1、二极管D3、电容C4、N型EMOS管Q2、三极管Q3、电阻R1至电阻R10、第一比较器U1、第二比较器U2和基准电压芯片U3；

所述P型EMOS管Q1的源极接地，并与所述电容C4的第一端相连，所述P型EMOS管Q1的栅极同时与所述电阻R10的第一端和所述第二比较器U2的输出端相连，所述P型EMOS管Q1的漏极同时与所述二极管D3的正极和所述驱动控制电路的第一输入端相连；

所述二极管D3的负极同时与所述电容C4的第二端、所述电阻R1的第一端、所述N型EMOS管Q2的源极以及所述驱动控制电路的第二输出端相连；

所述N型EMOS管Q2的漏极同时与所述驱动控制电路的第一输出端和所述电阻R9的第一端相连，所述N型EMOS管Q2的栅极同时与所述电阻R1的第二端和所述三极管Q3的集电极相连；

所述三极管Q3的发射极接地，所述三极管Q3的基极同时与所述第一比较器U1的输出端和所述电阻R5的第一端相连；

所述第一比较器U1的正电源端与所述升压输出电路的输出端相连，所述第一比较器U1的负电源端接地，所述第一比较器U1的同相输入端同时与所述电阻R3的第一端、所述电阻R4的第一端和所述电阻R5的第二端相连，所述第一比较器U1的反向输入端与所述电阻R2的第一端相连，所述电阻R3的第二端与所述二极管D3的负极相连，所述电阻R4的第二端接地，所述电阻R2的第二端同时与所述基准电压芯片U3的阴极、所述电阻R6的第一端以及所述电阻R7的第一端相连；

所述第二比较器U2的正电源端同时与所述升压输出电路的输出端和所述电阻R6的第二端相连，所述第二比较器U2的负电源端接地，所述第二比较器U2的同相输入端同时与所述电阻R9的第二端和所述电阻R10的第二端相连，所述第二比较器U2的反向输入端同时与所述电阻R7的第二端和所述电阻R8的第一端相连，所述电阻R8的第二端接地；

所述基准电压芯片U3的参考极与阴极相连，所述基准电压芯片U3的阳极接地。

5.根据权利要求4所述的装置，其特征在于，所述二极管D3为肖特基二极管。

6.根据权利要求1所述的装置，其特征在于，所述储能电路包括储能电容；

所述储能电容的正极与所述驱动控制电路的第一输出端相连，所述储能电容的负极接地。

7.根据权利要求1所述的装置，其特征在于，所述升压输出电路包括：

升压芯片U4和与所述升压芯片U4对应的外围电路。

8.根据权利要求7所述的装置，其特征在于，所述升压芯片U4为TPS61021A；

所述与所述升压芯片U4对应的外围电路包括：电阻R11至电阻R13、电感L1、电容C5和二极管D4；

所述升压芯片U4的第1脚和第9脚相连且接地，所述升压芯片U4的第5脚与所述电阻R11的第一端相连，所述升压芯片U4的第8脚同时与所述电阻R11的第二端、所述电感L1的第一端以及所述升压输出电路的输入端相连，所述升压芯片U4的第6脚同时与所述升压芯片U4的第7脚和所述电感L1的第二端相连，所述升压芯片U4的第3脚同时与所述升压芯片U4的第4脚、所述电阻R12的第一端、所述电容C5的第一端以及所述二极管D4的正极相连，所述升压芯片U4的第2脚同时与所述电阻R12的第二端和所述电阻R13的第一端相连，所述电阻R13的第二端与所述电容C5的第二端相连且接地，所述二极管D4的负极与所述升压输出电路的输出端相连。

9.根据权利要求8所述的装置，其特征在于，所述二极管D4为肖特基二极管。

10.根据权利要求1所述的装置，其特征在于，所述稳压输出电路包括：

稳压芯片U5和与所述稳压芯片U5对应的外围电路。

11.根据权利要求10所述的装置，其特征在于，所述稳压芯片U5为HT7136；

所述与所述稳压芯片U5对应的外围电路包括：电容C6、电容C7和二极管D5；

所述稳压芯片U5的第1脚同时与所述电容C6的第一端和所述电容C7的第一端相连且接地，所述稳压芯片U5的第2脚同时与所述电容C6的第二端和所述稳压输出电路的输入端相连，所述稳压芯片U5的第3脚同时与所述电容C7的第二端和所述二极管D5的正极相连，所述二极管D5的负极与所述稳压输出电路的输出端相连。

12.根据权利要求11所述的装置，其特征在于，所述二极管D5为肖特基二极管。