CN107248945A - 一种多功能车辆总线控制器 - Google Patents

Abstract

本申请公开一种MVB控制器，包括：主控单元、存储器接口单元、报文分析和中断逻辑单元、以及总线收发单元；主控单元用于控制MVB控制器与外部存储器之间的数据传输过程，控制其他单元的运行；存储器接口单元用于控制MVB控制器和CPU对外部存储器的访问鉴权；报文分析和中断逻辑单元用于检测报文结构，记录报文错误，处理报文错误，产生中断信号；总线收发单元设置有发送缓冲区和接收缓冲区。本申请公开的MVB控制器能够减少对外部存储器的访问冲突，在通信负载较高时能够降低数据丢失的概率，并且能够兼容不同通信介质的MVB。

Description

一种多功能车辆总线控制器

技术领域

本申请属于机车运行控制技术领域，尤其涉及一种多功能车辆总线控制器。

背景技术

MVB(Multifunction Vehicle Bus，多功能车辆总线)是一种主要用于有互操作性和互换性要求的互联设备之间的串行数据通信总线，是TCN(Train Communication Net，列车通信网)的一部分。MVB已经广泛应用于高速列车、地铁列车以及车载信号设备中。列车中的分布式子系统，如传动控制单元、制动控制单元和车载信号系统都通过MVB通信。MVB控制器是列车通信设备的关键部件。

目前我国轨道交通快速发展，列车控制系统越来越复杂，列车通信数据量越来越大，对MVB控制器的性能要求也越来越高，如何提供一种具有较高性能的MVB控制器，是本领域技术人员面临的技术难题。

发明内容

有鉴于此，本申请的目的在于提供一种具有较高性能的多功能车辆总线控制器。

为实现上述目的，本申请提供如下技术方案：

本申请提供一种多功能车辆总线控制器，包括：通过总线连接的主控单元、存储器接口单元、报文分析和中断逻辑单元、以及总线收发单元；

所述主控单元用于控制所述多功能车辆总线控制器与外部存储器之间的数据传输过程，控制所述存储器接口单元、所述报文分析和中断逻辑单元、以及所述总线收发单元的运行；

所述存储器接口单元用于控制所述多功能车辆总线控制器和CPU对外部存储器的访问鉴权，防止所述多功能车辆总线控制器或所述CPU长期占用外部存储器；

所述报文分析和中断逻辑单元用于检测报文结构，记录报文错误，并对发生的报文错误进行处理，用于产生中断信号，所述中断信号包括从帧检测中断信号、以及超时检测及中断信号；

所述总线收发单元用于按照多功能车辆总线的通信介质要求，对从所述外部存储器获取到的数据进行编码形成数据帧，将所述数据帧向所述多功能车辆总线发送，用于从所述多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据，所述总线数据由所述存储器接口单元存储至所述外部存储器，所述总线收发单元设置有发送缓冲区和接收缓冲区，所述发送缓冲区用于缓存从所述外部存储器读取到的数据，所述接收缓冲区用于缓存解码得到的总线数据。

可选的，上述多功能车辆总线控制器还包括调试接口单元，所述调试接口单元用于测试所述多功能车辆总线控制器内部的寄存器和管脚。

可选的，上述多功能车辆总线控制器中，所述主控单元包括：

状态控制子单元，用于控制所述多功能车辆总线控制器的工作状态切换，用于响应所述CPU的命令控制数据的发送和接收；

端口监控逻辑子单元，用于监控所述多功能车辆总线控制器在各个端口的数据收发情况，当所述端口有过程数据传输时，更新所述端口对应的状态寄存器的内容；

收发控制子单元，用于建立所述总线收发单元与所述外部存储器的快速访问通道，控制所述总线收发单元的数据收发过程。

可选的，上述多功能车辆总线控制器中，所述总线收发单元包括：

发送缓冲区，用于缓存从所述外部存储器获取到的数据；

编码器，用于从所述发送缓冲区获取并行数据，将获取到的并行数据转换为串行数据，根据所述多功能车辆总线的通信介质类型将所述串行数据处理为具有相应格式的数据帧，将所述数据帧向多功能车辆总线发送；

解码器，用于从多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据；

接收缓冲区，用于缓存所述解码器解码得到的总线数据。

可选的，上述多功能车辆总线控制器中，所述存储器接口单元包括：

仲裁逻辑子单元，用于控制所述CPU和所述多功能车辆总线控制器对所述外部存储器的访问鉴权；

地址生成逻辑子单元，在所述多功能车辆总线控制器访问所述外部存储器时，所述地址生成逻辑子单元用于按照预存的映射规则生成地址，在所述CPU访问所述外部存储器或者访问所述多功能车辆总线控制器内部的寄存器时，所述地址生成逻辑子单元用于按照预存的映射规则生成相应的地址；

存储器接口子单元，在所述仲裁逻辑子单元允许所述多功能车辆总线控制器访问所述外部存储器的情况下，所述存储器接口子单元基于所述地址生成逻辑子单元生成的地址，实现所述多功能车辆总线控制器对所述外部存储器的访问，在所述仲裁逻辑子单元允许所述CPU访问所述外部存储器的情况下，所述存储器接口子单元基于所述地址生成逻辑子单元生成的地址，实现所述CPU对所述外部存储器的访问，在所述CPU请求访问所述多功能车辆总线控制器内部的寄存器的情况下，所述存储器接口子单元实现所述CPU对所述多功能车辆总线控制器内部的寄存器的访问；

设备逻辑子单元，负责所述多功能车辆总线控制器在Class1模式下的控制；

控制器子单元，用于对所述存储器接口单元的状态进行控制。

可选的，上述多功能车辆总线控制器中，所述报文分析和中断逻辑单元包括：

时钟产生单元，用于利用外部输入的时钟信号产生所述多功能车辆总线控制器的内部工作时钟和总线编解码时钟，产生同步信号；

报文分析单元，用于检测报文结构，记录报文错误，并对发生的报文错误进行处理，用于产生中断信号，所述中断信号包括从帧检测中断信号、超时机制检测及中断信号；

中断逻辑单元，用于收集内部中断信号和外部中断信号，并依据中断寄存器的配置产生中断状态值和中断向量值。由此可见，本申请的有益效果为：

本申请公开的多功能车辆总线控制器，包括通过总线连接的主控单元、存储器接口单元、报文分析和中断逻辑单元、以及总线收发单元；其中，存储器接口单元控制多功能车辆总线控制器和CPU对外部存储器的访问鉴权，防止多功能车辆总线控制器或CPU长期占用外部存储器，能够减少多功能车辆总线控制器和CPU对外部存储器的访问冲突；总线收发单元设置有发送缓冲区和接收缓冲区，在通信负载较高时能够降低数据丢失的概率；并且，本申请公开的多功能车辆总线控制器能够兼容不同通信介质的多功能车辆总线。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本申请公开的一种多功能车辆总线控制器的结构图；

图2为本申请公开的多功能车辆总线控制器中主控单元的结构图；

图3为本申请公开的多功能车辆总线控制器中总线收发单元的结构图；

图4为本申请公开的多功能车辆总线控制器中存储器接口单元的结构图；

图5为本申请公开的多功能车辆总线控制器中报文分析和中断逻辑单元的结构图；

图6为本申请公开的另一种多功能车辆总线控制器的结构图；

图7为本申请中多功能车辆总线控制器的应用架构示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请公开一种多功能车辆总线控制器，能够减少对外部存储器的访问冲突，同时能够降低数据丢失的概率，并且能够兼容不同通信介质的多功能车辆总线。

参见图1和图7，图1为本申请公开的一种多功能车辆总线控制器的结构图，图7为本申请中多功能车辆总线控制器的应用架构示意图。多功能车辆总线控制器包括：主控单元100、存储器接口单元200、报文分析和中断逻辑单元300、以及总线收发单元400。

其中，主控单元100、存储器接口单元200、报文分析和中断逻辑单元300、以及总线收发单元400通过总线连接。需要说明的是，该总线为多功能车辆总线控制器的内部总线，包括数据总线、地址总线、控制总线和状态总线。

主控单元100用于：控制多功能车辆总线控制器与外部存储器之间的数据传输过程，控制存储器接口单元200、报文分析和中断逻辑单元300、以及总线收发单元400的运行。其中，该外部存储器可以为通信存储器(即Traffic Memory)。

存储器接口单元200用于：控制多功能车辆总线控制器和CPU对外部存储器的访问鉴权，防止多功能车辆总线控制器或CPU长期占用外部存储器，从而防止数据丢失或者CPU命令丢失。

具体应用中，如果多功能车辆总线控制器长期占用外部存储器，会导致CPU命令丢失，如果CPU长期占用外部存储器，会导致数据丢失。本申请中的存储器接口单元200根据工作环境要求，使得CPU或者多功能车辆总线控制器中的一个具有访问外部存储器的较高优先级，从而防止多功能车辆总线控制器或CPU长期占用外部存储器。

例如，在通信压力较大的情况下，需要保证多功能车辆总线控制器接收的数据能够完全存储，此时存储器接口单元200将多功能车辆总线控制器配置为具有访问外部存储器的较高优先级。

或者，存储器接口单元200采用混合优先模式选择CPU和多功能车辆总线控制器中的一个具有访问外部存储器的较高优先级。具体的，存储器接口单元200根据通信压力(如通信负载的大小)选择CPU和多功能车辆总线控制器中的一个具有访问外部存储器的较高优先级。

报文分析和中断逻辑单元300用于：检测报文结构，记录报文错误，并对发生的报文错误进行处理，用于产生中断信号，其中，中断信号包括从帧检测中断信号、以及超时检测及中断信号。

总线收发单元400设置有发送缓冲区和接收缓冲区。总线收发单元400用于按照多功能车辆总线的通信介质要求，对从外部存储器获取到的数据进行编码形成数据帧，将编码得到的数据帧向多功能车辆总线发送，用于从多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据。其中，发送缓冲区用于缓存从外部存储器读取到的数据，接收缓冲区用于缓存解码到的总线数据。

这里需要说明的是：由存储器接口单元200从外部存储器获取数据，并将获取到的数据向总线收发单元400发送，由存储器接口单元200将总线收发单元400解码得到的总线数据存储至外部存储器。

在通信负载较高的情况下，多功能车辆总线控制器需要频繁的访问外部存储器，同时CPU也需要对外部存储器进行访问以读取数据帧并发送命令。本申请中的总线收发单元400设置大容量的发送缓冲区和接收缓冲区，在CPU占用外部存储器的情况下，可以保证不丢失数据，并且延长了切换外部存储器访问权的时间间隔，从而避免频繁的切换外部存储器的访问权，能够有效提高多功能车辆总线控制器的工作效率。

另外，需要说明的是：多功能车辆总线的通信介质主要包括ESD和EMD，ESD即电气短距离通信介质，其英文全称为Electrical Short Distance，EMD即电气中距离通信介质，其英文全称为Electrical Middle Distance。

在多功能车辆总线的通信介质为ESD的情况下，总线收发单元400将从外部存储器获取到的数据进行编码形成具有ESD格式的数据帧；在多功能车辆总线的通信介质为EMD的情况下，总线收发单元400将从外部存储器获取到的数据进行编码形成具有EMD格式的数据帧。也就是说，本申请公开的多功能车辆总线控制器能够兼容不同通信介质的多功能车辆总线。

本申请公开的多功能车辆总线控制器，包括通过总线连接的主控单元100、存储器接口单元200、报文分析和中断逻辑单元300、以及总线收发单元400；其中，存储器接口单元200控制多功能车辆总线控制器和CPU对外部存储器的访问鉴权，防止多功能车辆总线控制器或CPU长期占用外部存储器，能够减少多功能车辆总线控制器和CPU对外部存储器的访问冲突；总线收发单元400设置有发送缓冲区和接收缓冲区，在通信负载较高时能够降低数据丢失的概率；并且，本申请公开的多功能车辆总线控制器能够兼容不同通信介质的多功能车辆总线。

下面对本申请公开的多功能车辆总线控制器中各组成单元的功能和结构进行更为详细的说明。

参见图2，图2为本申请公开的多功能车辆总线控制器中主控单元的结构图。主控单元100包括状态控制子单元101、端口监控逻辑子单元102和收发控制子单元103。

状态控制子单元101用于：控制多功能车辆总线控制器的工作状态切换，响应CPU的命令控制数据的发送和接收。

其中，多功能车辆总线控制器的工作状态包括：复位状态(包括上电复位状态和软件复位状态)、等待状态(包括主设备等待状态和从设备等待状态)、发送主帧状态、接收状态和发送从帧状态。

这里需要说明的是，一个通信系统包括多个多功能车辆总线控制器，其中的一个多功能车辆总线控制器被配置为主设备(也就是主模式控制器)，其他的多功能车辆总线控制器被配置为从设备(也就是从模式控制器)。

状态控制子单元101根据外部管脚的复位信号或者根据CPU的命令进行复位操作，根据该多功能车辆总线控制器的配置进入主设备等待状态或者从设备等待状态。具体的，状态控制子单元101进行复位操作之后，如果多功能车辆总线控制器被配置为主设备，则进入主设备等待状态，根据CPU的命令，启动发送主帧操作，并接收从设备的响应。状态控制子单元101进行复位操作之后，如果多功能车辆总线控制器被配置为从设备，则进入从设备等待状态，等待主帧，并根据主帧要求进行响应。

CPU对于通信行为的撤销有两种方式：一种是立即终止发送数据，另一种是取消等待队列主帧。在CPU有更高级别任务需要执行或认为当前发送的数据错误(如外部总线通信数据冲突，紊乱，无设备响应)需要立即停止当前发送的数据的情况下，状态控制子单元101立即中断外部输出。在CPU将多功能车辆总线控制器的控制状态寄存器配置为取消等待队列主帧的情况下，状态控制子单元101取消数据发送，即：若当前总线上有一个主帧正在发送，则将此帧发送完，但取消总线收发单元400的发送缓冲区中剩余主帧的发送。

端口监控逻辑子单元102用于：监控多功能车辆总线控制器在各个端口的数据收发情况，当端口有过程数据传输时，更新该端口对应的状态寄存器的内容。

本申请公开的多功能车辆总线控制器在逻辑上最多可配置4096个端口，每个端口分别配置有对应的状态寄存器。某一个设备可能作为多功能车辆总线上数据接收的部分，例如：如果多功能车辆总线控制器接收100个外部传感器的数据，那么需要利用100个端口，本节点的Host CPU需要知道每个节点的数据，端口监控逻辑子单元102实现对最多4096个端口的状态和数据的监控。

实施中，可以为每个端口分别配置PCS寄存器(即端口控制状态寄存器)，PCS寄存器位于外部存储器中，逻辑上与多功能车辆总线控制器的内部存储器统一编址。PCS寄存器记录本端口(即该PCS寄存器对应的端口)所对应的数据长度，是发送数据还是接收数据。在发生数据传输或者接收数据发生错误时产生中断，端口监控逻辑子单元102更新该PCS寄存器中的一个字段。

收发控制子单元103用于：建立总线收发单元400与外部存储器的快速访问通道，控制总线收发单元400的数据收发过程。

作为一种实施方式，在发送数据过程中，收发控制子单元103发送命令给存储器接口单元200，存储器接口单元200响应该命令从外部存储器读取数据并传输至发送缓冲区402，之后收发控制子单元103发送命令给编码器401，编码器401响应该命令从发送缓冲区获取数据，将获取到的数据处理为数据帧，向多功能车辆总线发送数据帧，之后收发控制子单元103再执行下一个数据发送周期。

作为一种实施方式，在接收数据过程中，收发控制子单元103发送命令给解码器404，解码器响应该命令从多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据，将解码得到的总线数据存储至接收缓冲区403，之后收发控制子单元103发送命令给存储器接口单元200，存储器接口单元200响应该命令从接收缓冲区403读取总线数据并存储至外部存储器。

具体应用中，存储器接口单元200从外部存储器传输至发送缓冲区402的数据长度和编码器401发送的数据长度一致，为了避免收发控制子单元103一直被占用，本申请提供一种优选实施方式。

具体的：

收发控制子单元103利用单次访问，将数据接收控制命令/数据发送控制命令、数据长度、以及存储地址/访问地址同时提供给存储器接口单元200和总线收发单元400，由存储器接口单元200和总线收发单元400完成数据接收和数据发送，主控单元100被释放以执行下一任务。

下面分别对数据发送过程和数据接收过程进行说明。

在数据发送过程中：

收发控制子单元103将数据发送控制命令、发送的数据长度和访问地址一次性发送至内部总线；存储器接口单元200响应数据发送控制命令，根据访问地址从外部存储器读取数据，将读取到的数据传输至发送缓冲区402；编码器401响应数据发送控制命令，等待数据被传输至发送缓冲区402，编码器401从发送缓冲区获取数据，将获取到的数据处理为数据帧，向多功能车辆总线发送数据帧。

在数据发送过程中，主控单元100在存储器接口单元200和编码器401执行数据发送的过程，可以执行下一个任务。例如，主控单元100可以执行下一个数据发送周期，实现流水线操作，在通信压力较高的情况下能够有效提高通信效率。

在数据接收过程中：

收发控制子单元103将数据接收控制命令、接收的数据长度和存储地址一次性发送至内部总线；解码器404响应数据接收控制命令，从多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据，将解码得到的总线数据存储至接收缓冲区403；存储器接口单元200响应数据接收控制命令，等待总线数据被传输至接收缓冲区403，存储器接口单元200从接收缓冲区403读取总线数据，根据该存储地址存储至外部存储器的相应存储空间。

在数据接收过程中，主控单元100在存储器接口单元200和解码器404执行数据接收的过程中，可以执行下一任务。例如，主控单元100可以执行下一个数据接收周期，实现流水线操作，在通信压力较高的情况下能够有效提高通信效率。

参见图3，图3为本申请公开的多功能车辆总线控制器中总线收发单元的结构图。总线收发单元400包括编码器401、发送缓冲区402、接收缓冲区403和解码器404。

发送缓冲区402用于缓存从外部存储器读取到的数据。存储器接口单元200从外部存储器读取数据，并传输至发送缓冲区402进行缓存。

编码器401用于从发送缓冲区402获取并行数据，将获取到的并行数据转换为串行数据，根据多功能车辆总线的通信介质类型将串行数据处理为具有相应格式的数据帧，将数据帧向多功能车辆总线发送。具体的，在多功能车辆总线的通信介质为ESD的情况下，编码器401将串行数据处理为具有ESD格式的数据帧；在多功能车辆总线的通信介质为EMD的情况下，编码器401将串行数据处理为具有EMD格式的数据帧。

解码器404用于从多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据。

接收缓冲区403用于缓存解码器404解码得到的总线数据。存储器接口单元200将接收缓冲区403缓存的总线数据传输至外部存储器。

实施中，编码器401将并行数据转换为串行数据，并为串行数据增加与多功能车辆总线的通信介质类型对应的起始位、主帧帧头和帧尾/从帧帧头和帧尾、以及检验序列，形成具有相应格式的数据帧。

作为一种实施方式，编码器401将16位的并行数据转换为1.5Mbit/s的串行Manchester Biphase L编码，并为串行Manchester Biphase L编码增加起始位、主/从帧帧头和帧尾、以及校验序列，形成数据帧。

参见图4，图4为本申请公开的多功能车辆总线控制器中存储器接口单元的结构图。存储器接口单元200包括仲裁逻辑子单元201、地址生成逻辑子单元202、存储器接口子单元203、设备逻辑子单元204和控制器子单元205。

其中，仲裁逻辑子单元201用于：控制CPU和多功能车辆总线控制器对外部存储器的访问鉴权，防止多功能车辆总线控制器或CPU长期占用外部存储器。

地址生成逻辑子单元202用于：在多功能车辆总线控制器访问外部存储器时，按照预存的映射规则生成地址；在CPU访问外部存储器或者访问多功能车辆总线控制器内部的寄存器时，按照预存的映射规则生成相应的地址。

存储器接口子单元203用于：在仲裁逻辑子单元201允许多功能车辆总线控制器访问外部存储器的情况下，基于地址生成逻辑子单元202生成的地址，实现多功能车辆总线控制器对外部存储器的访问；在仲裁逻辑子单元201允许CPU访问外部存储器的情况下，基于地址生成逻辑子单元202生成的地址，实现CPU对外部存储器的访问；在CPU请求访问多功能车辆总线控制器内部的寄存器的情况下，存储器接口子单元203实现CPU对多功能车辆总线控制器内部的寄存器的访问。

设备逻辑子单元204用于：负责多功能车辆总线控制器在Class1模式下的控制。本申请公开的多功能车辆总线控制器可以工作在IEC61375协议规定的CLASS1模式-CLASS4模式下。其中，当本申请公开的多功能车辆总线控制器工作在CLASS1模式下时只能作为从设备，不需要外部CPU的参与，其数据来源和启动方式与其他几种工作模式完全不同，在功能上只能实现设备状态报告和过程数据传输，为了降低多功能车辆总线控制器在CLASS1模式下的功耗，申请人单独设计设备逻辑子单元204，在CLASS1模式下，关闭主控单元100，由设备逻辑子单元204生成设备状态报告、实现过程数据的传输。

控制器子单元205用于：对存储器接口单元200的状态进行控制。

参见图5，图5为本申请公开的多功能车辆总线控制器中报文分析和中断逻辑单元的结构图。报文分析和中断逻辑单元300包括：两个时钟产生单元、报文分析单元301和中断逻辑单元302。

两个时钟产生单元用于：利用外部输入的时钟信号产生多功能车辆总线控制器的内部工作时钟和总线编解码时钟，产生同步信号。

报文分析单元301，用于检测报文结构，记录报文错误，并对发生的报文错误进行处理，用于产生中断信号，其中，中断信号包括从帧检测中断信号、以及超时机制检测及中断信号。

报文分析单元301位于解码端。报文分析单元301检测解码器404从多功能车辆总线接收到的数据帧是否符合IEC61375协议，并相应地产生数据帧接收正确信号或者数据帧错误信号。报文分析单元301产生数据帧错误信号时，会分析错误类型(例如：校验错误、数据帧长度错误)，并通知主控单元100该错误类型，另外，报文分析单元301产生对应的从帧检测中断信号并更新中断寄存器提供给CPU。报文分析单元301的内部有计时逻辑，利用内部时钟，对发送数据帧或接收数据帧的时间点计时，当计时长度超过协议值后产生超时中断信号，此时CPU认为多功能车辆总线上出现通信错误，并恢复多功能车辆总线控制器的状态。

中断逻辑单元302，用于收集内部中断信号和外部中断信号，并依据中断寄存器的配置产生中断状态值和中断向量值。

作为一种优选方案，在本申请上述公开的多功能车辆总线控制器中，还可以进一步设置调试接口单元500，如图6中所示。调试接口单元500用于测试多功能车辆总线控制器内部的寄存器和管脚。

调试接口单元500采用JTAG扫描链实现，采用特定测试向量输入，以测试多功能车辆总线控制器内部的寄存器和管脚，实现设计测试人员对多功能车辆总线控制器的检测。作为一种实施方式，调试接口单元500采用10条链路。

本申请公开的多功能车辆总线控制器的工作过程如下：

S1、硬件异步复位，配置寄存器使多功能车辆总线控制器进入配置模式；

S2、配置存储器大小，状态控制寄存器，配置主从设备，初始化定时器参数；

S3、外部存储器自检，初始化逻辑地址空间端口索引表和设备地址空间端口索引表，复位全部端口的PCS寄存器，并设置设备地址；

S4、配置设备进入自检测模式，利用内部循环路径进行数据收发操作，之后复位PCS寄存器；

S5、初始化全部的过程数据端口和逻辑地址空间；

S6、初始化消息数据配置；

S7、初始化监视数据端口；

S8、对于主设备，初始化主帧数据表；

S9、配置多功能车辆总线控制器进入正常工作模式，多功能车辆总线控制器进入等待状态，准备开始通信。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (6)

1.一种多功能车辆总线控制器，其特征在于，包括：通过总线连接的主控单元、存储器接口单元、报文分析和中断逻辑单元、以及总线收发单元；

所述主控单元用于控制所述多功能车辆总线控制器与外部存储器之间的数据传输过程，控制所述存储器接口单元、所述报文分析和中断逻辑单元、以及所述总线收发单元的运行；

所述存储器接口单元用于控制所述多功能车辆总线控制器和CPU对外部存储器的访问鉴权，防止所述多功能车辆总线控制器或所述CPU长期占用外部存储器；

所述报文分析和中断逻辑单元用于检测报文结构，记录报文错误，并对发生的报文错误进行处理，用于产生中断信号，所述中断信号包括从帧检测中断信号、以及超时检测及中断信号；

所述总线收发单元用于按照多功能车辆总线的通信介质要求，对从所述外部存储器获取到的数据进行编码形成数据帧，将所述数据帧向所述多功能车辆总线发送，用于从所述多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据，所述总线数据由所述存储器接口单元存储至所述外部存储器，所述总线收发单元设置有发送缓冲区和接收缓冲区，所述发送缓冲区用于缓存从所述外部存储器读取到的数据，所述接收缓冲区用于缓存解码得到的总线数据。

2.根据权利要求1所述的多功能车辆总线控制器，其特征在于，还包括调试接口单元，所述调试接口单元用于测试所述多功能车辆总线控制器内部的寄存器和管脚。

3.根据权利要求1或2所述的多功能车辆总线控制器，其特征在于，所述主控单元包括：

状态控制子单元，用于控制所述多功能车辆总线控制器的工作状态切换，用于响应所述CPU的命令控制数据的发送和接收；

端口监控逻辑子单元，用于监控所述多功能车辆总线控制器在各个端口的数据收发情况，当所述端口有过程数据传输时，更新所述端口对应的状态寄存器的内容；

收发控制子单元，用于建立所述总线收发单元与所述外部存储器的快速访问通道，控制所述总线收发单元的数据收发过程。

4.根据权利要求3所述的多功能车辆总线控制器，其特征在于，所述总线收发单元包括：

发送缓冲区，用于缓存从所述外部存储器获取到的数据；

编码器，用于从所述发送缓冲区获取并行数据，将获取到的并行数据转换为串行数据，根据所述多功能车辆总线的通信介质类型将所述串行数据处理为具有相应格式的数据帧，将所述数据帧向多功能车辆总线发送；

解码器，用于从多功能车辆总线获取数据帧，对获取到的数据帧进行解码得到总线数据；

接收缓冲区，用于缓存所述解码器解码得到的总线数据。

5.根据权利要求4所述的多功能车辆总线控制器，其特征在于，所述存储器接口单元包括：

仲裁逻辑子单元，用于控制所述CPU和所述多功能车辆总线控制器对所述外部存储器的访问鉴权；

地址生成逻辑子单元，在所述多功能车辆总线控制器访问所述外部存储器时，所述地址生成逻辑子单元用于按照预存的映射规则生成地址，在所述CPU访问所述外部存储器或者访问所述多功能车辆总线控制器内部的寄存器时，所述地址生成逻辑子单元用于按照预存的映射规则生成相应的地址；

存储器接口子单元，在所述仲裁逻辑子单元允许所述多功能车辆总线控制器访问所述外部存储器的情况下，所述存储器接口子单元基于所述地址生成逻辑子单元生成的地址，实现所述多功能车辆总线控制器对所述外部存储器的访问，在所述仲裁逻辑子单元允许所述CPU访问所述外部存储器的情况下，所述存储器接口子单元基于所述地址生成逻辑子单元生成的地址，实现所述CPU对所述外部存储器的访问，在所述CPU请求访问所述多功能车辆总线控制器内部的寄存器的情况下，所述存储器接口子单元实现所述CPU对所述多功能车辆总线控制器内部的寄存器的访问；

设备逻辑子单元，负责所述多功能车辆总线控制器在Class1模式下的控制；

控制器子单元，用于对所述存储器接口单元的状态进行控制。

6.根据权利要求5所述的多功能车辆总线控制器，其特征在于，所述报文分析和中断逻辑单元包括：

时钟产生单元，用于利用外部输入的时钟信号产生所述多功能车辆总线控制器的内部工作时钟和总线编解码时钟，产生同步信号；

报文分析单元，用于检测报文结构，记录报文错误，并对发生的报文错误进行处理，用于产生中断信号，所述中断信号包括从帧检测中断信号、超时机制检测及中断信号；

中断逻辑单元，用于收集内部中断信号和外部中断信号，并依据中断寄存器的配置产生中断状态值和中断向量值。