CN107241066A - 一种低合路损耗的Doherty合路电路和方法 - Google Patents

一种低合路损耗的Doherty合路电路和方法 Download PDF

Info

Publication number
CN107241066A
CN107241066A CN201610188471.9A CN201610188471A CN107241066A CN 107241066 A CN107241066 A CN 107241066A CN 201610188471 A CN201610188471 A CN 201610188471A CN 107241066 A CN107241066 A CN 107241066A
Authority
CN
China
Prior art keywords
doherty
circuits
sub
combining
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610188471.9A
Other languages
English (en)
Inventor
杨宝娣
余敏德
秦天银
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201610188471.9A priority Critical patent/CN107241066A/zh
Publication of CN107241066A publication Critical patent/CN107241066A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0288—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers using a main and one or several auxiliary peaking amplifiers whereby the load is connected to the main amplifier using an impedance inverter, e.g. Doherty amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种低合路损耗的Doherty合路电路和方法,该合路电路包括：功率合成子电路和两个输出参数相同的Doherty子电路；功率合成子电路包括两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元；各个Doherty子电路的输出信号通过与之一一对应连接的输入端进入合路匹配单元；合路匹配单元用于分别对两个Doherty子电路的输出阻抗进行阻抗变换，使得输出端的输出阻抗与后续电路阻抗匹配，还用于两个Doherty子电路的输出信号在输出端进行合路时的信号匹配，使得到达输出端的两个Doherty子电路的信号的功率和相位分别相同，该电路结构简单，在提高合路电路输出功率的基础上，减少元器件的插入损耗，降低合路损耗，提高电路的工作效率，同时也减少了布板面积。

Description

一种低合路损耗的Doherty合路电路和方法
技术领域
本发明涉及通信领域，尤其涉及一种低合路损耗的Doherty合路电路和方法。
背景技术
目前，随着无线通讯市场竞争的日益激烈，基站产品的性能高低成为业内竞争的主要焦点。而功率放大器(简称功放)作为基站的重要组成部分，直接关系着基站发射信号的质量和通信效果。为了提高传输速率，更加有效地利用频谱资源，现阶段基站广泛采用OFDM、WCDMA、LTE等高峰均比调制方式，因此要求功放在高峰均比的条件下正常工作，不但要满足线性指标要求，同时需要到达较高的工作效率，现阶段Doherty功放配合数字预失真技术(DPD)可以较好地满足上述要求，因此，Doherty功放成为目前基站应用的研究热点。
为了提高基站覆盖范围，满足基站不断增加的输出功率要求，目前主要采用增加Doherty路数如3路Doherty、4路Doherty或采用多个双路Doherty进行功率合成的方法来增加功率放大器输出功率。
现有基站采用的3路或4路Doherty功放，多路Doherty功放由3到4个功放管组成，分为主功放和辅助功放。输入信号经过分离后分别送入主功放和辅助功放，经放大后再合成为一路。多路Doherty设计难度较大，且由于射频功率主要由主功放功率管输出，因此该射频功率管发热较为严重，对于功放的散热和可靠性有一定影响，同时4路Doherty电路由于设计难度和电路一致性的问题更加突出，实际应用的场景则较为少见，3路Doherty电路较为常用，但3路Doherty电路在某些场合同样存在输出功率不足和电路设计相对复杂的问题。
两个双路Doherty功放通过3dB电桥或Wilkinson功分器组成的功率合路电路进行合路以达到提高输出功率的目的。这两种合路方案中的双路Doherty电路与普通Doherty设计基本相同，功率合成网络为通用的3dB电桥或Wilkinson功分器，具有电路设计相对简单的优点，可以在一定程度上克服4路Doherty设计复杂和3路Doherty输出功率受限的问题。
现有技术中的两个双路Doherty合成电路，如图1和图2所示，在图1中，上下两个Doherty电路的后续合路单元需要如图1的第一1/4波长微带线11和第二1/4波长微带线12以及3dB电桥13。在图2中，上下两个Doherty电路的后续合路单元需要第三1/4波长微带线21、第四1/4波长微带线22以及一个威尔金森功分器。所以，两个双路Doherty合路电路由于在功放输出端增加了合路单元，不可避免地引入该电路的插入损耗从而功放在输出功率和工作效率方面有所损失。
发明内容
本发明要解决的主要技术问题是，提供一种低合路损耗的Doherty合路电路和一种降低Doherty合路电路合路损耗的方法，能够在提高输出功率的基础上降低插入损耗，提高电路工作效率。
为解决上述技术问题，本发明提供一种低合路损耗的Doherty合路电路，包括：功率合成子电路和两个输出参数相同的Doherty子电路；功率合成子电路包括两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元；
各个Doherty子电路的输出信号通过与之一一对应连接的输入端进入合路匹配单元；合路匹配单元用于分别对两个Doherty子电路的输出阻抗进行阻抗变换，使得输出端的输出阻抗与后续电路阻抗匹配，还用于两个Doherty子电路的输出信号在输出端进行合路时的信号匹配，使得到达输出端的两个Doherty子电路的信号的功率和相位分别相同。
进一步地，每个Doherty子电路包含并联连接的N路支路电路，N为大于等于1的正整数，其中一条支路电路是主功放电路，其它支路电路是参数相同的辅助功放电路。
进一步地，合路匹配单元包括两个λ/4微带线，输出端和各个输入端之间设置有一个λ/4微带线，λ为中心频率信号的波长。
进一步地，λ/4微带线的阻抗为Za，Doherty子电路合路点阻抗为Zb，后续电路的负载阻抗为Zc，Doherty子电路的个数是n，则Za满足Za 2＝Zb*nZc。
进一步地，功率合成子电路还包括隔离单元，隔离单元设置在两个输入端和合路匹配单元之间，两个输入端经过隔离单元的隔离后与合路匹配单元连接。
进一步地，Doherty子电路是双路Doherty子电路，隔离单元是隔离电阻，隔离电阻设置在功率合成子电路的两个输入端之间。
进一步地，双路Doherty子电路的主功放电路和辅助功放电路的功率比为α，隔离电阻的阻抗为Zd，满足Zd＝100/(1+α)。
为解决上述的技术问题，本发明还提供一种降低Doherty合路电路合路损耗的方法，包括：
两个输出参数相同的Doherty子电路将输出信号传输到功率合成子电路中的两个输入端，所述输入端与所述Doherty子电路是一一对应连接的；
输入端将输出信号传输到与之连接的合路匹配单元；
合路匹配单元分别对两个Doherty子电路的输出阻抗进行阻抗变换，对两个Doherty子电路的输出信号进行功率和相位的变换，使得到达输出端的两个Doherty子电路的信号的功率和相位分别相同；
将经过合路匹配单元变换后的两路信号在输出端合成一路信号输出。
进一步地，在两个输出信号经过合路匹配单元之前，使用位于两个输入端之间的隔离单元对两个输入端进行隔离。
进一步地，输出信号是Doherty子电路将多路子信号合为一路信号输出的信号。
本发明的有益效果是：
本发明提供的低合路损耗的Doherty合路电路，包含了功率合成子电路和两个输出参数相同的Doherty子电路，每个Doherty子电路的输出阻抗和输出信号的功率相同，在功率合成子电路中，包含有两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元，用来将两个Doherty子电路输出的信号合成一路输出，在本发明的合路电路中，各个Doherty子电路的输出信号通过与之一一对应连接的输入端进入合路匹配单元，合路匹配单元对Doherty子电路的输出阻抗进行阻抗变换以便实现输出端的输出阻抗和后续电路的负载阻抗相匹配，达到最大功率输出；合路匹配单元还用于信号在输出端进行合路时的信号匹配，调节信号的功率和相位，以使得到达输出端的两个信号的相位以及功率匹配，该电路结构简单，巧妙地将现有技术中的匹配电路和合成电路合二为一，在提高Doherty合路电路输出功率的基础上，减少了元器件的插入损耗，降低了合路损耗，提高电路的工作效率，同时也减少了布板面积。
附图说明
图1为现有技术的两个双路对称Doherty3dB电桥合路结构示意图；
图2为现有技术的两个双路对称Doherty Wilkinson合路结构示意图；
图3为本发明实施例一提供的低合路损耗的Doherty合路电路的结构示意图；
图4是本发明实施例一提供的另一种低合路损耗的Doherty合路电路的结构示意图；
图5是本发明实施例一提供的两个双路对称Doherty子电路的合路电路的结构示意图；
图6是本发明实施例一提供的另一种两个双路对称Doherty子电路的合路电路的结构示意图；
图7是本发明实施例一提供的两路功率比为1:1.5非对称Doherty子电路的合路电路的结构示意图；
图8是本发明实施例一提供的两路功率比为1:2非对称Doherty子电路的合路电路的结构示意图；
图9是别人发明实施例二提供的降低Doherty合路电路合成损耗的方法的流程图。
具体实施方式
下面通过具体实施方式结合附图对本发明作进一步详细说明。
实施例一：
请参考图3，本实施例的降低Doherty合路电路的功率合成损耗的电路包括功率合成子电路2和两个参数相同的Doherty子电路11和12；为了实现合路的功能，将两个Doherty子电路的输出功率合成一路输出，功率合成子电路2包括两个输入端211和212、一个输出端22和连接在两个输入端和输出端22之间的合路匹配单元23，两个输入端分别与两个Doherty子电路中的一个对应连接，各个Doherty子电路的输出信号通过与之一一对应连接的输入端进入合路匹配单元23；通过合路匹配单元23的变换之后，又在与合路匹配单元23连接的一个输出端22合成一路信号输出。
合路匹配单元23会分别对两个Doherty子电路的输出阻抗进行阻抗变换，使得功率合成子电路2的输出阻抗能与后续电路实现阻抗匹配，合路匹配单元23还用于两个Doherty子电路的输出信号在输出端进行合路时的信号匹配，使得到达输出端的两个Doherty子电路的信号的功率和相位分别相同，避免信号在输出端进行合路时产生信号反射而导致的降低信号的输出功率和出现信号干扰的现象。
本实施的Doherty子电路是输出参数相同的电路，这里的输出参数相同指的是，每个Doherty子电路的输出功率、输出电压、输出阻抗、输出信号等是相同的。优选地，可以使每个Doherty子电路的电路构成完全相同来实现上述的目的。
在本实施例中，对于每个Doherty子电路而言，可以均包含了并联连接的N路支路电路，即每个Doherty子电路都是N路Doherty子电路，N为大于或等于1的正整数，N条支路中的一路是主功放电路，其他支路电路是参数相同的辅助功放电路，这些辅助功放电路使用的功率放大器的工作状态都是C类的工作状态，且放大倍数是完全相同的，即各个辅助功放电路的放大倍数和输出功率相同。
优选地，上述的合路匹配单元包括两个λ/4微带线，这里的λ指的是中心频率信号的波长，输入端和各个输出端之间对应地设置有一个λ/4微带线，假如λ/4微带线的阻抗为Za，Doherty子电路合路点阻抗为Zb，后续电路的负载阻抗为Zc，Doherty子电路的个数是n，则Za满足Za 2＝Zb*nZc。，本实施例的Doherty子电路的个数是2，所以λ/4微带线的阻抗Za满足Za 2＝2Zb*Zc。
可以想到的是，在实际的电路中，由于硬件的限制，所以即使是电路结构完全相同的Doherty子电路的输出功率也不能达到完全一样的效果，这时候就会发生信号反射的现象，如果一个输入端的信号在输出端反射到了另一个输入端上，就会对该输入端的信号造成很大的影响，会降低信号功率和造成信号干扰。所以，需要采取相应的措施来避免这样的反射出现在实际情况中。优选地，参见图4所示，本实施的功率合成子电路2还包含了隔离单元24，隔离单元24设置在两个输入端和合路匹配单元23之间，从Doherty子电路输出的信号在输入端的隔离度会增大，在输出端合路的时候就不容易发生反射。
为了在实现提高输出功率的基础上达到更好的降低合路功率损耗的目的，优选的，参见图5所示，合路电路包括Doherty子电路11和Doherty子电路12，相应的，功率合成子电路2的输入端的个数也是2，分别是输入端211和输入端212。
优选的，为了电路结构的简单和实用，本实施例的Doherty子电路采用的是双路Doherty子电路，该双路Doherty子电路，包括一条主功放电路和一条辅助功放电路。
参见图5，在Doherty子电路的个数为2的情况下，本实施例的合路匹配单元23包括了两个λ/4微带线，分别设置在输入端211和输出端22之间以及输入端212和输出端22之间。
参见图6，是图5的合路电路增加隔离单元后的电路结构图。优选地，隔离单元24使用的是隔离电阻241，该隔离电阻241设置在两个双路Doherty子电路的输出端口之间，也可以理解为是设置在了功率合成子电路2的两个输入端211和212之间的，假设每个双路Doherty的主功放电路和辅助功放电路的功率比为α，双路Doherty子电路合路点阻抗为Zb，则Zb＝50/(1+α)，为了使得隔离电阻241达到更好的隔离效果，本实施例的隔离电阻241的阻抗为Zd，满足Zd＝2Zb＝100/(1+α)。
当Doherty子电路是两个输出参数相同的双路Doherty子电路，为了保证功率合成子电路的输出端阻抗和标准的50欧姆负载阻抗电路匹配，输出端阻抗也应该是50欧姆，所以在输出端22合路的两路电路的阻抗值应该都是100欧姆，为了达到这个效果，Doherty子电路11和12的合路点的阻抗值经过λ/4微带线的阻抗变换后，在输出端变换为100欧姆，因此，λ/4微带线的阻抗的平方等于与该λ/4微带线连接的Doherty子电路的合路点阻抗乘以100。
接下来结合图6-8介绍双路Doherty子电路的主辅两路电路的功率比在不同情况下，隔离电阻的阻抗和λ/4微带线的阻抗的计算。
参见图6，图6中的双路Doherty子电路为双路对称Doherty子电路，即主功放电路和辅助功放电路的功率比为1:1，图6中的Main PA1(主功放1)与PeakPA1(辅助功放1),构成一路Doherty功放，Main PA2(主功放2)与Peak PA2(辅助功放2)构成另外一路Doherty功放，两个双路Doherty子电路完全相同，输出的信号功率也相同。此时，每个双路Doherty子电路的合路点的阻抗是Zb＝50/(1+1)＝25欧姆，隔离电阻的阻抗Zd＝2Zb＝50欧姆，λ/4微带线的阻抗值是50欧姆，双路Doherty子电路合路点的阻抗经过λ/4微带线的变换从25欧姆变成100欧姆，在输出端经过合路之后的阻抗值为50欧姆，满足了后续电路的要求。
请参见图7，图7中的双路Doherty子电路是两路功率比为1：1.5的非对称Doherty子电路，在该电路中，每个双路Doherty子电路合路点的阻抗值是Zb＝50/2.5＝20欧姆，隔离电阻的阻抗Zd＝2Zb＝40欧姆，合路点的阻抗经过合路点后接的44.7欧姆的λ/4微带线的变换之后，完成了20欧姆到100欧姆的阻抗变换，此时输出端的阻抗值为50欧姆。
请参见图8，图8中的双路Doherty子电路是两路功率比为1：2的非对称Doherty子电路，在该电路中，双路Doherty子电路合路点的阻抗值是Zb＝50/3＝16.7欧姆，隔离电阻的阻抗Zd＝2Zb＝33欧姆，合路点的阻抗经过合路点后接的40.8欧姆的λ/4微带线的变换之后，完成了33欧姆到100欧姆的阻抗变换，此时输出端的阻抗值为50欧姆。
有益效果：本发明的降低Doherty合路电路的功率合成损耗的电路包含了功率合成子电路和两个输出参数相同的Doherty子电路，功率合成子电路中的两个输入端和分别对应连接了一个Doherty子电路，将两个Doherty子电路的输出功率合成一路，通过功率合成子电路的输出端输出，实现了功率合成的目的，在功率合成子电路中，连接在输入端和输出端之间的合路匹配单元能对Doherty子电路的输出电阻的阻抗进行阻抗变换，使得输出端和后续电路达到阻抗匹配以实现最大功率输出，合路匹配单元还可以实现Doherty子电路的输出信号的功率和相位调节作用，使得各个Doherty子电路的输出信号在输出端合路之前匹配，达到功率和相位都相同的目的，使得信号在输出端之间的反射降低，本发明的功率合成子电路替代了原有的阻抗匹配电路和合成电路两个电路的作用，本发明在提高输出功率的基础上，减少了电子器件的插入，减少了合路电路的插入损耗，提高了电路的工作效率，节约了能量，还能减少电路的复杂度和所占PCB板的面积。
实施例二：
本实施例还提供了一种用于由实施例一的降低Doherty合路电路的功率合成损耗的电路进行合路的方法，参见图9，该方法包括：
S901：两个输出参数相同的Doherty子电路将输出信号传输到功率合成子电路中的两个输入端，所述输入端与所述Doherty子电路是一一对应连接的；
S902：输入端将输出信号传输到与之连接的合路匹配单元；
S903：合路匹配单元分别对两个Doherty子电路的输出阻抗进行阻抗变换，对两个Doherty子电路的输出信号进行功率和相位的变换，使得到达两个输出端的两个Doherty子电路的信号的功率和相位分别相同；
S904：将经过合路匹配单元变换后的两路信号在输出端合成一路信号输出。
优选的，在上述的S202之前还包括，使用位于两个输入端之间的隔离单元对两个输入端进行隔离。
本实施例的隔离单元可以是隔离电阻，隔离电阻的阻抗值的计算参考实施例一的计算公式。
优选地，上述的输出信号是Doherty子电路将多路子信号合为一路信号输出的信号。
在本实施例中，将连接在Doherty子电路后端的，能将两个Doherty子电路合成一路输出的电路称为功率合成子电路，本实施例的上述的输出端，输入端和合路匹配单元以及隔离单元都属于该功率合成子电路的一部分，具体的电路构成可以参考实施例一的合路电路结构。
有益效果：本发明的方法使用功率合成子电路将两个Doherty子电路的输出功率合成一路，并利用合路匹配单元对Doherty子电路的输出阻抗进行阻抗变换，和对Doherty子电路输出信号的进行信号匹配，使得输出端和后续电路达到阻抗匹配以实现最大功率输出，使得输出端的两个Doherty子电路的信号的功率和相位分别相同，在保证输出功率的基础上，减少了电子器件的插入，减少了合路电路的插入损耗，提高了电路的工作效率。
以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种低合路损耗的Doherty合路电路,其特征在于，包括：功率合成子电路和两个输出参数相同的Doherty子电路；所述功率合成子电路包括两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元；
各个所述Doherty子电路的输出信号通过与之一一对应连接的输入端进入所述合路匹配单元；所述合路匹配单元用于分别对所述两个Doherty子电路的输出阻抗进行阻抗变换，使得所述输出端的输出阻抗与后续电路阻抗匹配，还用于所述两个Doherty子电路的输出信号在输出端进行合路时的信号匹配，使得到达所述输出端的所述两个Doherty子电路的信号的功率和相位分别相同。
2.如权利要求1所述的低合路损耗的Doherty合路电路，其特征在于，每个所述Doherty子电路包含并联连接的N路支路电路，N为大于等于1的正整数，其中一条支路电路是主功放电路，其它支路电路是参数相同的辅助功放电路。
3.如权利要求2所述的低合路损耗的Doherty合路电路，其特征在于，所述合路匹配单元包括两个λ/4微带线，所述输出端和各个所述输入端之间设置有一个所述λ/4微带线，λ为中心频率信号的波长。
4.如权利要求3所述的低合路损耗的Doherty合路电路，其特征在于，所述λ/4微带线的阻抗为Za，所述Doherty子电路合路点阻抗为Zb，所述后续电路的负载阻抗为Zc，则Za满足Za 2＝2*Zb*Zc。
5.如权利要求1-4任一项所述的低合路损耗的Doherty合路电路，其特征在于，所述功率合成子电路还包括隔离单元，所述隔离单元设置在所述两个输入端和所述合路匹配单元之间，两个所述输入端经过所述隔离单元的隔离后与所述合路匹配单元连接。
6.如权利要求5所述的低合路损耗的Doherty合路电路，其特征在于，所述Doherty子电路是双路Doherty子电路，所述隔离单元是隔离电阻，所述隔离电阻设置在功率合成子电路的两个所述输入端之间。
7.如权利要求6所述的低合路损耗的Doherty合路电路，其特征在于，所述双路Doherty子电路的主功放电路和辅助功放电路的功率比为α，所述隔离电阻的阻抗为Zd，满足Zd＝100/(1+α)。
8.一种降低Doherty合路电路合路损耗的方法，其特征在于，包括：
两个输出参数相同的Doherty子电路将输出信号传输到功率合成子电路中的两个输入端，所述输入端与所述Doherty子电路一一对应；
所述输入端将所述输出信号传输到与之连接的合路匹配单元；
所述合路匹配单元分别对两个所述Doherty子电路的输出阻抗进行阻抗变换，对两个Doherty子电路的所述输出信号进行功率和相位的变换，使得到达所述输出端的两个所述Doherty子电路的信号的功率和相位分别相同；
将经过所述合路匹配单元变换后的两路信号在所述输出端合成一路信号输出。
9.如权利要求8所述的降低Doherty合路电路合路损耗的方法，其特征在于，在两个所述输出信号经过所述合路匹配单元之前，使用位于两个所述输入端之间的隔离单元对两个所述输入端进行隔离。
10.如权利要求8或9所述的降低Doherty合路电路合路损耗的方法，其特征在于，所述输出信号是所述Doherty子电路将多路子信号合为一路信号输出的信号。
CN201610188471.9A 2016-03-29 2016-03-29 一种低合路损耗的Doherty合路电路和方法 Pending CN107241066A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610188471.9A CN107241066A (zh) 2016-03-29 2016-03-29 一种低合路损耗的Doherty合路电路和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610188471.9A CN107241066A (zh) 2016-03-29 2016-03-29 一种低合路损耗的Doherty合路电路和方法

Publications (1)

Publication Number Publication Date
CN107241066A true CN107241066A (zh) 2017-10-10

Family

ID=59983969

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610188471.9A Pending CN107241066A (zh) 2016-03-29 2016-03-29 一种低合路损耗的Doherty合路电路和方法

Country Status (1)

Country Link
CN (1) CN107241066A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147827A (zh) * 2019-12-27 2020-05-12 深圳市北斗万方信息技术有限公司 一种信号处理方法、装置及数字视频变换设备
WO2023030530A1 (zh) * 2021-09-06 2023-03-09 中兴通讯股份有限公司 功率放大器和电路板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111147827A (zh) * 2019-12-27 2020-05-12 深圳市北斗万方信息技术有限公司 一种信号处理方法、装置及数字视频变换设备
CN111147827B (zh) * 2019-12-27 2021-11-02 深圳市北斗万方信息技术有限公司 一种信号处理方法、装置及数字视频变换设备
WO2023030530A1 (zh) * 2021-09-06 2023-03-09 中兴通讯股份有限公司 功率放大器和电路板

Similar Documents

Publication Publication Date Title
CN103490733B (zh) 一种频率比1.25至2.85的双频带Doherty功率放大器
CN106411267B (zh) 一种宽带三路Doherty功率放大器及其实现方法
CN102075164B (zh) 一种衰减器
CN104917472B (zh) 功放电路、功率放大装置及其宽带匹配方法
CN106452370A (zh) 一种基于非对称结构的高回退Doherty功率放大器及其实现方法
CN103986422B (zh) 一种双频带射频功率放大器阻抗匹配电路
CN205211943U (zh) 一种天线校准装置
CN106257827B (zh) 对称多赫蒂Doherty功放电路装置及功率放大器
US10826625B1 (en) Antenna calibration network system, antenna calibration network and MIMO antenna
CN106411275B (zh) 改善带宽的三路Doherty功率放大器及实现方法
CN105356052A (zh) 一种天线校准装置
US20150070094A1 (en) Doherty power amplifier with coupling mechanism independent of device ratios
CN109831164A (zh) 基于分布式输入输出结构的高回退效率功率放大器
CN106411265A (zh) 一种拓展带宽的非对称Doherty功率放大器及其实现方法
CN110460310A (zh) 一种超宽带高谐波抑制太赫兹倍频器
WO2013131302A1 (zh) 一种多级多路Doherty放大器
US9800209B2 (en) Doherty power amplifier
CN115001406A (zh) 一种双频大回退Doherty功率放大器及其设计方法
CN106533372A (zh) 一种分段外匹配式小型化功率放大器
CN104836539B (zh) 一种高三阶交调抑制的接收机末级放大器及交调抑制方法
Li et al. A 110-to-130GHz SiGe BiCMOS Doherty power amplifier with slotline-based power-combining technique achieving> 22dBm saturated output power and> 10% power back-off efficiency
CN107241066A (zh) 一种低合路损耗的Doherty合路电路和方法
CN108336975A (zh) 异相功率放大器及其实现输出匹配的方法和装置、功放支路
CN107171046A (zh) 一种新型组合式波导功率合成器
CN206116581U (zh) 功分器及其组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20171010

WD01 Invention patent application deemed withdrawn after publication