CN107220154A - 管理多个地址相同的双线串行接口光模块的系统 - Google Patents

管理多个地址相同的双线串行接口光模块的系统 Download PDF

Info

Publication number
CN107220154A
CN107220154A CN201710494481.XA CN201710494481A CN107220154A CN 107220154 A CN107220154 A CN 107220154A CN 201710494481 A CN201710494481 A CN 201710494481A CN 107220154 A CN107220154 A CN 107220154A
Authority
CN
China
Prior art keywords
fpga
modules
cpu
cpld
wire serial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710494481.XA
Other languages
English (en)
Inventor
徐茂华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taicang T&W Electronics Co Ltd
Original Assignee
Taicang T&W Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taicang T&W Electronics Co Ltd filed Critical Taicang T&W Electronics Co Ltd
Priority to CN201710494481.XA priority Critical patent/CN107220154A/zh
Publication of CN107220154A publication Critical patent/CN107220154A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Optical Communication System (AREA)

Abstract

本发明涉及通信管理领域，具体涉及一种管理多个地址相同的双线串行接口光模块的系统，系统包括CPU和FPGA/CPLD模块，所述FPGA/CPLD模块通过双线串行接口连接至两个以上的光模块，所述FPGA/CPLD模块和CPU信号连接。在光模块和CPU中间，加入一个FPGA/CPLD，将所有光模块的two wire serial连接到FPGA/CPLD下，同时将FPGA/CPLD通过two wire serial或者其他任何接口连到CPU，通过这个接口和CPU进行通讯，从而实现CPU对多个two wire serial地址相同的设备进行管理。

Description

管理多个地址相同的双线串行接口光模块的系统
技术领域
本发明涉及通信管理领域，具体涉及一种管理多个地址相同的双线串行接口光模块的系统。
背景技术
近年来，随着光通信的快速发展，光模块得到了广泛使用。在光模块中给用户提供了管理和监控的two wire serial(双线串行)接口。Two wire serial是一种总线型的主从结构，主机下发从机设备的地址和命令，从机进行地址批配，如果发现该地址是为自己的地址，即进和地响应。当CPU系统对一个光模块的管理和监控是可以实现的。CPU作为主机向从机光模块下发地址和数据，光模块进行地址比对后进行响应。但现在实际的很多光通信产品，基本有两个以上光模块，当有多个光模块时，因为光模块的two wire serial的地址是相同的并且无法进行设置的，所以，当CPU往two wire serial的总线上发地址和数据的时候，导致多个光模块的响应，从而影响了正常功能，这就使得CPU对该接口下的光模块的管理就无法实现。本发明就是针对这个问题发明了一套系统和方法，实现对多个相同地址的two wire serial光模块进行管理。
发明内容
本发明的目的在于提供一种管理多个地址相同的双线串行接口光模块的系统和方法，解决目前CPU对two wire serial的总线上发地址和数据的时候，导致多个光模块的响应，从而影响了正常功能，这就使得CPU对该接口下的光模块无法管理的问题。
为解决上述的技术问题，本发明采用以下技术方案：
一种管理多个地址相同的双线串行接口光模块的系统，包括CPU和FPGA/CPLD模块，所述FPGA/CPLD模块通过双线串行接口连接至两个以上的光模块，所述FPGA/CPLD模块和CPU信号连接。
一种管理多个地址相同的双线串行接口光模块的管理方法如下：
CPU向FPGA/CPLD模块下发确定光模块地址的命令；
FPGA/CPLD模块对CPU下发的命令进行解析后，收集与其连接光模块地址；
CPU向FPGA/CPLD模块下发读写命令；
FPGA/CPLD模块对CPU下发的读写命令进行解析，得出其需要控制的具体光模块信息；
FPGA/CPLD模块根据读写命令和需要接收读写命令的光模块配对，对读写命令进行编码，然后发送至相应的光模块；
相应光模块根据发送过来的读写命令，执行相应的读和写，并把执行动作的反馈信息给FPGA/CPLD模块；
FPGA/CPLD模块对反馈信息进行解析和编码后发送至CPU，CPU进行相应的管理处理。
进一步的，所述FPGA/CPLD模块在进行信息传输的过程中，对光模块地址及信息进行储存。
进一步的，所述FPGA/CPLD模块对CPU下发的读写命令进行的解析动作，以及对光模块的反馈信息进行的编码动作，均是将读写命令和反馈信息转换成FPGA/CPLD模块和CPU相互之间的兼容的格式。
与现有技术相比，本发明的有益效果是：在光模块和CPU中间，加入一个FPGA/CPLD，将所有光模块的two wire serial连接到FPGA/CPLD下，同时将FPGA/CPLD通过twowire serial或者其他任何接口连到CPU，通过这个接口和CPU进行通讯，从而实现CPU对多个two wire
serial地址相同的设备进行管理。
将CPU下发的管理数据，通过FPGA/CPLD进行存储，并且进行解码解析，确定CPU所要访问的光模块，然后FPGA/CPLD对CPU发下来的管理数据通过对应的two wire serial接口发送给相应的光模块，反之，从光模块收到的数据也存储起来，并进行编码发送给CPU，通过些系统和方法，就可以实现对多个地址相同的two wire serial光模块进行管理。
附图说明
图1为本发明管理多个地址相同的双线串行接口光模块系统的连接框图。
图2为本发明管理多个地址相同的双线串行接口光模块系统的流程示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
图1示出了本发明管理多个地址相同的双线串行接口光模块的系统的一个实施例：一种管理多个地址相同的双线串行接口光模块的系统，包括CPU和FPGA/CPLD模块，所述FPGA/CPLD模块通过双线串行接口连接至两个以上的光模块，所述FPGA/CPLD模块和CPU信号连接。
图2示出了本发明管理多个地址相同的双线串行接口光模块的系统的一个实施例：具体步骤如下：
CPU向FPGA/CPLD模块下发确定光模块地址的命令；
FPGA/CPLD模块对CPU下发的命令进行解析后，收集与其连接光模块地址；
CPU向FPGA/CPLD模块下发读写命令；
FPGA/CPLD模块对CPU下发的读写命令进行解析，得出其需要控制的具体光模块信息；
FPGA/CPLD模块根据读写命令和需要接收读写命令的光模块配对，对读写命令进行编码，然后发送至相应的光模块；
相应光模块根据发送过来的读写命令，执行相应的读和写，并把执行动作的反馈信息给FPGA/CPLD模块；
FPGA/CPLD模块对反馈信息进行解析和编码后发送至CPU，CPU进行相应的管理处理。
根据上述发明管理多个地址相同的双线串行接口光模块的管理方法，其优选的实施例是：所述FPGA/CPLD模块在进行信息传输的过程中，对光模块地址及信息进行储存。
根据上述本发明管理多个地址相同的双线串行接口光模块的系统，其优选的实施例是：所述FPGA/CPLD模块对CPU下发的读写命令进行的解析动作，以及对光模块的反馈信息进行的编码动作，均是将读写命令和反馈信息转换成FPGA/CPLD模块和CPU相互之间的兼容的格式。
尽管这里参照本发明的多个解释性实施例对本发明进行了描述，但是，应该理解，本领域技术人员可以设计出很多其他的修改和实施方式，这些修改和实施方式将落在本申请公开的原则范围和精神之内。更具体地说，在本申请公开、附图和权利要求的范围内，可以对主题组合布局的组成部件和/或布局进行多种变型和改进。除了对组成部件和/或布局进行的变形和改进外，对于本领域技术人员来说，其他的用途也将是明显的。

Claims (4)

1.一种管理多个地址相同的双线串行接口光模块的系统，其特征在于：包括CPU和FPGA/CPLD模块，所述FPGA/CPLD模块通过双线串行接口连接至两个以上的光模块，所述FPGA/CPLD模块和CPU信号连接。
2.根据权利要求1所述的一种管理多个地址相同的双线串行接口光模块的系统，其特征在于其管理方法如下：
CPU向FPGA/CPLD模块下发确定光模块地址的命令；
FPGA/CPLD模块对CPU下发的命令进行解析后，收集与其连接光模块地址；
CPU向FPGA/CPLD模块下发读写命令；
FPGA/CPLD模块对CPU下发的读写命令进行解析，得出其需要控制的具体光模块信息；
FPGA/CPLD模块根据读写命令和需要接收读写命令的光模块配对，对读写命令进行编码，然后发送至相应的光模块；
相应光模块根据发送过来的读写命令，执行相应的读和写，并把执行动作的反馈信息给FPGA/CPLD模块；
FPGA/CPLD模块对反馈信息进行解析和编码后发送至CPU，CPU进行相应的管理处理。
3.根据权利要求2所述的管理多个地址相同的双线串行接口光模块的系统，其特征在于：
所述FPGA/CPLD模块在进行信息传输的过程中，对光模块地址及信息进行储存。
4.根据权利要求2所述的管理多个地址相同的双线串行接口光模块的系统，其特征在于：
所述FPGA/CPLD模块对CPU下发的读写命令进行的解析动作，以及对光模块的反馈信息进行的编码动作，均是将读写命令和反馈信息转换成FPGA/CPLD模块和CPU相互之间的兼容的格式。
CN201710494481.XA 2017-06-26 2017-06-26 管理多个地址相同的双线串行接口光模块的系统 Pending CN107220154A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710494481.XA CN107220154A (zh) 2017-06-26 2017-06-26 管理多个地址相同的双线串行接口光模块的系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710494481.XA CN107220154A (zh) 2017-06-26 2017-06-26 管理多个地址相同的双线串行接口光模块的系统

Publications (1)

Publication Number Publication Date
CN107220154A true CN107220154A (zh) 2017-09-29

Family

ID=59950273

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710494481.XA Pending CN107220154A (zh) 2017-06-26 2017-06-26 管理多个地址相同的双线串行接口光模块的系统

Country Status (1)

Country Link
CN (1) CN107220154A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN111131936A (zh) * 2019-12-28 2020-05-08 苏州浪潮智能科技有限公司 一种光模块的监控方法、监控装置、交换机及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731370A (zh) * 2004-08-06 2006-02-08 华为技术有限公司 光模块寻址装置及其方法
US20070166041A1 (en) * 2006-01-18 2007-07-19 Mike Le Reprogrammable device address for a serial interface in an optic module

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1731370A (zh) * 2004-08-06 2006-02-08 华为技术有限公司 光模块寻址装置及其方法
US20070166041A1 (en) * 2006-01-18 2007-07-19 Mike Le Reprogrammable device address for a serial interface in an optic module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108563607A (zh) * 2018-04-13 2018-09-21 成都赫尔墨斯科技股份有限公司 一种用于在航电系统中提高通信与处理速度的装置和方法
CN111131936A (zh) * 2019-12-28 2020-05-08 苏州浪潮智能科技有限公司 一种光模块的监控方法、监控装置、交换机及存储介质

Similar Documents

Publication Publication Date Title
CA2733089C (en) Method and apparatus for connecting usb devices to a remote computer
US8856388B2 (en) Method and apparatus for connecting USB devices to a computer
CN102053813A (zh) 一种拼接墙控制方法及其装置,拼接墙系统
CN102638397A (zh) 一种usb设备通信传输方法、设备及系统
CN105260337A (zh) 一种单片机的自动编址方法及系统
CN103516529A (zh) 一种配置文件的管理方法、装置及系统
CN104395799A (zh) 主动式光学模块的物理层管理
CN106933753A (zh) 智能接口卡的控制方法及装置
CN104461716A (zh) 一种多核异构系统的访问方法及多核异构系统
CN108347477A (zh) 数据发送方法、装置以及服务器
CN103368643A (zh) 光纤链路检测方法、系统和装置
JP7225410B2 (ja) 光ケーブル接続を確立する方法および装置
CN106873541A (zh) 一种基于DSP的EtherCAT分布式伺服运动控制系统
CN107211550A (zh) 用于无线机架管理控制器通信的系统和方法
CN107819659A (zh) 一种基于spi的智能级联通信网络
CN105446930A (zh) 一种单选择端spi主从式多机双向通信方法
CN107220154A (zh) 管理多个地址相同的双线串行接口光模块的系统
CN103997448A (zh) 基于物理层芯片进行传输模式的自动配置方法和系统
CN115357535A (zh) 一种虚拟串口设计方法及装置
CN102098196A (zh) 刀片服务器的数据传输方法
CN109934314A (zh) 一种电力物联网用电子标签的数据读取方法及系统
CN108132898A (zh) 多路通讯控制方法及通讯盒
CN102694712B (zh) 网络系统及网络至网络桥接器
CN107885691A (zh) 串口数据传输方法、分布式设备及主机
CN100493018C (zh) 一种通过网络中的总线接口进行通信的方法和系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170929

RJ01 Rejection of invention patent application after publication