CN107210037A

CN107210037A - 始终开启部件中的时钟切换

Info

Publication number: CN107210037A
Application number: CN201580075920.2A
Authority: CN
Inventors: M·古拉蒂; G·H·赫贝克; A·E·克萨特; G·W·琼斯; T·J·米利特
Original assignee: Apple Computer Inc
Current assignee: Apple Inc
Priority date: 2015-02-12
Filing date: 2015-12-17
Publication date: 2017-09-26
Anticipated expiration: 2035-12-17
Also published as: TW201638776A; JP6401870B2; TWI637321B; KR20170107492A; EP3257045A4; EP3257045B1; US9928838B2; WO2016130212A1; US20160240193A1; EP3257045A1; JP2018513397A; US9653079B2; CN107210037B; KR101994569B1; US20170213557A1

Abstract

在实施方案中，片上系统(SOC)可包括一个或多个中央处理单元(CPU)、存储器控制器以及被配置为在SOC的其余部分掉电时保持通电的电路。电路可被配置为接收音频样本以及将那些音频样本与预先确定的模式匹配。在SOC的其余部分掉电期间，电路可根据第一时钟操作。响应于在样本中检测到预先确定的模式，电路可使得存储器控制器和处理器上电。在上电过程中，具有比第一时钟更好的一个或多个特征的第二时钟可变得可用。电路可在保留样本或丢失至多一个样本或丢失不超过阈值数量的样本时切换至第二时钟。

Description

始终开启部件中的时钟切换

技术领域

本文所公开的实施方案涉及移动设备领域，并且更具体地涉及移动设备的语音/音频控制。

背景技术

移动设备已变得无所不在。移动设备可包括被设计成在便携式电源(例如，电池)上操作并且用户容易携带的任何电子设备。移动设备可包括移动电话、“智能”电话、个人数字助理(PDA)诸如iTouch^TM、娱乐设备诸如iPod^TM和MP3播放器、膝上型计算机、网络计算机、平板设备诸如iPad^TM和基于的平板电脑等。这些设备中的大多数设备包括无线连接(例如，WiFi、蜂窝连接等)，因此除了提供可直接在设备上运行的各种本地应用程序之外还可用作信息源。

移动设备可通过用户界面来进行控制，诸如触摸屏、为设备的一部分或连接到设备的键盘、各种指向设备(例如，鼠标、触摸板等)等。最近，语音控制已开始变得更加普遍。例如，Apple的i-设备(iPhone^TM、iPad^TM等)中的一些i-设备已采用经由Siri^TM应用程序的语音控制。用户可拿起设备、按压和保持按钮并且等待Siri^TM响应。当Siri^TM响应时，用户可口头问问题或提供命令，Siri^TM将解释该问题或命令并试图满足。按住按钮直到Siri^TM响应的动作用于唤醒设备(如果其处于空闲状态)、对操作系统进行初始化以及激活Siri^TM应用程序使其准备好接受输入。

一些移动设备已开始在设备处于空闲时实现有限的语音命令激活功能。如果设备呈现给用户是“关闭的”(即使用户知道设备是打开的，因为其可接受电子通信诸如电子邮件、电话呼叫或者文本消息)，则设备可为空闲的。空闲状态通常不使显示屏打开，并且许多内部部件可掉电并且需要被初始化以用于设备的全功能。在具有有限语音命令激活功能的移动设备中，用户可说出关键字词或短语以使得设备“打开”并接受进一步的语音控制。例如，一个此类短语是用于Android智能手机的“嗨，谷歌即时资讯”。

利用该有限的命令激活，用户在发出关键短语之后必须停止并且等待该设备准备好进一步输入的视觉指示和/或音频指示。在设备空闲时，设备具有打开的麦克风并且利用离散数字信号处理器(DSP)监听关键字词/短语。一旦关键字词/短语已被识别，DSP可发信号通知设备的其余部分进行初始化(或者启动)并且然后在准备好时对用户进行响应。发出关键字词/短语与然后发出期望的问题/命令之间的延迟使得该界面不实用。因此，有限的命令激活相对于如上所述的拿起设备并按压/保持按钮仅是很小的改善。

发明内容

在实施方案中，集成电路(例如，片上系统或SOC)可包括一个或多个中央处理单元(CPU)、存储器控制器以及被配置为在SOC的其余部分掉电时保持通电的电路。该电路可被配置为接收与由麦克风感测到的声音对应的音频样本，并且被进一步配置为将这些音频样本与预先确定的模式进行匹配，以检测来自包括该SOC的设备的用户的可能的命令。例如，预先确定的模式可表示发出关键字词或短语的用户的语音。在SOC的其余部分掉电的时间期间，电路可根据第一时钟操作。第一时钟可为低功率时钟并且可具有各种特征，该特征比其他时钟具有更低功率和更低性能(例如高相位噪声、不十分对称的占空比、高抖动等)。响应于在样本中检测到预先确定的模式，该电路可使得存储器控制器和处理器上电，使得音频样本可被存储在存储器控制器所耦接到的存储器中并由处理器处理。在上电过程中，具有比第一时钟更好的一个或多个特征的第二时钟可变得可用。电路可在保留样本时切换至第二时钟。在实施方案中，电路可丢失或损坏小于阈值数量的样本。阈值数量的样本可足够少以使得在系统中实现的语音识别能够准确地识别由用户说出的短语。例如，至多4或5个样本可丢失/损坏而仍然允许准确识别。在实施方案中，最多一个样本可丢失，因此满足阈值。在另一个实施方案中，没有样本可丢失。

附图说明

下面的具体实施方式将参照附图进行描述，现在对附图进行简要说明。

图1是设备的一个实施方案的框图。

图2是示出了图1所示的音频滤波器电路的一个实施方案的操作的流程图。

图3是示出了根据一个实施方案的示出了针对音频滤波器电路的时钟选择的框图。

图4是示出了图3中所示的控制电路的一个实施方案的操作的流程图。

图5是存储在存储器12中的短语的一个实施方案的框图。

图6是示出了图1中所示的设备的一个实施方案的操作的时序图。尽管本公开所述的实施方案可受各种修改形式和替代形式的影响，但其具体实施方案在附图中以举例的方式示出并在本文详细描述。然而，应当理解，附图和对其的详细描述并非旨在将实施方案限制于所公开的具体形式，相反，本发明旨在涵盖落入到所附权利要求的实质和范围内的所有修改形式、等同形式和替代形式。本文所使用的标题仅用于组织目的，并不旨在用于限制说明书的范围。如在整个本专利申请中所使用的那样，以允许的意义(即，意味着具有可能性)而非强制的意义(即，意味着必须)使用“可能”一词。类似地，字词“包括”是指包括但不限于。各种单元、电路或其他部件可被描述为“被配置为”执行一个或多个任务。在此类上下文中，“被配置为”是一般表示“具有”在操作期间执行一个或多个任务的“电路”的结构的宽泛表述。如此，即使在单元/电路/部件当前未接通时，单元/电路/部件也可被配置为执行任务。一般来讲，形成与“被配置为”对应的结构的电路可包括硬件电路和/或存储可执行以实现该操作的程序指令的存储器。该存储器可包括易失性存储器(诸如静态随机存取存储器或动态随机存取存储器)和/或非易失性存储器(诸如光盘或磁盘存储装置、闪存存储器、可编程只读存储器等)。类似地，为了描述中的方便，可将各种单元/电路/部件描述为执行一项或多项任务。此类描述应当被解释成包括短语“被配置为”。表述被配置为执行一个或多个任务的单元/电路/部件明确地旨在对该单元/电路/部件不调用35U.S.C.§112(f)的解释。

本说明书包括参考“一个实施方案”或“实施方案”。短语“在一个实施方案中”或“在实施方案中”的出现不一定指相同的实施方案，尽管通常设想包括特征的任何组合的实施方案，除非在此明确地否认。特定特征、结构或特性可以与本公开一致的任何适当的方式结合。

具体实施方式

现在转向图1，其示出了设备5的一个实施方案的框图。在所示实施方案中，设备5可包括集成电路(IC)10，在该示例中该集成电路(IC)10可为SOC。SOC 10可耦接到存储器12、外部音频编码器/解码器(编解码器)16以及电源管理单元(PMU)20。音频编解码器16可耦接到统称为传感器26的一个或多个音频传感器。例如，音频编解码器16可耦接到一个或多个麦克风(mic)26A-26B和一个或多个扬声器(spkr)26C-26D。

正如其名称所暗示的，SOC 10的部件可被集成到单个半导体基板上作为集成电路“芯片”。在一些实施方案中，部件可在系统中的两个或更多个芯片上实现。另外，各种部件可集成在任何集成电路上(即，它不一定是SOC)。然而，SOC 10在本文将被用作示例。在例示的实施方案中，SOC 10的部件包括中央处理单元(CPU)复合体14、外围部件18A-18B(更简单地，“外围设备”)、存储器控制器22、音频滤波器电路24、电源管理器电路(PMGR)28、片上振荡器36、锁相环(PLL)38和通信结构27。部件14、18A-18B、22、24和28可全部耦接到通信构造27。存储器控制器22在使用期间可耦接到存储器12。类似地，外围设备18A可为在使用期间耦接到音频编解码器16的接口单元(IFU)，音频编解码器16在使用期间被进一步耦接到音频传感器26。IFU 18A被进一步耦接到音频滤波器电路24。振荡器36和PLL 38耦接到音频滤波器电路24，并且PLL 38也可耦接到SOC 10的其余部分。

设备5可为任何类型的便携式电子设备，诸如移动电话、智能电话、PDA、膝上型计算机、网络计算机、平板设备、娱乐设备等。在一些实施方案中，设备5也可为非便携式电子设备，诸如台式计算机。此类非便携式设备也可得益于本文所述的音频设备控制特征。

在设备5为空闲的时间期间，SOC 10的部分可掉电。具体地，CPU复合体14、存储器控制器22、外围设备18B、互连件27、PLL 38和PMGR 28的一部分可掉电。如果设备5是空闲的但是不完全掉电，则在另一方面，音频滤波器电路24可保持上电，IFU 18A和振荡器36也可如此。当设备5空闲时，在SOC 10外部的部件可根据需要上电或掉电。具体地，存储器12可保持上电，因此能够保留存储于其中的数据。在其中存储器12是各种类型中的一种类型的DRAM的实施方案中，存储器12可被放置在自刷新模式中，以在设备5空闲的时间期间保留所存储的数据。

PLL 38和振荡器36在例示的实施方案中可各自为时钟源，从而为SOC 10中的数字逻辑提供时钟。当SOC 10的除了音频滤波器电路24、IFU 18A和振荡器38之外的部分通电时，PLL 38在操作期间可为时钟源。PLL 38可向音频滤波器电路24提供高性能、高质量时钟。PLL 38还可向SOC 10的其他部分提供高性能、高质量时钟。可提供一个或多个时钟，并且在一些情况下，SOC 10中的不同部件的时钟可具有不同频率。PLL 38可因此为多个PLL，或者各种时钟分频器/倍频器可用于从PLL生成时钟，或可使用PLL和时钟分频器/倍频器的任何组合。另一方面，在SOC 10的部分掉电的空闲时间期间，振荡器36可向音频滤波器电路24提供低功率时钟。振荡器36可为相对简单的、低功率电路，诸如环形振荡器。振荡器36可在空闲时间期间以及在SOC 10的其他部件上电时通电，或者在其他部件上电时断电(由于PLL 38可在此类时间期间提供时钟)。

一般来讲，时钟可基于其与理想时钟的接近度而被视为具有较高质量或较低质量、较高性能或较低性能。理想时钟可为具有固定频率和50％占空比的方波。固定频率可为可选择的，但是相对于噪声、温度、电压变化等可为不变的。换句话讲，频率可为确定的，并且上升沿和下降沿从时钟周期到时钟周期可为变化的。真实时钟在不同程度上不同于理想时钟，并且较高质量/性能的时钟与较低质量的时钟相比可以较少的数量不同于理想时钟。

时钟的各种特征可指示其质量或性能。例如，时钟的相位噪声可为特征。相位噪声可为时钟的相位的快速、短期、随机波动的频域表示。如果具有大量相位噪声的时钟用于操作模数转换器或数模转换器，则该转换器的音频性能可为退化的。来自PLL 38的时钟可具有比来自振荡器36的时钟更低的相位噪声。时钟的频率的长期平均值的精度，例如与国际时间标准相比，可为其质量/性能的一个特征，因为不精确的频率可导致音调的非预期偏移。来自PLL 38的时钟可具有比来自振荡器36的时钟更好的频率精度。时钟的周期抖动可为其质量/性能的特征，因为在SOC 10的数字逻辑设计中，高的周期抖动从时钟周期的有用部分中提取。因此，低的周期抖动可为高质量/高性能时钟特征。来自PLL 38的时钟可具有比来自振荡器36的时钟更低的周期抖动。时钟的占空比可为其质量/性能的特征。对称的占空比(50％高、50％低)对于可包括与时钟的一个或另一个跳变相关联的电路的设计而言可为优选的占空比。因此，接近50％的占空比可为高质量特征，因为时钟的高相位和低相位可在50％处平衡。来自PLL 38的时钟的占空比可比来自振荡器36的时钟的占空比更靠近50％。

在空闲时间期间，音频滤波器电路24可被配置为通过IFU 18A从音频编解码器16接收音频样本，并且可尝试在样本中检测预先确定的模式(例如，用于唤醒设备5以便服务由用户说出的命令或请求的关键字词/短语)。预先确定的模式可被编程到音频滤波器电路24中或者可被硬编码在音频滤波器电路24中。在实施方案中，预先确定的模式可从口头发出关键字词/短语的用户捕获，训练设备5以实现用户的特定语音。在另一个实施方案中，预先确定的模式为通用模式，该通用模式表示如所说出的具有各种变音、音调等的字词/短语。可使用来自振荡器36的低功率时钟来执行关键短语的检测。

响应于检测到该模式，音频滤波器24可被配置为使得存储器控制器被上电并被初始化(使得匹配样本并且下面的样本可被存储在存储器中)，并且还可被配置为使得CPU复合体14被上电以启动操作系统(以及SOC10的潜在的其他部分，这依赖于该实具体实施)。在实施方案中，存储器控制器22可相对快速地上电。PLL 38可被锁定，并且存储器控制器22可被初始化，具有比操作系统的启动程式更短的完全可预测的延迟。互连件27同样可被上电，使得音频滤波器电路24可传输下面提及的参数并且写存储器操作以将样本写入到存储器12。音频滤波器电路24可包括样本缓冲区30，并且音频滤波器电路24可被配置为在样本缓冲区30中暂时缓冲样本，以用于与预先确定的模式进行比较，并且一旦模式被检测到，便进一步缓冲样本，直到存储器控制器22准备好接收写入到存储器12。因此，样本缓冲区30的尺寸可基于从检测到模式直到存储器控制器22准备好的延迟。在一些实施方案中，样本缓冲区30的尺寸被设定成允许缓冲匹配预先确定的模式的样本、基于直到存储器控制器准备好的延迟的随后接收的样本以及在匹配预先确定的模式的样本之前的一个或多个样本(即，关键字词/短语/声音)。先前的样本可被处理，以确定被麦克风捕获的背景噪音，这可有助于更加精确地处理随后的样本。

一旦PLL 38上电并被锁定，音频滤波器电路24可将来自振荡器36的低功率时钟切换为来自PLL 38的高性能、高质量时钟。该切换可为无干扰的并且可在高质量时钟的一些时钟周期(例如3个或更少)内发生。该切换的时间段可比音频样本的采样时间少得多。因此，至多一个音频样本可在切换期间丢失(并且丢失的概率可较低)。如果音频样本未被包括在样本中，则其可丢失。音频样本还可被损坏(即，被包括在样本中但不是精确的样本)。在切换期间，至多阈值数量的样本可被损坏。在实施方案中，最多一个样本可丢失。另选地，音频滤波器电路24可被配置为确保切换发生在不靠近新样本到达的时间处，因此确保没有样本丢失。当以高性能操作，高质量时钟可允许在音频滤波器电路24中对样本进行附加处理以及将样本高带宽传输至存储器12等。

在一些实施方案中，存储器控制器22可支持高级DRAM技术，该高级DRAM技术可涉及训练存储器控制器22和存储器12，以正确地同步它们之间的链接。直接由硬件经由训练或由软件，存储器控制器22配置的参数可被编程到存储器控制器22中(附图标号34A)。为了更快速地从音频滤波器电路24使存储器控制器22恢复操作，音频滤波器电路24可遮蔽该参数(附图标号34B)。另选地，参数34B可是已知的参数的保守集，以在所有版本的DRAM上以及设备10中的所有操作条件下正确地操作。音频滤波器电路24可将参数34B传送到存储器控制器22，以确保存储器控制器准备好写存储器12。

CPU可开始执行操作系统，并且可确定SOC 10正在重新激活的原因是音频滤波器24检测到关键字词/短语。CPU可从存储器12读取样本，并且可验证关键字词/短语确实被检测到。例如，在一些实施方案中，音频滤波器24可使用比可被由CPU执行的代码所支持的匹配进程更加简单并且更加粗糙(更不精确的)的匹配进程。CPU可验证代码被检测到，并且可继续处理所接收的音频样本的其余部分，以确定在关键字词/短语之后说出的命令/请求。尽管使用低功率时钟和高性能时钟来接收样本，但是所检测到的样本可被视为连续的样本流以由CPU来处理。

在另一个实施方案中，CPU复合体14可不与存储器控制器22被并行唤醒。例如，在一些实施方案中，音频滤波器电路24可被配置为执行对后续样本进行处理(但是可使存储器控制器22上电以使其自身利用存储器12中的空间来存储样本)。在另一个实施方案中，音频滤波器电路24还可被配置为在设备5空闲时执行其他操作，并且音频滤波器电路24可使用存储器12来存储该操作中的一些操作。在此类实施方案中，存储器控制器22可被上电，而无需使CPU复合体14上电。

使SOC 10的各种部件上电可包括与PMU 20进行通信。在实施方案中，音频滤波器电路24可被配置为与PMU 20进行通信，以使得其他SOC电路部分上电。另选地，片上电源门控可被实现为使SOC 10的各种部件上电/掉电。内部PMGR 28可被配置为实现该片上功率门控，并且音频滤波器电路24可被配置为与PMGR 28进行通信以使得上电。在其他实施方案中，可使用PMGR 28和PMU 20的组合。在另一个实施方案中，PMGR 28可被配置为与PMU 20进信，并且音频滤波器电路24可将上电请求传送至PMGR 28，该PMGR可根据需要与PMU 20进行通信。

在样本缓冲区30和存储器12之间，来自一个或多个麦克风26A-26B的音频数据中的样本损耗可能小到没有。因此，用户可说出关键字词/短语，并且没有任何所需的犹豫继续说出请求/命令。

在各种实施方案中，音频滤波器电路24可包括固定硬件和/或用于执行软件的一个或多个处理器的任何组合。软件可为被包括在音频滤波器电路24中的固件(例如，被存储在音频滤波器电路24中的非易失性存储器中)。另选地，固件可被包括在待访问的设备5中的其他非易失性存储装置中以用于执行。如果使用了固定的硬件具体实施，则样本模式可仍然被编程为该固定的硬件的输入。此类可编程性可允许不同的关键字词/短语/声音被使用、针对多种语言被支持等等。实现固定的硬件音频滤波电路24可提供比处理器执行软件所提供的解决方法更高功效的解决方法来监测音频样本。

需注意，尽管这里的描述可指可用于激活命令模式的关键字词或短语，一般来讲，在各种实施方案中可使用任何声音(例如，口哨、拍手、非语言口头生成的声音等等)。

如本文所用，术语“上电”可指将电力施加到当前掉电(或断电)的电路。在一些实施方案中，给定的电路可支持多于一种的电力状态(例如，电压和频率组合)。上电可指建立由电路所支持的任何电力状态。上电还可指通电。术语“掉电”或“断电”可指减小电源电压大小到零伏(相对于地面)。

音频编解码16可为音频数据的通用编码器/解码器。编解码器可包括模数转换器，该模数转换器被配置为将从自麦克风26A-26B所接收的信号转换成可被传输到SOC 10的数字样本。编解码器可包括数模转换器，该数模转换器被配置为从SOC 10接收数字音频数据，并且将该数字音频数据转换成在扬声器上播放的模拟信号。在一个实施方案中，音频编解码器16可支持一种或多种低功率模式，该一种或多种低功率模式可在设备5空闲的时间期间使用。例如，音频编解码器16可减少打开的(或者“接通的”)麦克风的数量并且可关闭扬声器。在一些实施方案中，音频采样速率在低功率模式中可降低。

CPU复合体14可包括用作SOC 10的CPU的一个或多个处理器。系统的CPU包括用于执行系统的主控制软件诸如操作系统的一个或多个处理器。一般来讲，由CPU在使用期间所执行的软件可控制设备5/SOC 10的其他部件，以实现设备5的期望功能。CPU处理器还可执行其他软件，诸如应用程序。应用程序可为用户提供功能，并且可依赖于操作系统以用于更低级的设备控制。因此，CPU处理器还可被称为应用处理器。CPU复合体还可包括其他硬件诸如2级(L2)高速缓存和/或至系统的其他部件的接口(例如，至通信结构27的接口)。

外围设备18A-18B可为被包括在SOC 10中的附加硬件功能的任何集合。更具体地，外围设备18A可为被配置为耦接到音频编解码器16的接口单元。可使用任何接口(例如，串行外围设备接口(SPI)、串行端口或并行端口、用于音频编解码器16的合适的接口等等)。外围设备18B可包括视频外围设备诸如视频编码器/解码器、缩放器、旋转器、混合器、图形处理单元、显示控制器等。外围设备可包括用于SOC 10外部的各种接口的接口控制器，该各种接口包括接口诸如通用串行总线(USB)、包括外围部件互连件标准(PCIe)的PCI、串行端口以及并行端口等等。外围设备可包括联网外围设备诸如媒体访问控制器(MAC)。可包括硬件的任何集合。

存储器控制器22可通常包括用于从SOC 10的其他部件接收存储器请求并且用于访问存储器12以完成存储器请求的电路。存储器控制器22可被配置为访问任何类型的存储器12。例如，存储器12可为静态随机存取存储器(SRAM)、动态RAM(DRAM)诸如包括双倍数据速率(DDR、DDR2、DDR3等)DRAM的同步DRAM(SDRAM)。可支持DDR DRAM的低功率/移动版本(例如，LPDDR、mDDR等)。在一些实施方案中，存储器12可独立于SOC 10进行封装(例如，在单列直插内存模块(SIMM)、双列直插内存模块(DIMM)或者被安装到SOC 10所安装到的电路板的一个或多个DRAM芯片中)。在其他实施方案中，存储器12可利用SOC 10进行封装(例如，在封装上封装(package-on-package)配置或者芯片上芯片(chip-on-chip)配置中)。

通信构造27可为用于在SOC 10的部件间进行通信的任何通信互连件或协议。通信构造27可为基于总线的，包括共享总线配置、交叉杆配置以及具有网桥的分级总线。通信构造27还可为基于封装的，并且可利用网桥、交叉杆、点到点或其他互连件进行分级。

如上所述，电源管理器28可管理SOC 10内的内部电源排序。电源管理器28可被配置为在SOC 10内的各种部件中建立各种电源/性能状态，以平衡设备5中的计算需求和电力消耗。电源管理器28可利用期望的电力/性能状态进行编程并且可基于所编程的状态来管理各种部件的通电/断电和时钟频率设置。

PMU 20可通常负责向设备5的部件提供电力，包括SOC 10、音频编解码器16、外围设备26A-26D以及存储器12。PMU 20可被耦接以从部件中的至少一些部件(例如，SOC 10)接收电压大小请求，并且可包括被配置为提供所请求的电压的稳压器。SOC 10可接收多个电压(例如，用于CPU复合体14的CPU电压、用于SOC 10中的存储器阵列诸如高速缓存的存储器电压、用于SOC中的其他部件的一个或多个SOC电压等)。

麦克风26A-26B可为能够接收声音并提供表示所接收的声音的输出信号的任何设备。在一些情况下，可需要多于一个麦克风。例如，在具有视频能力的智能电话中，可期望包括当进行语音呼叫时靠近用户的嘴巴的麦克风，以及靠近摄像机以用于捕获来自正被拍摄的对象的声音的麦克风。在各种实施方案中可包括任何数量的麦克风，并且当设备5空闲时所包括的任何数量的麦克风中可为打开的。

扬声器26C-26D可为能够接收输入信号并生成由该信号所表示的声音的任何设备。在一些情况下，可需要多于一个扬声器。例如，多个扬声器可允许立体类型的声音效果，并且多个扬声器可允许基于设备的取向来优化声音制作。任何数量的扬声器可被包括在各种实施方案中。

需注意，不同的实施方案之间的SOC 10的部件的数量(以及图1中所示的那些部件的子部件的数量，诸如CPU复合体14内的部件的子部件的数量)可变化。可存在比图1中所示的数量更多或更少的每个部件/子部件。类似地，在SOC 10外部但在设备5中的部件的类型和数量可变化，并且可包括图1中未示出的其他部件(例如，向用户提供视觉界面的显示器(其可为触摸显示器)、联网部件、天线、射频部件诸如wifi或蜂窝电话部件等)。

接着转到图2，其示出了流程图，该流程图示出了在SOC 10(或者至少CPU复合体14和存储器控制器22)掉电以节省电力的时间期间(例如，当设备5空闲时)，音频滤波器电路24和设备5的某些其他部件的一个实施方案的操作。然而，为了便于理解，框图以特定顺序示出，也可使用其他顺序。框可由音频滤波器电路24中的组合逻辑电路并行执行(包括图2中明确地并行示出的框以及可能的其他框)。框、框的组合和/或流程图作为一个整体可在多个时钟周期内为管线式的。在一些实施方案中，框可由处理器执行软件来实现，或者框可为固定的硬件或者它们的任意组合。音频滤波器电路24可被配置为实现图2中所示的操作。

音频滤波器电路24可从音频编解码器16接收一个或多个音频样本到样本缓冲区30中(框40)，并且可将这些样本与用作关键字词/短语/声音的预先确定的模式进行比较以激活设备5中的语音命令模式(框42)。如果不存在匹配(决策框44，“否”分支)，则音频滤波器电路24可继续接收样本到样本缓冲区30中并对样本进行比较。一旦样本缓冲区30充满，样本缓冲区30便可利用新的样本来重写最旧的样本。即，具有N条样本的样本缓冲区30(其中N是正整数)在任何给定时间点可具有最新的N个样本。

响应于检测到匹配(决策框44，“yes”分支)，音频滤波器电路24可被配置为请求CPU复合体14和存储器控制器22被上电(框46)。取决于该具体实施，该请求可被传输到PMU20、PMGR 28或者两者的组合。如先前所提及的，在其他实施方案中，仅存储器控制器22可被上电。另选地，存储器控制器22可首先被上电，并且CPU复合体14可随后被上电。此类交错上电可用于其中使存储器控制器22(和构造27)与CPU复合体14并行上电可具有超过上电期间允许的电流大小的可能性的情况(所谓的“侵入电流”)。

存储器控制器22可被上电，并且来自音频滤波器电路24的存储器控制器参数34B可被恢复成存储器控制器22中的参数34A(框48)。如果参数34B是存储器控制器22中使用的最新参数34A的映像(在使存储器控制器22掉电之前)，则参数可被“恢复”。如上所述，在另一个实施方案中，参数34B可为保守的“已知良好”参数的集合，该保守的“已知良好”参数将成功地允许访问存储器12，但可不被优化以用于最佳性能。在这种情况下，“恢复”参数可指将保守的参数34B建立为参数34A。随后，存储器控制器22可被训练到存储器12并且参数可被修改。在一个实施方案中，音频滤波器电路24可通过存储器控制器22将来自样本缓冲区30的匹配样本和后续的样本写入到存储器12，并且可继续写入样本直到操作被CPU复合体14终止(框50)。

另外，CPU复合体14中的处理器在被上电以及重置之后可被引入到操作系统中(框52)。在CPU复合体14上执行的操作系统可对被存储在存储器12中的样本进行处理，以验证关键字词/短语/声音确实被检测到并且确定用户的请求是什么。设备5可尝试执行该命令/请求(框54)。

启动操作系统可包括测试SOC 10的各种部件并对其进行编程，并且与对存储器控制器22进行上电和恢复相比这可能是耗时任务。操作系统可被设计来检查启动的理由是否归因于在启动进程早期检测到关键字词/短语/声音，并且可对表示关键字词/短语/声音的至少样本进行处理以验证该检测。如果操作系统确定音频滤波器电路24的检测是错误的，则操作系统停止启动进程并且将设备5返回到空闲状态(使CPU复合体14和存储器控制器22掉电)。

流程图的一部分可由在低功率时钟处操作的音频滤波器电路执行(在水平虚线56上方为图2)，并且其余部分(在虚线56下方)可在高质量时钟处执行。一旦高质量时钟变得可用(例如PLL 38已锁定、频率为稳定的等)，从低功率时钟到高质量时钟的真实过渡可发生。因此，真实过渡可例如在处理器重置(框52)以及恢复存储器参数(框48)中发生。

图3是示出了振荡器36、PLL 38、多路复用器62和控制电路60的框图。多路复用器62耦接到PLL 38和震荡器36的时钟输出，并且具有耦接到滤波器时钟(滤波器电路24的时钟)的输出。控制电路耦接到多路复用器62的多路复用器选择控件，并耦接到来自PLL 38的时钟就绪(Clk_Rdy)输出。

控制电路60和多路复用器62可在任一方向上在PLL时钟和振荡器时钟之间无干扰地过渡。在PLL时钟再次变得可用的情况下，控制电路60可接收对Clk_Rdy信号的断言，其指示PLL已锁定并且由PLL 38输出的高质量时钟为稳定的。控制电路60可被配置为确保两个时钟都为低功率的，并且随后可被配置为将选择控制从振荡器36切换至PLL 38。高质量时钟的下一个上升沿可出现，并且随后滤波器时钟可跟随高质量时钟。

上述操作在图4的流程图中被示出。然而，为了便于理解，框图以特定顺序示出，也可使用其他顺序。可通过控制电路60中的组合逻辑电路来并行执行框。框、框的组合和/或流程图作为一个整体可在多个时钟周期内为管线式的。控制电路60可被配置为实现图4中所示的操作。如果从PLL 38接收到时钟就绪断言(决策框64，“是”分支)并且来自振荡器电路36的振荡器时钟和来自PLL 38的PLL_时钟均为低功率的(决策框66，“是”分支)，则控制电路60可被配置为通过多路复用器62来选择PLL_时钟(高质量时钟)(框68)。

图5是示出了在由音频滤波器电路捕获的音频样本已写入存储器12之后的存储器的框图。如图5中所示，样本包括形成“嗨，siri”关键短语的样本82(或据称关键短语，如果未完成验证)以及形成短语的其余部分的样本84。如样本上方的大括号所示，(在高质量时钟可用之前被捕获的)样本82和初始样本84中的一个或多个初始样本可使用低功率时钟来捕获，并且剩余的样本84可使用高质量时钟来捕获。如样本82和84下方的大括号所示，CPU可整体处理样本82和84的组合(即作为单个连续短语)，尽管所述样本使用不同的时钟来捕获。

现在转向图6，其示出了显示设备5的一个实施方案的操作的时序图。在图6中时间从左到右增加。在时序图的开始处，在左边，设备5可是空闲的，因此音频滤波器电路24可正在监测音频样本。SOC 10的其他部分诸如存储器控制器22和CPU复合体14可被掉电。跨越时序图的顶部的句子可由用户发出，并且在该示例中关键短语可为“嗨，Siri”。然而任何关键字词/短语可用于各种实施方案中。

当响应于麦克风所生成的音频样本被音频滤波器电路24处理时，音频滤波器电路24可检测关键短语(附图标号70)。响应于该检测，音频滤波器电路24可请求使存储器控制器22和CPU复合体14上电(参考标号72和74)。音频滤波器电路24可从参数34B恢复存储器控制器22，使得存储器控制器22可变得可用于接受写操作。随后，音频滤波器电路24可将与模式匹配的音频样本，以及后续的样本(表示“最近的披萨餐厅在哪儿？”)写入到存储器(附图标号76)。

同时，CPU可上电、重置并启动操作系统(附图标号74和78)。如图6所示，启动操作系统直到音频样本处理可开始的点(附图标号80)可花费比存储器控制器22的恢复更长的时间。只要操作系统在启动之后正在捕获字词，由存储器控制器接收并捕获的样本例如紧跟着关键字词的一个或多个字词将不被捕获。因此，用户连续说话可被捕获并且(对用户来说)更加自然的接口是可用的。如先前所提及的，在一些实施方案中，CPU可不与存储器控制器22并行上电。

一旦充分理解了以上公开，则很多变型和修改对于本领域的技术人员而言将变得显而易见。本发明旨在使以下权利要求书被解释为涵盖所有此类变型和修改。

Claims

1.一种方法，包括：

在集成电路的其余部分掉电的时间期间监测所述集成电路中的第一部件中的音频样本，其中所述第一部件在所述时间期间通电并根据第一时钟操作；

由所述第一部件检测所述音频样本中的关键短语；

响应于所述检测使所述集成电路的至少一部分上电；

确定在所述集成电路内使用的第二时钟为可用的，其中所述第二时钟具有至少一个特征，所述至少一个特征指示对于所述集成电路而言与所述第一时钟的对应特征相比更高的性能/质量；以及

在所述第一部件中切换至所述第二时钟，同时确保在所述切换期间不超过阈值数量的音频样本丢失或损坏。

2.根据权利要求1所述的方法，其中所述至少一个特征包括相位噪声。

3.根据权利要求1所述的方法，其中所述至少一个特征包括频率精度。

4.根据权利要求1所述的方法，其中所述至少一个特征包括占空比。

5.根据权利要求1所述的方法，其中所述至少一个特征包括周期抖动。

6.根据权利要求1所述的方法，还包括：

由根据所述第一时钟操作的所述第一部件捕获第一多个所述音频样本；

由根据所述第二时钟操作的所述第一部件捕获第二多个样本；

将所述第一多个样本和所述第二多个样本写入所述集成电路所耦接到的存储器；以及

将来自所述存储器的所述第一多个样本和所述第二多个样本作为单个短语来处理。

7.根据权利要求6所述的方法，其中所述处理由处理器执行，所述处理器为响应于检测到所述关键短语而上电的所述集成电路的所述部分的一部分。

8.根据权利要求7所述的方法，其中所述上电包括在所述处理器上引导操作系统。

9.根据权利要求1所述的方法，还包括在所述集成电路中的振荡器中生成所述第一时钟。

10.根据权利要求9所述的方法，还包括在所述集成电路中的锁相环(PLL)中生成所述第二时钟。

11.一种集成电路，包括：

一个或多个处理器；和

第一电路，所述第一电路耦接至所述一个或多个处理器，其中所述第一电路被配置为：

在所述一个或多个处理器掉电的时间期间保持上电；

在所述一个或多个处理器掉电的时间期间接收由一个或多个音频输入设备捕获的第一多个音频样本，其中在所述一个或多个处理器掉电的时间期间，所述第一电路根据第一时钟操作；

在所述第一多个音频样本中检测预先确定的模式；

响应于检测到所述预先确定的模式使得所述一个或多个处理器上电，其中第二时钟响应于所述上电而激活；以及

响应于所述第二时钟变得可操作且不丢失多于阈值数量的音频样本，切换至所述第二时钟。

12.根据权利要求11所述的集成电路，其中所述预先确定的模式表示包括一个或多个字词的言语表达的声音。

13.根据权利要求10所述的集成电路，还包括耦接至所述第一电路的存储器控制器，其中所述第一电路被配置为向所述存储器控制器提供一个或多个存储器控制器参数，以对所述存储器控制器进行编程以响应于所述上电而操作。

14.根据权利要求11所述的集成电路，其中所述第一电路包括缓冲区，所述缓冲区被配置为存储在所述上电期间和所述上电之后接收到的所述第一多个所述音频样本和第二多个音频样本，其中所述第一电路被配置为将所述第一多个样本和所述第二多个样本写入所述存储器。

15.根据权利要求11所述的集成电路，其中所述第二时钟在使用期间具有比所述第一时钟低的相位噪声。

16.根据权利要求11所述的集成电路，其中所述第二时钟比所述第一时钟更靠近50％占空比。

17.根据权利要求11所述的集成电路，其中所述第二时钟的周期抖动低于所述第一时钟的周期抖动。

18.根据权利要求11所述的集成电路，其中所述第二时钟的频率精度高于所述第一时钟的频率精度。

19.一种系统，包括：

音频输入设备；

音频编码器/解码器(编解码器)，耦接到所述音频输入设备并且被配置为从由所述音频输入设备检测到的声音生成音频样本；

存储器；和

根据权利要求11所述的集成电路。

20.根据权利要求19所述的系统，其中所述集成电路包括为所述第一时钟提供来源的片上振荡器和为所述第二时钟提供来源的锁相环。