CN107202951A - SoC片上NBTI退化检测系统 - Google Patents
SoC片上NBTI退化检测系统 Download PDFInfo
- Publication number
- CN107202951A CN107202951A CN201710414615.2A CN201710414615A CN107202951A CN 107202951 A CN107202951 A CN 107202951A CN 201710414615 A CN201710414615 A CN 201710414615A CN 107202951 A CN107202951 A CN 107202951A
- Authority
- CN
- China
- Prior art keywords
- switching tube
- input
- phase inverter
- pipe
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Volume Flow (AREA)
Abstract
本发明涉及一种SoC片上NBTI退化检测系统，包括测量环形振荡器、参考环形振荡器、第一计数器模块和第二计数器模块，测量环形振荡器连接电源端和第一计数器模块，参考环形振荡器连接电源端和第二计数器模块。测量环形振荡器接收表征与SoC片上的被测电路处于同种老化环境下的外部电路信号，并在停止接收外部电路信号后，与参考环形振荡器同时接入电源端输入的电压并开始振荡，测量环形振荡器和参考环形振荡器在振荡时分别输出波形至第一计数器模块和第二计数器模块，第一计数器模块和第二计数器模块对接收的波形进行电平计数，分别得到用于对被测电路进行NBTI退化检测的电平数量，以此判断被测电路是否已经发生NBTI退化，操作简便可靠，测试便利性高。
Description
技术领域
本发明涉及微电子技术领域，特别是涉及一种SoC片上NBTI退化检测系统。
背景技术
集成电路尤其是片上系统(SoC)可靠性受到高度关注，存在多种失效机理，例如热载流子注入效应(Hot Carrier Injection，HCI)、负偏置温度不稳定性(Negative BiasTemperature Instability，NBTI)、正偏置温度不稳定性(Positive Bias TemperatureInstability，PBTI)、时间依赖电介质击穿(Time Dependent Dielectric Breakdown，TDDB)等。在特征尺寸为纳米量级时代，NBTI效应是影响SoC可靠性的最主要因素，它导致PMOS管阈值电压上升、饱和漏电流下降等一系列问题，从而影响SoC工作频率和输出摆幅等电路特性。
传统的NBTI效应检测方式是通过比较PMOS管阈值电压得到电路退化信息，根据其所检测PMOS管的退化情况判断是否发生NBTI效应。传统的NBTI效应检测方式测试方法较为复杂，需要一定存储空间保存测试数据用于比较得出PMOS管的阈值电压的变化值，存在测试便利性低的缺点。
发明内容
基于此，有必要针对上述问题，提供一种测试便利性高的SoC片上NBTI退化检测系统。
一种SoC片上NBTI退化检测系统，包括测量环形振荡器、参考环形振荡器、第一计数器模块和第二计数器模块，所述测量环形振荡器连接电源端和所述第一计数器模块，所述参考环形振荡器连接所述电源端和所述第二计数器模块，
所述测量环形振荡器用于接收表征与SoC片上的被测电路处于同种老化环境下的外部电路信号，并在停止接收所述外部电路信号后，与所述参考环形振荡器同时接入电源端输入的电压并开始振荡，所述测量环形振荡器和所述参考环形振荡器在振荡时分别输出波形至所述第一计数器模块和所述第二计数器模块，所述第一计数器模块和所述第二计数器模块对接收的波形进行电平计数，分别得到用于对被测电路进行NBTI退化检测的电平数量。
上述SoC片上NBTI退化检测系统，测量环形振荡器接收表征与SoC片上的被测电路处于同种老化环境下的外部电路信号，并在停止接收外部电路信号后，与参考环形振荡器同时接入电源端输入的电压并开始振荡，测量环形振荡器和参考环形振荡器在振荡时分别输出波形至第一计数器模块和第二计数器模块，第一计数器模块和第二计数器模块对接收的波形进行电平计数，分别得到用于对被测电路进行NBTI退化检测的电平数量。通过统计第一计数器模块和第二计数器模块在测量时间内得到的电平数量就能确定两个环形振荡器各自的输出频率，以此判断被测电路是否已经发生NBTI退化，操作简便可靠，测试便利性高。
附图说明
图1为一实施例中SoC片上NBTI退化检测系统的结构图；
图2为一实施例中环形振荡器电路的原理图；
图3为一实施例中整流滤波电路的原理图；
图4为一实施例中第一计数器模块的原理图；
图5为一实施例中D触发器的原理图；
图6为另一实施例中SoC片上NBTI退化检测系统的结构图；
图7为一实施例中预警信号产生电路的原理图。
具体实施方式
在一个实施例中，一种SoC片上NBTI退化检测系统，如图1所示，包括测量环形振荡器110、参考环形振荡器120、第一计数器模块130和第二计数器模块140，测量环形振荡器110连接电源端VDD和第一计数器模块130，参考环形振荡器120连接电源端VDD和第二计数器模块140。
测量环形振荡器110用于接收表征与SoC片上的被测电路处于同种老化环境下的外部电路信号，并在停止接收外部电路信号后，与参考环形振荡器120同时接入电源端VDD输入的电压并开始振荡，测量环形振荡器110和参考环形振荡器120在振荡时分别输出波形至第一计数器模块130和第二计数器模块140，第一计数器模块130和第二计数器模块140对接收的波形进行电平计数，分别得到用于对被测电路进行NBTI退化检测的电平数量。
具体地，参考环形振荡器120作为参考用，在被测电路正常工作情况下处于关闭状态，认为其所有MOS管均处于未被老化的状态。对测量环形振荡器110通过buffer001施加应力，应力为检测器所在电路位置中的电流或电压，认为其与被测电路处于同种老化环境下。在进行测试时将应力断开，使两个环形振荡器同时构成回路，开始振荡。两个环形振荡器输出的波形输入到对应下一级的计数器模块中，计数器模块可以是对接收的波形进行高电平计数或者低电平计数，对应得到的高电平数量或低电平数量用作进行比较，从而检测被测电路是否发生NBTI退化。本实施例中，第一计数器模块130和第二计数器模块140对接收的波形进行高电平计数，分别得到用于对被测电路进行NBTI退化检测的高电平数量。结束测量后通过比较在测量时间内得到的高电平数量就能确定两个环形振荡器各自的输出频率，以此判断被测电路是否已经发生老化。若两个环形振荡器的输出频率相同则被测电路未发生老化，反之则被测电路发生了老化。此外，第一计数器模块130和第二计数器模块140还可分别由输出端Out2和Out3输出计数结果，具体可将计数结果输出至处理器模块进行高电平计数对比，判断被测电路是否发生NBTI退化并输出检测结果。
进一步地，SoC片上NBTI退化检测系统还可包括第一开关S001和第二开关S002，测量环形振荡器110通过第一开关S001连接电源端VDD，参考环形振荡器120通过第二开关S002连接电源端VDD。可通过控制第一开关S001和第二开关S002的通断来控制测量环形振荡器110和参考环形振荡器120得失电，当进行测试时将第一开关S001和第二开关S002同时闭合，测量环形振荡器110和参考环形振荡器120同时得电开始振荡，操作简便可靠。
测量环形振荡器110和参考环形振荡器120的具体结构可相同也不同，在一个实施例中，测量环形振荡器110和参考环形振荡器120均包括环形振荡器电路和整流滤波电路，各环形振荡器电路均连接电源端VDD，并通过对应整流滤波电路分别连接第一计数器模块130和第二计数器模块140。
测量环形振荡器110的环形振荡器电路用于接收外部电路信号，并在停止接收外部电路信号后，与参考环形振荡器120的环形振荡器电路同时接入电源端VDD输入的电压并开始振荡，测量环形振荡器110的整流滤波电路和参考环形振荡器120的整流滤波电路对对应的环形振荡器电路输出的波形进行整形滤波，并分别将整形滤波后的波形输出至第一计数器模块130和第二计数器模块140。以测量环形振荡器110为例，环形振荡器电路连接构成回路后，在电路噪声的作用下，测量环形振荡器110开始起振，一段时间后到达稳定状态。环形振荡器电路的输出与整流滤波电路连接，整流滤波电路对环形振荡器电路的输出波形进行整形滤波，以得到便于第一计数器模块130计数的方波。
测量环形振荡器110和参考环形振荡器120中环形振荡器电路的具体结构并不唯一，同样以测量环形振荡器110为例，在一个实施例中，如图2所示，测量环形振荡器110的环形振荡器电路包括第一开关管MP101a、第二开关管MP102a、第三开关管MP103a、第四开关管MN101a、第五开关管MN102a、第六开关管MN103a、第七开关管MN104a、第一电容C101a和第二电容C102a。
第一开关管MP101a的输入端连接电源端VDD，第一开关管MP101a的控制端用于接收外部电路信号，第一开关管MP101a的输出端连接第二开关管MP102a的输入端和第三开关管MP103a的输入端，第二开关管MP102a的输出端和第三开关管MP103a的输出端连接第一计数器模块130。具体地，第二开关管MP102a的控制端作为环形振荡器电路的输入正极In+，输出端作为环形振荡器电路的输出负极Out-与第一计数器模块130连接；第三开关管MP103a的控制端作为环形振荡器电路的In-，输出端作为环形振荡器电路的输出正极Out+与第一计数器模块130连接。
第四开关管MN101a的输入端连接第二开关管MP102a的输出端，第四开关管MN101a的控制端接入偏置电压Vbias，第四开关管MN101a的输出端接地，第五开关管MN102a的输入端和控制端均连接第二开关管MP102a的输出端，第五开关管MN102a的输出端接地。第六开关管MN103a的输入端和输出端均连接第三开关管MP103a的输出端，第六开关管MN103a的输出端接地，第七开关管MN104a的输入端连接第三开关管MP103a的输出端，第七开关管MN104a的控制端接入偏置电压Vbias，第七开关管MN104a的输出端接地。第一电容C101a一端连接第二开关管MP102a的输出端，另一端接地；第二电容C102a一端连接第三开关管MP103a的输出端，另一端接地。
可以理解，各开关管的具体类型不是唯一的，本实施例中，第一开关管MP101a、第二开关管MP102a和第三开关管MP103a为P沟道MOS管，第四开关管MN101a、第五开关管MN102a、第六开关管MN103a和第七开关管MN104a为N沟道MOS管。具体地，第一开关管MP101a为环形振荡器电路的尾电流源，在电路正常工作时与外部电路信号连接；进行测试时，则第一开关管MP101a可与一固定偏置电压连接。以左半边电路进行分析，第二开关管MP102a是电路的输入端，电路的增益由其与第五开关管MN102a共同决定。第四开关管MN101a与固定偏置电压Vbias连接，用于分流固定大小的电流，减少流过第五开关管MN102a的电流，提高电路增益，使其满足环形振荡器起振的必要条件。当第一开关管MP101a开始出现老化后，其阈值电压上升，在偏置电压一定的情况下，流过第一开关管MP101a的电流减小，导致流过第二开关管MP102a的电流减小。而第四开关管MN101a需要分流的电流大小是固定的，因此导致流过第五开关管MN102a的电流减小，从而使电路的增益发生变化，继而使电路的振荡频率及振荡幅度发生变化。第一电容C101a和第二电容C102a作为负载，一方面起到调节电路振荡频率的作用，一方面用于消除下一级电路的寄生电容对环形振荡器的影响。
本实施例中环形振荡器电路采用差分输入的环形振荡器结构，具有较强的抗电压波动干扰能力和抗噪声能力，抗干扰能力强且可靠性高，能得到较为精准的输出频率。由于在非测试状态下，处于应力状态的只有第一开关管MP101a，因此该电路只检测单一的NBTI效应对电路造成的老化带来的影响，可避免综合退化机理影响，提高了NBTI退化检测准确性和可靠性。
可以理解，参考环形振荡器120中环形振荡器电路的结构与测量环形振荡器110的环形振荡器电路的结构类似，在此不再赘述。
测量环形振荡器110中整流滤波电路的具体结构也不唯一，在一个实施例中，如图3所示，测量环形振荡器110的整流滤波电路包括第八开关管MP104b、第九开关管MP105b、第十开关管MN105b、第十一开关管MN106b、第十二开关管MP106b、第十三开关管MN107、第一反相器112和第二反相器114。
第八开关管MP104b的控制端、第九开关管MP105b的控制端、第十开关管MN105b的控制端和第十一开关管MN106b的控制端均连接测量环形振荡器110的环形振荡器电路，具体连接环形振荡器电路的输出正极Out+和输出负极Out-。第八开关管MP104b的输入端连接电源端VDD，第八开关管MP104b的输出端连接第九开关管MP105b的输入端和第十二开关管MP106b的输入端，第九开关管MP105b的输出端连接第一反相器112和第十开关管MN105b的输入端，第十开关管MN105b的输出端连接第十一开关管MN106b的输入端和第十三开关管MN107的输出端，第十一开关管MN106b的输出端接地；第十二开关管MP106b的控制端和第十三开关管MN107的控制端均连接第九开关管MP105b的输出端，第十二开关管MP106b的输出端接地，第十三开关管MN107的输入端连接电源端VDD；第一反相器112连接第二反相器114，第二反相器114连接第一计数器模块130。
各开关管的类型也不是唯一的，本实施例中，第八开关管MP104b、第九开关管MP105b和第十二开关管MP106b为P沟道MOS管，第十开关管MN105b、第十一开关管MN106b和第十三开关管MN107为N沟道MOS管。其中，第一反相器112和第二反相器114的结构并不唯一，且可相同也可不同。在一个实施例中，继续参照图3，第一反相器112包括第十四开关管MP107a和第十五开关管MN108b，第二反相器114包括第十六开关管MP108b和第十七开关管MN109b。
第十四开关管MP107a的控制端和第十五开关管MN108b的控制端均连接第九开关管MP105b的输出端，第十四开关管MP107a的输入端连接电源端VDD，第十四开关管MP107a的输出端连接第十五开关管MN108b的输入端，第十五开关管MN108b的输出端接地；第十六开关管MP108b的控制端和第十七开关管MN109b的控制端均连接第十四开关管MP107a的输出端，第十六开关管MP108b的输入端连接电源端VDD，第十六开关管MP108b的输出端连接第一计数器模块130和第十七开关管MN109b的输入端，第十七开关管MN109b的输出端接地。
本实施例中，第十四开关管MP107a和第十六开关管MP108b为P沟道MOS管，第十五开关管MN108b和第十七开关管MN109b为N沟道MOS管。具体地，MOS管MP104b～MP106b和MOS管MN105b～MN107b构成施密特触发器。由于环形振荡器电路的输出信号振幅比较小，通过合理分配施密特触发器的翻转点，以得到占空比合理的方波。将第八开关管MP104b的控制端、第九开关管MP105b的控制端、第十开关管MN105b的控制端和第十一开关管MN106b的控制端并接后作为整流滤波电路的输入端In，第十六开关管MP108b的输出端作为整流滤波电路的输出端Out，施密特触发器的工作原理为：当输入端In电压为0时，第八开关管MP104b和第九开关管MP105b导通，第十开关管MN105b和第十一开关管MN106b截止，输出为高电平。当输入电压开始升高至一定值时，第十一开关管MN106b开始导通，但由于第十三开关管MN107b仍然导通使第十开关管MN105b的源端电压维持在一个较高电压值，因此第十开关管MN105b仍然处于截止状态，输出仍然为高电平。随着输入电压继续上升，第八开关管MP104b和第九开关管MP105b开始进入截止态时，第十开关管MN105b开始导通，输出翻转为低电平。当输入电压从高往低变化时，P沟道MOS管MP104b～MP106b的工作状态与上述过程类似。与施密特触发器连接的两个反相器用于滤去施密特触发器处理信号过程中产生的杂波，得到较为平整的方波，以便于后续进行电平计数，提高了信号处理可靠性。
可以理解，参考环形振荡器120中整流滤波电路的结构与测量环形振荡器110中整流滤波电路的结构类似，在此不再赘述。
第一计数器模块130和第二计数器模块140的结构可相同也可不同，在一个实施例中，如图4所示，第一计数器模块130包括第一D触发器FF0、第二D触发器FF1和第三D触发器FF2，第一D触发器FF0的脉冲端CLK连接测量环形振荡器110，具体连接测量环形振荡器110中整流滤波电路的输出端Out。第一D触发器FF0的输出端Q’连接第一D触发器FF0的输入端D和第二D触发器FF1的脉冲端CLK，第二D触发器FF1的输出端Q’连接第二D触发器FF1的输入端D和第三D触发器FF2的脉冲端CLK，第三D触发器FF2的输出端Q’连接第三D触发器FF2的输入端D。
具体地，各D触发器为边沿触发，SD为置1输入端，RD为置0输入端，每一级D触发器的输出端Q作为计数输出端。假设所有D触发器初始输出Q都为0，当第一个D触发器的输入脉冲的第一个上升沿到来时，输出置为高电平；当第二个上升沿到来时，输出置为低电平，此时为下一级的D触发器的脉冲端输入一个上升沿，使其输出端Q开始置为高电平，因此下一级的D触发器输出频率为上一级的一半，符合二进制计数器的技术要求。第一计数器模块130的计数位数根据测试时间的长短来确定，测试时间一般可控制在10μs内。
本实施例中，采用的D触发器的原理图如图5所示，主要由传输门TG1～TG4、或非门NOR1～NOR4组成，各传输门均包括控制端C和C’。当脉冲端CLK出现上升沿时，将输出Q置为与输入端D相同的信号；当SD＝1时，将输出Q置为1；当RD＝1时，将输出Q置为0。
在一个实施例中，第二计数器模块140包括第四D触发器、第五D触发器和第六D触发器，第四D触发器的脉冲端连接参考环形振荡器120，第四D触发器的输出端连接第四D触发器的输入端和第五D触发器的脉冲端，第五D触发器的输出端连接第五D触发器的输入端和第六D触发器的脉冲端，第六D触发器的输出端连接第六D触发器的输入端。
同样地，第二计数器模块140具体结构和原理与第一计数器模块130相似，在此不再赘述。
在一个实施例中，如图6所示，SoC片上NBTI退化检测系统还包括预警信号产生电路150，预警信号产生电路150用于接收外部电路信号，并在停止接收外部电路信号后，当内部开关管被NBTI效应影响下老化至预设值时输出预警信号。
具体地，预警信号产生电路150可通过第一开关S001连接电源端VDD，预警信号产生电路150在不需要进行测试时通过buffer002与测试环形振荡器110处于相同应力环境下。需要进行测试时，将其与外界施加的应力断开连接，检测内部开关管是否已经老化至预设值，并根据检测结果由输出端Out1输出预警信号，以便测试人员及时知晓。
预警信号产生电路150的具体结构也不是唯一的，在一个实施例中，如图7所示，预警信号产生电路150包括第十八开关管MN301、第十九开关管MN302、第二十开关管MN305、第二十一开关管MN306、第三反相器152、第四反相器154、第五反相器156和第六反相器158。
第十八开关管MN301的控制端和第十九开关管MN302的控制端均连接第一控制信号端，接入控制信号Vctrl1，第十八开关管MN301的输入端和第十九开关管MN302的输出端连接第四反相器154，第十八开关管MN301的输出端和第十九开关管MN302的输入端连接第三反相器152，第二十开关管MN305的控制端和第二十一开关管MN306的控制端均连接第二控制信号端，接入控制信号Vctrl2，第二十开关管MN305的输入端连接第三反相器152，第二十开关管MN305的输出端接地，第二十一开关管MN306的输入端连接第四反相器154，第二十一开关管MN306的输出端接地；第五反相器156连接第三反相器152，第六反相器158连接第四反相器154。
本实施例中，第十八开关管MN301、第十九开关管MN302、第二十开关管MN305和第二十一开关管MN306均为N沟道MOS管。第三反相器152用于接入外部电路信号，在第三反相器152内部开关管未被老化至预设值时，第三反相器152输出高电平至第五反相器156，第四反相器154输出低电平至第六反相器158；在第三反相器152内部开关管被老化至预设值时，第四反相器154输出高电平至第六反相器158，第三反相器152输出低电平至第五反相器156。预警信号产生电路150利用双稳态电路来得到预警信号。
第三反相器152、第四反相器154、第五反相器156和第六反相器158的具体结构也可相同可不同。本实施例中，继续参照图7，第三反相器152包括第二十二开关管MP301和第二十三开关管MN304，第四反相器154包括第二十四开关管MP302和第二十五开关管MN307，第五反相器156包括第二十六开关管MP303和第二十七开关管MN303，第六反相器158包括第二十八开关管MP304和第二十九开关管MN308。
第二十二开关管MP301的输入端连接电源端VDD，第二十二开关管MP301的控制端连接第十八开关管MN301的输出端，第二十二开关管MP301的输出端连接第二十三开关管MN304的输入端和第十九开关管MN302的输入端，第二十三开关管MN304的控制端连接第二十二开关管MP301的控制端和第二十开关管MN305的输入端，第二十三开关管MN304的输出端接地；第二十四开关管MP302的输入端连接电源端VDD，第二十四开关管MP302的控制端连接第十九开关管MN302的输出端，第二十四开关管MP302的输出端连接第十八开关管MN301的输入端和第二十五开关管MN307的输入端，第二十五开关管MN307的控制端连接二十四开关管MP302的控制端和第二十一开关管MN306的输入端，第二十五开关管MN307的输出端接地。
第二十六开关管MP303的输入端连接电源端，第二十六开关管MP303的控制端连接第二十二开关管MP301的输出端，第二十六开关管MP303的输出端连接第二十七开关管MN303的输入端，第二十七开关管MN303的控制端连接第二十六开关管MP303的控制端，第二十七开关管MN303的输出端接地；第二十八开关管MP304的输入端连接电源端，第二十八开关管MP304的控制端连接第二十四开关管MP302的输出端，第二十八开关管MP304的输出端连接第二十九开关管MN308的输入端，第二十九开关管MN308的控制端连接第二十八开关管MP304的控制端，第二十九开关管MN308的输出端接地。具体地，第二十二开关管MP301、第二十四开关管MP302、第二十六开关管MP303和第二十八开关管MP304为P沟道MOS管，第二十三开关管MN304、第二十五开关管MN307、第二十七开关管MN303和第二十九开关管MN308为N沟道MOS管。
其中，第二十二开关管MP301为用作测量的PMOS管，第二十四开关管MP302为用作参考的PMOS管，MOS管MP301的尺寸根据实际需要比MOS管MP302管大一定比例，其余的MOS管尺寸均一样。在非测量状态下，与MOS管MP301连接的缓冲器导通，使MOS管MP301接入被测试的电路中；MOS管MP302则通过缓冲器与高电平连接，确保其不受NBTI效应影响。在非测量状态下，控制信号Vctrl1和Vctrl2均被置为低电平。当进行测量时，将控制信号Vctrl2置为高电平，通过MOS管MN305和MOS管MN306将电路中的电荷放掉，同时将第三反相器152和第四反相器154的输入置为0。控制信号Vctrl2维持一段时间的高电平之后切换为低电平，此时令控制信号Vctrl1置为高电平，使MOS管MN301和MOS管MN302导通。当MOS管MN301和MOS管MN302导通后，第三反相器152和第四反相器154连接在一起构成双稳态电路。由于两个反相器都希望将各自输入端的低电平反相置为高电平，因此整个电路中会出现竞争现象，当MOS管MP301未被老化至预设值时，由于其尺寸比MOS管MP302大，导电能力比MOS管MP302强，其所在的反相器总能赢得竞争，先将输出置为1，再迫使MOS管MP302所在的反相器输出低电平。因此，此时MOS管MP303的输出端Out1输出0，MOS管MP304的输出端Out2输出1。若MOS管MP301已在NBTI效应影响下老化至预设值时，其导电能力比MOS管MP302弱，此时MOS管MP302所在的反相器则会赢得竞争，先将输出置为1，再迫使MOS管MP301所在反相器输出高电平。此时，MOS管MP303的输出端Out1输出1，MOS管MP304的输出端Out2输出0。使用MOS管MN301和MOS管MN302连接两个反相器，其不仅承担导线的作用，还能使两个反相器的输出远离逻辑阈值。即使MOS管MP301的导电能力非常接近MOS管MP302，也能准确地分辨出哪个MOS管的导电能力更强，同时还能有效消除工艺误差对测量结果的影响，提高了NBTI退化检测的准确性。
上述SoC片上NBTI退化检测系统，通过统计第一计数器模块130和第二计数器模块140在测量时间内得到的电平数量就能确定两个环形振荡器各自的输出频率，以此判断被测电路是否已经发生NBTI退化，操作简便可靠，测试便利性高，能明确NBTI退化对SoC工作频率的影响。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种SoC片上NBTI退化检测系统，其特征在于，包括测量环形振荡器、参考环形振荡器、第一计数器模块和第二计数器模块，所述测量环形振荡器连接电源端和所述第一计数器模块，所述参考环形振荡器连接所述电源端和所述第二计数器模块，
所述测量环形振荡器用于接收表征与SoC片上的被测电路处于同种老化环境下的外部电路信号，并在停止接收所述外部电路信号后，与所述参考环形振荡器同时接入电源端输入的电压并开始振荡，所述测量环形振荡器和所述参考环形振荡器在振荡时分别输出波形至所述第一计数器模块和所述第二计数器模块，所述第一计数器模块和所述第二计数器模块对接收的波形进行电平计数，得到用于对被测电路进行NBTI退化检测的电平数量。
2.根据权利要求1所述的SoC片上NBTI退化检测系统，其特征在于，所述测量环形振荡器和所述参考环形振荡器均包括环形振荡器电路和整流滤波电路，各所述环形振荡器电路均连接所述电源端，并通过对应整流滤波电路分别连接所述第一计数器模块和所述第二计数器模块，
所述测量环形振荡器的环形振荡器电路用于接收所述外部电路信号，并在停止接收所述外部电路信号后，与所述参考环形振荡器的环形振荡器电路同时接入电源端输入的电压并开始振荡，所述测量环形振荡器的整流滤波电路和所述参考环形振荡器的整流滤波电路对对应的环形振荡器电路输出的波形进行整形滤波，并分别将整形滤波后的波形输出至所述第一计数器模块和所述第二计数器模块。
3.根据权利要求2所述的SoC片上NBTI退化检测系统，其特征在于，所述测量环形振荡器的环形振荡器电路包括第一开关管、第二开关管、第三开关管、第四开关管、第五开关管、第六开关管、第七开关管、第一电容和第二电容，
所述第一开关管的输入端连接所述电源端，所述第一开关管的控制端用于接收所述外部电路信号，所述第一开关管的输出端连接所述第二开关管的输入端和所述第三开关管的输入端，所述第二开关管的输出端和所述第三开关管的输出端连接所述第一计数器模块；
所述第四开关管的输入端连接所述第二开关管的输出端，所述第四开关管的控制端接入偏置电压，所述第四开关管的输出端接地，所述第五开关管的输入端和控制端均连接所述第二开关管的输出端，所述第五开关管的输出端接地；
所述第六开关管的输入端和输出端均连接所述第三开关管的输出端，所述第六开关管的输出端接地，所述第七开关管的输入端连接所述第三开关管的输出端，所述第七开关管的控制端接入偏置电压，所述第七开关管的输出端接地；
所述第一电容一端连接所述第二开关管的输出端，另一端接地；所述第二电容一端连接所述第三开关管的输出端，另一端接地。
4.根据权利要求2所述的SoC片上NBTI退化检测系统，其特征在于，所述测量环形振荡器的整流滤波电路包括第八开关管、第九开关管、第十开关管、第十一开关管、第十二开关管、第十三开关管、第一反相器和第二反相器，
所述第八开关管的控制端、所述第九开关管的控制端、所述第十开关管的控制端和所述第十一开关管的控制端均连接所述测量环形振荡器的环形振荡器电路，所述第八开关管的输入端连接电源端，所述第八开关管的输出端连接所述第九开关管的输入端和所述第十二开关管的输入端，所述第九开关管的输出端连接所述第一反相器和所述第十开关管的输入端，所述第十开关管的输出端连接所述第十一开关管的输入端和所述第十三开关管的输出端，所述第十一开关管的输出端接地；所述第十二开关管的控制端和所述第十三开关管的控制端均连接所述第九开关管的输出端，所述第十二开关管的输出端接地，所述第十三开关管的输入端连接电源端；所述第一反相器连接所述第二反相器，所述第二反相器连接所述第一计数器模块。
5.根据权利要求4所述的SoC片上NBTI退化检测系统，其特征在于，所述第一反相器包括第十四开关管和第十五开关管，所述第二反相器包括第十六开关管和第十七开关管，
所述第十四开关管的控制端和所述第十五开关管的控制端均连接所述第九开关管的输出端，所述第十四开关管的输入端连接电源端，所述第十四开关管的输出端连接所述第十五开关管的输入端，所述第十五开关管的输出端接地；所述第十六开关管的控制端和所述第十七开关管的控制端均连接所述第十四开关管的输出端，所述第十六开关管的输入端连接电源端，所述第十六开关管的输出端连接所述第一计数器模块和所述第十七开关管的输入端，所述第十七开关管的输出端接地。
6.根据权利要求1所述的SoC片上NBTI退化检测系统，其特征在于，所述第一计数器模块包括第一D触发器、第二D触发器和第三D触发器，所述第一D触发器的脉冲端连接所述测量环形振荡器，所述第一D触发器的输出端连接所述第一D触发器的输入端和所述第二D触发器的脉冲端，所述第二D触发器的输出端连接所述第二D触发器的输入端和所述第三D触发器的脉冲端，所述第三D触发器的输出端连接所述第三D触发器的输入端。
7.根据权利要求1所述的SoC片上NBTI退化检测系统，其特征在于，所述第二计数器模块包括第四D触发器、第五D触发器和第六D触发器，所述第四D触发器的脉冲端连接所述参考环形振荡器，所述第四D触发器的输出端连接所述第四D触发器的输入端和所述第五D触发器的脉冲端，所述第五D触发器的输出端连接所述第五D触发器的输入端和所述第六D触发器的脉冲端，所述第六D触发器的输出端连接所述第六D触发器的输入端。
8.根据权利要求1-7中任意一项所述的SoC片上NBTI退化检测系统，其特征在于，还包括预警信号产生电路，所述预警信号产生电路用于接收所述外部电路信号，并在停止接收所述外部电路信号后，当内部开关管被NBTI效应影响下老化至预设值时输出预警信号。
9.根据权利要求8所述的SoC片上NBTI退化检测系统，其特征在于，所述预警信号产生电路包括第十八开关管、第十九开关管、第二十开关管、第二十一开关管、第三反相器、第四反相器、第五反相器和第六反相器，
所述第十八开关管的控制端和所述第十九开关管的控制端均连接第一控制信号端，所述第十八开关管的输入端和所述第十九开关管的输出端连接所述第四反相器，所述第十八开关管的输出端和所述第十九开关管的输入端连接所述第三反相器，所述第二十开关管的控制端和所述第二十一开关管的控制端均连接第二控制信号端，所述第二十开关管的输入端连接所述第三反相器，所述第二十开关管的输出端接地，所述第二十一开关管的输入端连接所述第四反相器，所述第二十一开关管的输出端接地；所述第五反相器连接所述第三反相器，所述第六反相器连接所述第四反相器；
所述第三反相器用于接入所述外部电路信号，在所述第三反相器内部开关管未被老化至预设值时，所述第三反相器输出高电平至所述第五反相器，所述第四反相器输出低电平至所述第六反相器；在所述第三反相器内部开关管被老化至预设值时，所述第四反相器输出高电平至所述第六反相器，所述第三反相器输出低电平至所述第五反相器。
10.根据权利要求9所述的SoC片上NBTI退化检测系统，其特征在于，所述第三反相器包括第二十二开关管和第二十三开关管，所述第四反相器包括第二十四开关管和第二十五开关管，所述第五反相器包括第二十六开关管和第二十七开关管，所述第六反相器包括第二十八开关管和第二十九开关管，
所述第二十二开关管的输入端连接电源端，所述第二十二开关管的控制端连接所述第十八开关管的输出端，所述第二十二开关管的输出端连接所述第二十三开关管的输入端和所述第十九开关管的输入端，所述第二十三开关管的控制端连接所述第二十二开关管的控制端和所述第二十开关管的输入端，所述第二十三开关管的输出端接地；所述第二十四开关管的输入端连接电源端，所述第二十四开关管的控制端连接所述第十九开关管的输出端，所述第二十四开关管的输出端连接所述第十八开关管的输入端和所述第二十五开关管的输入端，所述第二十五开关管的控制端连接所述二十四开关管的控制端和所述第二十一开关管的输入端，所述第二十五开关管的输出端接地；
所述第二十六开关管的输入端连接电源端，所述第二十六开关管的控制端连接所述第二十二开关管的输出端，所述第二十六开关管的输出端连接所述第二十七开关管的输入端，所述第二十七开关管的控制端连接所述第二十六开关管的控制端，所述第二十七开关管的输出端接地；所述第二十八开关管的输入端连接电源端，所述第二十八开关管的控制端连接所述第二十四开关管的输出端，所述第二十八开关管的输出端连接所述第二十九开关管的输入端，所述第二十九开关管的控制端连接所述第二十八开关管的控制端，所述第二十九开关管的输出端接地。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710414615.2A CN107202951B (zh) | 2017-06-05 | 2017-06-05 | SoC片上NBTI退化检测系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710414615.2A CN107202951B (zh) | 2017-06-05 | 2017-06-05 | SoC片上NBTI退化检测系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107202951A true CN107202951A (zh) | 2017-09-26 |
| CN107202951B CN107202951B (zh) | 2019-08-06 |
Family
ID=59908321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710414615.2A Active CN107202951B (zh) | 2017-06-05 | 2017-06-05 | SoC片上NBTI退化检测系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107202951B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107807323A (zh) * | 2017-09-27 | 2018-03-16 | 中国电子产品可靠性与环境试验研究所 | 电路板健康状况监测方法，检测装置以及检测系统 |
| CN108254670A (zh) * | 2017-12-06 | 2018-07-06 | 中国航空工业集团公司西安航空计算技术研究所 | 用于高速交换SoC的健康监控电路结构 |
| CN108717484A (zh) * | 2018-05-15 | 2018-10-30 | 安徽理工大学 | 一种低切换随机输入波形缓解nbti效应的方法及系统 |
| CN108736887A (zh) * | 2018-07-05 | 2018-11-02 | 宗仁科技(平潭)有限公司 | 一种共用振荡器频率输出电路及系统 |
| CN109766233A (zh) * | 2019-03-08 | 2019-05-17 | 江南大学 | 一种感知处理器nbti效应延时的检测电路及其方法 |
| CN111797054A (zh) * | 2020-07-14 | 2020-10-20 | 北京百瑞互联技术有限公司 | 一种soc按键开关机检测电路及soc系统 |
| CN112834890A (zh) * | 2020-12-29 | 2021-05-25 | 北京智芯微电子科技有限公司 | 一种检测pmos器件nbti退化的电路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102495352A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 一种集成电路应力退化的多功能测试电路和测试方法 |
| CN103792475A (zh) * | 2012-11-02 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 负偏压温度不稳定性检测电路及其检测方法 |
-
2017
- 2017-06-05 CN CN201710414615.2A patent/CN107202951B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102495352A (zh) * | 2011-12-27 | 2012-06-13 | 复旦大学 | 一种集成电路应力退化的多功能测试电路和测试方法 |
| CN103792475A (zh) * | 2012-11-02 | 2014-05-14 | 中芯国际集成电路制造(上海)有限公司 | 负偏压温度不稳定性检测电路及其检测方法 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107807323B (zh) * | 2017-09-27 | 2020-07-10 | 中国电子产品可靠性与环境试验研究所 | 电路板健康状况监测方法，检测装置以及检测系统 |
| CN107807323A (zh) * | 2017-09-27 | 2018-03-16 | 中国电子产品可靠性与环境试验研究所 | 电路板健康状况监测方法，检测装置以及检测系统 |
| CN108254670A (zh) * | 2017-12-06 | 2018-07-06 | 中国航空工业集团公司西安航空计算技术研究所 | 用于高速交换SoC的健康监控电路结构 |
| CN108717484A (zh) * | 2018-05-15 | 2018-10-30 | 安徽理工大学 | 一种低切换随机输入波形缓解nbti效应的方法及系统 |
| CN108717484B (zh) * | 2018-05-15 | 2022-04-19 | 安徽理工大学 | 一种低切换随机输入波形缓解nbti效应的方法及系统 |
| CN108736887A (zh) * | 2018-07-05 | 2018-11-02 | 宗仁科技(平潭)有限公司 | 一种共用振荡器频率输出电路及系统 |
| CN108736887B (zh) * | 2018-07-05 | 2024-03-19 | 宗仁科技(平潭)股份有限公司 | 一种共用振荡器频率输出电路及系统 |
| CN109766233A (zh) * | 2019-03-08 | 2019-05-17 | 江南大学 | 一种感知处理器nbti效应延时的检测电路及其方法 |
| CN109766233B (zh) * | 2019-03-08 | 2023-04-07 | 江南大学 | 一种感知处理器nbti效应延时的检测电路及其方法 |
| CN111797054A (zh) * | 2020-07-14 | 2020-10-20 | 北京百瑞互联技术有限公司 | 一种soc按键开关机检测电路及soc系统 |
| CN111797054B (zh) * | 2020-07-14 | 2023-11-03 | 北京百瑞互联技术股份有限公司 | 一种soc按键开关机检测电路及soc系统 |
| CN112834890A (zh) * | 2020-12-29 | 2021-05-25 | 北京智芯微电子科技有限公司 | 一种检测pmos器件nbti退化的电路 |
| CN112834890B (zh) * | 2020-12-29 | 2021-11-30 | 北京智芯微电子科技有限公司 | 一种检测pmos器件nbti退化的电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107202951B (zh) | 2019-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107202951A (zh) | SoC片上NBTI退化检测系统 | |
| US9459319B2 (en) | Device and method for generating input control signals of a serialized compressed scan circuit | |
| US9134374B2 (en) | Circuit and method for measuring delays between edges of signals of a circuit | |
| US20130305111A1 (en) | Circuit And Method For Simultaneously Measuring Multiple Changes In Delay | |
| US9838165B2 (en) | Emulation and debug interfaces for testing an integrated circuit with an asynchronous microcontroller | |
| CN102332306A (zh) | 基于ieee 1500的嵌入式sram存储器测试结构及测试方法 | |
| CN110007217A (zh) | 一种低功耗边界扫描测试方法 | |
| CN105675984B (zh) | 一种脉冲波形测试电路 | |
| US9341658B2 (en) | Fast on-chip oscillator trimming | |
| CN106158044A (zh) | Sram访问时间的测试电路与测试方法 | |
| US7231565B2 (en) | Method for performing built-in and at-speed test in system-on-chip | |
| US8589750B2 (en) | Methods and apparatus for providing a built-in self test | |
| US6553545B1 (en) | Process parameter extraction | |
| US9599673B2 (en) | Structural testing of integrated circuits | |
| US7479777B2 (en) | Circuitry and method to measure a duty cycle of a clock signal | |
| CN202120623U (zh) | 基于ieee 1500 的嵌入式sram存储器测试结构 | |
| Hsu et al. | Built-in self-test for phase-locked loops | |
| Lee et al. | A TSV test structure for simultaneously detecting resistive open and bridge defects in 3D-ICs | |
| CN113113073B (zh) | 一种sram电磁抗扰度的片上测量方法和系统 | |
| Yan et al. | Research on chip test method for improving test quality | |
| CN105759197A (zh) | Dds器件单粒子效应异常波形捕获系统及其捕获方法 | |
| US8008935B1 (en) | Tester and a method for testing an integrated circuit | |
| US8339155B2 (en) | System and method for detecting soft-fails | |
| CN105807134A (zh) | 频率测试仪及频率测试系统 | |
| Yotsuyanagi et al. | A boundary scan circuit with time-to-digital converter for delay testing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |