CN107195692A - 沟槽肖特基二极管及其制作方法 - Google Patents
沟槽肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN107195692A CN107195692A CN201710324047.7A CN201710324047A CN107195692A CN 107195692 A CN107195692 A CN 107195692A CN 201710324047 A CN201710324047 A CN 201710324047A CN 107195692 A CN107195692 A CN 107195692A
- Authority
- CN
- China
- Prior art keywords
- groove
- width
- schottky diode
- dielectric layer
- silicon base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 71
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 71
- 239000010703 silicon Substances 0.000 claims abstract description 71
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 43
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 229910052751 metal Inorganic materials 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 33
- 230000008569 process Effects 0.000 claims abstract description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 30
- 230000006837 decompression Effects 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 15
- 239000000377 silicon dioxide Substances 0.000 claims description 15
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052697 platinum Inorganic materials 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 238000005260 corrosion Methods 0.000 claims description 3
- 230000007797 corrosion Effects 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 81
- 238000004519 manufacturing process Methods 0.000 abstract description 14
- 239000011229 interlayer Substances 0.000 abstract description 8
- 238000005530 etching Methods 0.000 abstract description 6
- 230000004888 barrier function Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 15
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 12
- 238000003475 lamination Methods 0.000 description 11
- 229910000510 noble metal Inorganic materials 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 5
- 229910016570 AlCu Inorganic materials 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 238000007521 mechanical polishing technique Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种沟槽肖特基二极管及其制作方法，包括：于硅基底中形成多个具有第一宽度的第一沟槽以及至少一个位于终端的具有第二宽度的第二沟槽，所述第二宽度大于所述第一宽度；于第一沟槽第二沟槽及硅基底的表面形成介质层；沉积多晶硅，对多晶硅进行平坦化；去除硅基底上表面的介质层，所述第二沟槽中保留多晶硅及介质层；于硅基底上表面形成肖特基结；制作上金属电极。本发明通过在器件终端设置一个较宽的终端沟槽，并直接利用栅氧化层作为终端层间介质层，从而可以省掉传统工艺中需要单独生长终端层间介质层的工序；本发明肖特基势垒层所需表面使用湿法全刻蚀获得，可以省掉传统制作所需要的光罩层以及刻蚀工序，可以显著节约制造成本。
Description
技术领域
本发明属于半导体器件设计和制造领域，特别是涉及一种沟槽肖特基二极管及其制作方法。
背景技术
随着半导体技术的不断发展，功率器件作为一种新型器件，被广泛地应用于磁盘驱动、汽车电子等领域。功率器件需要能够承受较大的电压、电流以及功率负载。而现有MOS晶体管等器件无法满足上述需求，因此，为了满足应用的需要，各种功率器件成为关注的焦点。
现有的肖特基二极管一般是贵金属(金、银、铝、铂等)为正极，以N型半导体为负极，利用二者接触面上形成的势垒具有整流特性而制成的金属-半导体器件。因为N型半导体中存在着大量的电子，贵金属中仅有极少量的自由电子，所以电子便从浓度高的N型半导体中向浓度低的贵金属中扩散。显然，贵金属中没有空穴，也就不存在空穴自金属向N型半导体的扩散运动。随着电子不断从N型半导体扩散到贵金属，N型半导体表面电子浓度逐渐降低，表面电中性被破坏，于是就形成势垒，其电场方向为N型半导体朝向贵金属。但在该电场作用之下，贵金属中的电子也会产生从贵金属向N型半导体的漂移运动，从而削弱了由于扩散运动而形成的电场。当建立起一定宽度的空间电荷区后，电场引起的电子漂移运动和浓度不同引起的电子扩散运动达到相对的平衡，便形成了肖特基势垒。
可见，肖特基二极管是基于金属和半导体接触的整流特性进行工作的多数载流子器件，具有正向压降低、反向恢复电流小、开关速度快、噪声系数小、功耗低等特点，目前广泛应用于开关电源、变频器、驱动器等领域。
现有的一种沟槽式肖特基二极管结构如图1所示，为了有利于说明，图中各层厚度未按实际比例绘制，并且背晶的金属层未画出。该槽式肖特基二极管结构包括N型衬底01、间隔形成于所述N型衬底中的多个沟槽结构，其包括沟槽10、沟槽表面的介质层11以及填充在沟槽内的多晶硅12、位于终端的多个多沟槽压降环，其包括沟槽20、沟槽表面的介质层21以及填充在沟槽内的多晶硅22，位于多个降压环表面的终端层间介质层41，以及上金属电极31。上述的沟槽式肖特基二极管在终端使用多沟槽压降环设计，在制作的过程中，需要单独制作终端层间介质层41，且需要光罩层工序在终端制作出保留区域，其工序复杂，成本高。
鉴于以上所述，提供一种可以有效减少工艺步骤，降低制造成本的沟槽肖特基二极管及其制作方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种沟槽肖特基二极管及其制作方法，用于解决现有技术中沟槽肖特基二极管及其制作方法工序复杂，成本高的问题。
为实现上述目的及其他相关目的，本发明提供一种沟槽肖特基二极管的制作方法，所述制作方法包括：1)提供一硅基底，于所述硅基底中形成多个具有第一宽度的第一沟槽以及至少一个位于终端的具有第二宽度的第二沟槽，所述第二宽度大于所述第一宽度；2)于所述第一沟槽第二沟槽及硅基底的表面形成介质层；3)于所述第一沟槽及第二沟槽中沉积多晶硅，直至填满所述第一沟槽，然后对所述多晶硅进行平坦化至露出所述硅基底上表面的介质层；4)去除所述硅基底上表面的介质层，露出硅基底的上表面，所述第二沟槽中保留多晶硅及介质层；5)于所述硅基底上表面形成肖特基金属层，并形成肖特基结；6)制作上金属电极。
优选地，步骤1)中，通过控制所述第二沟槽的第二宽度以控制所述沟槽肖特基二极管的终端的降压能力。
优选地，步骤1)中，所述第二宽度不小于3倍的第一宽度。
进一步地，步骤1)中，所述第二宽度为所述第一宽度的5～10倍。
优选地，步骤2)中，采用热氧化方法于所述第一沟槽第二沟槽及硅基底的上表面形成二氧化硅层，作为介质层，所述二氧化层的厚度为50nm～1000nm。
优选地，步骤4)中，采用湿法腐蚀工艺去除所述硅基底上表面的介质层，藉由所述多晶硅保护的第二沟槽中的介质层被保留。
优选地，步骤5)中，采用快速热处理方法或炉退火的方法所述肖特基金属层与所述硅基底的界面形成金属硅化物，以形成肖特基结；所述肖特基金属层的材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种。
优选地，步骤6)中，所述上金属电极连接各肖特基结并延伸至所述第二沟槽内，并终止于所述第二沟槽底部的多晶硅上。
本发明还提供一种沟槽肖特基二极管，包括：硅基底，所述硅基底中形成有多个具有第一宽度的第一沟槽以及至少一个位于终端的具有第二宽度的第二沟槽，所述第二宽度大于所述第一宽度；介质层，形成于所述第一沟槽第二沟槽表面；多晶硅层，填充于所述第一沟槽中以及形成于所述第二沟槽的介质层表面；肖特基结，形成于所述第一沟槽之间的硅基底的表面；以及上金属电极。
优选地，通过控制所述第二沟槽的第二宽度以控制所述沟槽肖特基二极管的终端的降压能力。
优选地，所述第二宽度不小于3倍的第一宽度。
优选地，所述第二宽度为所述第一宽度的5～10倍。
优选地，所述介质层为二氧化硅层，所述二氧化层的厚度为50nm～1000nm。
优选地，所述多晶硅为N型重掺杂的多晶硅，且所述多晶硅层的掺杂浓度为1019～1021/cm3。
优选地，所述上金属电极连接各肖特基结并延伸至所述第二沟槽内，并终止于所述第二沟槽底部的多晶硅上。
如上所述，本发明的沟槽肖特基二极管及其制作方法，具有以下有益效果：
1)本发明通过在器件终端设置一个较宽的终端沟槽，并直接利用栅氧化层作为终端层间介质层，从而可以省掉传统工艺中需要单独生长终端层间介质层的工序；
2)本发明肖特基势垒层所需表面使用湿法全刻蚀获得，可以省掉传统制作所需要的光罩层以及刻蚀工序，可以显著节约制造成本。
3)本发明工艺简单，可以有效提高生产效率，降低制造成本，在半导体器件设计和制造领域具有广泛的应用前景。
附图说明
图1显示为现有技术中的沟槽肖特基二极管的结构示意图。
图2显示为本发明的沟槽肖特基二极管的制作方法步骤流程示意图。
图3～图10显示为本发明实施例1的沟槽肖特基二极管的制作方法各步骤所呈现的结构示意图。
图11显示为本发明实施例2的沟槽肖特基二极管的结构示意图。
元件标号说明
101 硅基底
102 第一沟槽
103 第二沟槽
104 介质层
105 多晶硅
106 肖特基结
107 上金属电极
S11～S16 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图2～图10。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例1
如图2～图10所示，本实施例提供一种沟槽肖特基二极管的制作方法，所述制作方法包括：
如图2～图4所示，首先进行步骤1)S11，提供一硅基底101，于所述硅基底101中形成多个具有第一宽度的第一沟槽102以及至少一个位于终端的具有第二宽度的第二沟槽103，所述第二宽度大于所述第一宽度，作为示例，可以通过控制所述第二沟槽103的第二宽度以控制所述沟槽肖特基二极管的终端的降压能力。
作为示例，提供所述硅基底101包括：提供一N型重掺杂的硅基片，于所述硅基片表面形成N型轻掺杂的硅外延层。在本实施例中，所述N型重掺杂的基片的材料为硅，其电阻率不超过0.01欧姆厘米，所述N型轻掺杂的硅外延层的厚度为2.5～30μm之间，浓度为1014～1017/cm3之间。后续的所述第一沟槽102及第二沟槽103均制备于所述硅外层中。
作为示例，采用光刻-刻蚀工艺于所述硅基底101中同时形成多个第一沟槽102以及位于终端的一个第二沟槽103，所述第一沟槽102的宽度为0.2～1μm，深度为2.5～5.0μm，具体地，所述第一沟槽102的宽度为0.5μm，深度为3μm。所述沟槽的平面形状可以为阱状、连续的长条状、不连续的长条状、或者是密封的矩形环、圆形环等形状。所述第二沟槽103的宽度不小于3倍的第一宽度，优选为所述第一宽度的5～10倍。在本实施例中，所述第二沟槽103的宽度为所述第一沟槽102宽度的8倍，其宽度范围为4μm，深度为3μm。
如图2及图5所示，接着进行步骤2)S12，于所述第一沟槽102第二沟槽103及硅基底101的表面形成介质层104。
作为示例，步骤2)中，采用热氧化方法于所述第一沟槽102第二沟槽103及硅基底101的上表面形成二氧化硅层，作为介质层104，所述二氧化层的厚度为50nm～1000nm。位于所述第一沟槽102表面的二氧化硅层作为沟槽型MOS管的栅介质材料，位于所述第二沟槽103表面的二氧化硅层作为终端降压环结构的绝缘介质。因此，所述二氧化硅层的厚度需要综合考虑MOS管的性能以及终端降压环结构的降压性能进行设计，以达到最优的配置。在本实施例中，所述二氧化层的厚度为150nm～300nm，这个厚度范围内的二氧化硅层，即能保证MOS管的性能，又能实现较优的终端降压环结构的降压性能。
如图2及图6～图7所示，接着进行步骤3)S13，于所述第一沟槽102及第二沟槽103中沉积多晶硅105，直至填满所述第一沟槽102，然后对所述多晶硅105进行平坦化至露出所述硅基底101上表面的介质层104。
作为示例，所述的多晶硅105为N型重掺杂的多晶硅105，且所述多晶硅105的掺杂浓度为1019～1021/cm3。在本实施例中，所述第一沟槽102被所述多晶硅105填满，所述第二沟槽103仅在所述二氧化硅层表面型层一层多晶硅105，使所述第二沟槽103的内部具有容置空间。
作为示例，采用机械化学抛光工艺对所述多晶硅105进行平坦化至露出所述硅基底101上表面的介质层104，抛光后，所述第一沟槽102内的和第二沟槽103内的多晶硅105被保留。
如图2及图8所示，接着进行步骤4)S14，去除所述硅基底101上表面的介质层104，露出硅基底101的上表面，所述第二沟槽103中保留多晶硅105及介质层104。
作为示例，步骤4)中，采用湿法腐蚀工艺去除所述硅基底101上表面的介质层104，藉由所述多晶硅105保护的第二沟槽103中的介质层104被保留。具体地，对所述硅基底101进行湿法全腐蚀，裸露于所述硅基底101的上表面的介质层104会被腐蚀去除，而位于所述第一沟槽102内以及第二沟槽103内的介质层104由于表面被多晶硅105覆盖保护，会被保留下来。
如图2及图9所示，然后进行步骤5)S15，于所述硅基底101上表面形成肖特基金属层，并形成肖特基结106。
作为示例，采用快速热处理方法或炉退火的方法所述肖特基金属层与所述硅基底101的界面形成金属硅化物，以形成肖特基结106。所述肖特基金属层的材料为Pt、Ni、Ti、Cr、W、Mo及Co中的一种。在本实施例中，于所述硅基底101表面通过溅射工艺淀积一定厚度的Pt，然后采用快速热处理方法或炉退火的方法使Pt和硅基底101裸露的表面形成金属硅化物，从而形成肖特基结106。
如图2及图10所示，然后进行步骤6)S16，制作上金属电极107。
作为示例，采用溅射、蒸镀等方法或其结合于所述硅基底101表面形成电极层，所述电极层包括TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。
作为示例，步骤6)中，所述上金属电极107连接各肖特基结106并延伸至所述第二沟槽103内，并终止于所述第二沟槽103底部的多晶硅105上。
接着进行步骤7)，从背面将所述硅基片减薄至30微米至600微米之间。
最后进行步骤8)，于所述硅基片背面淀积Ti/Ni/Ag等多层金属膜，加热合金化后形成背面电极，从而完成器件基本工艺制作步骤。
如图10所示，本实施例还提供一种沟槽肖特基二极管，包括：硅基底101，所述硅基底101中形成有多个具有第一宽度的第一沟槽102以及至少一个位于终端的具有第二宽度的第二沟槽103，所述第二宽度大于所述第一宽度；介质层104，形成于所述第一沟槽102第二沟槽103表面；多晶硅105层，填充于所述第一沟槽102中以及形成于所述第二沟槽103的介质层104表面；肖特基结106，形成于所述第一沟槽102之间的硅基底101的表面；以及上金属电极107。
作为示例，所述硅基底101包括一N型重掺杂的硅基片以及位于所述硅基片表面的N型轻掺杂的硅外延层。在本实施例中，所述N型重掺杂的硅基片的电阻率不超过0.01欧姆厘米，所述N型轻掺杂的硅外延层的厚度为2.5～30μm之间，浓度为1014～1017/cm3之间。后续的所述第一沟槽102及第二沟槽103均制备于所述硅外层中。
作为示例，通过控制所述第二沟槽103的第二宽度以控制所述沟槽肖特基二极管的终端的降压能力。作为示例，所述第一沟槽102的宽度为0.2～1μm，深度为2.5～5.0μm，具体地，所述第一沟槽102的宽度为0.5μm，深度为3μm。所述沟槽的平面形状可以为阱状、连续的长条状、不连续的长条状、或者是密封的矩形环、圆形环等形状。所述第二沟槽103的宽度不小于3倍的第一宽度，优选为所述第一宽度的5～10倍。在本实施例中，所述第二沟槽103的宽度为所述第一沟槽102宽度的8倍，其宽度范围为4μm，深度为3μm。
作为示例，所述介质层104为二氧化硅层，所述二氧化层的厚度为50nm～1000nm。位于所述第一沟槽102表面的二氧化硅层作为沟槽型MOS管的栅介质材料，位于所述第二沟槽103表面的二氧化硅层作为终端降压环结构的绝缘介质。因此，所述二氧化硅层的厚度需要综合考虑MOS管的性能以及终端降压环结构的降压性能进行设计，以达到最优的配置。在本实施例中，所述二氧化层的厚度为150nm～300nm，这个厚度范围内的二氧化硅层，即能保证MOS管的性能，又能实现较优的终端降压环结构的降压性能。
作为示例，所述上金属电极107连接各肖特基结106并延伸至所述第二沟槽103内，并终止于所述第二沟槽103底部的多晶硅105上。所述上金属电极107的材料包括TiN/AlSiCu/TiN/Ti/Ni/Ag叠层、TiN/AlSiCu叠层、TiN/AlCu/TiN/Ti/Ni/Ag叠层、TiN/AlCu叠层、TiN/AlSi叠层或TiN/Al叠层中的一种。
作为示例，所述硅基片背面还制备有包括Ti/Ni/Ag等多层金属膜的金属硅化物。
实施例2
如图11所示，本实施例提供一种沟槽肖特基二极管的制作方法，其基本步骤如实施例1，其中，与实施例1的不同之处在于，所述第二沟槽103的第二宽度为所述第一宽度的3～5倍，步骤3)S13于所述第一沟槽102及第二沟槽103中沉积多晶硅105，直至填满所述第一沟槽102及所述第二沟槽103，即所述多晶硅105同时填满了所述第一沟槽102以及第二沟槽103，所述上金属电极107直接终止于所述第二沟槽103的多晶硅105表面上。
如图11所示，本实施例还提供一种沟槽肖特基二极管，其基本结构如实施例1，其中，与实施例1的不同之处在于，所述第二沟槽103的第二宽度为所述第一宽度的3～5倍，所述多晶硅105同时填满了所述第一沟槽102以及第二沟槽103，所述上金属电极107直接终止于所述第二沟槽103的多晶硅105表面上。
如上所述，本发明的沟槽肖特基二极管及其制作方法，具有以下有益效果：
1)本发明通过在器件终端设置一个较宽的终端沟槽，并直接利用栅氧化层作为终端层间介质层104，从而可以省掉传统工艺中需要单独生长终端层间介质层104的工序；
2)本发明肖特基势垒层所需表面使用湿法全刻蚀获得，可以省掉传统制作所需要的光罩层以及刻蚀工序，可以显著节约制造成本。
3)本发明工艺简单，可以有效提高生产效率，降低制造成本，在半导体器件设计和制造领域具有广泛的应用前景。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (15)
1.一种沟槽肖特基二极管的制作方法，其特征在于，所述制作方法包括：
1)提供一硅基底，于所述硅基底中形成多个具有第一宽度的第一沟槽以及至少一个位于终端的具有第二宽度的第二沟槽，所述第二宽度大于所述第一宽度；
2)于所述第一沟槽第二沟槽及硅基底的表面形成介质层；
3)于所述第一沟槽及第二沟槽中沉积多晶硅，直至填满所述第一沟槽，然后对所述多晶硅进行平坦化至露出所述硅基底上表面的介质层；
4)去除所述硅基底上表面的介质层，露出硅基底的上表面，所述第二沟槽中保留多晶硅及介质层；
5)于所述硅基底上表面形成肖特基金属层，并形成肖特基结；
6)制作上金属电极。
2.根据权利要求1所述的沟槽肖特基二极管的制作方法，其特征在于：步骤1)中，通过控制所述第二沟槽的第二宽度或/及其表面的介质层的厚度，以控制所述沟槽肖特基二极管的终端的降压能力。
3.根据权利要求1所述的沟槽肖特基二极管的制作方法，其特征在于：步骤1)中，所述第二宽度不小于3倍的第一宽度。
4.根据权利要求3所述的沟槽肖特基二极管的制作方法，其特征在于：步骤1)中，所述第二宽度为所述第一宽度的5～10倍。
5.根据权利要求1所述的沟槽肖特基二极管的制作方法，其特征在于：步骤2)中，采用热氧化方法于所述第一沟槽第二沟槽及硅基底的上表面形成二氧化硅层，作为介质层，所述二氧化层的厚度为50nm～1000nm。
6.根据权利要求1所述的沟槽肖特基二极管的制作方法，其特征在于：步骤4)中，采用湿法腐蚀工艺去除所述硅基底上表面的介质层，藉由所述多晶硅保护的第二沟槽中的介质层被保留。
7.根据权利要求1所述的沟槽肖特基二极管的制作方法，其特征在于：步骤5)中，采用快速热处理方法或炉退火的方法所述肖特基金属层与所述硅基底的界面形成金属硅化物，以形成肖特基结；所述肖特基金属层的材料包括Pt、Ni、Ti、Cr、W、Mo及Co中的一种。
8.根据权利要求1所述的沟槽肖特基二极管的制作方法，其特征在于：步骤6)中，所述上金属电极连接各肖特基结并延伸至所述第二沟槽内，并终止于所述第二沟槽底部的多晶硅上。
9.一种沟槽肖特基二极管，其特征在于，包括：
硅基底，所述硅基底中形成有多个具有第一宽度的第一沟槽以及至少一个位于终端的具有第二宽度的第二沟槽，所述第二宽度大于所述第一宽度；
介质层，形成于所述第一沟槽第二沟槽表面；
多晶硅层，填充于所述第一沟槽中以及形成于所述第二沟槽的介质层表面；
肖特基结，形成于所述第一沟槽之间的硅基底的表面；以及
上金属电极。
10.根据权利要求9所述的沟槽肖特基二极管，其特征在于：通过控制所述第二沟槽的第二宽度以控制所述沟槽肖特基二极管的终端的降压能力。
11.根据权利要求9所述的沟槽肖特基二极管，其特征在于：所述第二宽度不小于3倍的第一宽度。
12.根据权利要求11所述的沟槽肖特基二极管，其特征在于：所述第二宽度为所述第一宽度的5～10倍。
13.根据权利要求9所述的沟槽肖特基二极管，其特征在于：所述介质层为二氧化硅层，所述二氧化层的厚度为50nm～1000nm。
14.根据权利要求9所述的沟槽肖特基二极管，其特征在于：所述多晶硅为N型重掺杂的多晶硅，且所述多晶硅层的掺杂浓度为1019～1021/cm3。
15.根据权利要求9所述的沟槽肖特基二极管，其特征在于：所述上金属电极连接各肖特基结并延伸至所述第二沟槽内，并终止于所述第二沟槽底部的多晶硅上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710324047.7A CN107195692B (zh) | 2017-05-09 | 2017-05-09 | 沟槽肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710324047.7A CN107195692B (zh) | 2017-05-09 | 2017-05-09 | 沟槽肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107195692A true CN107195692A (zh) | 2017-09-22 |
| CN107195692B CN107195692B (zh) | 2020-12-04 |
Family
ID=59873197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710324047.7A Active CN107195692B (zh) | 2017-05-09 | 2017-05-09 | 沟槽肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107195692B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122836A (zh) * | 2017-12-18 | 2018-06-05 | 深圳市晶特智造科技有限公司 | 多尺寸硅沟槽的填充方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101371337A (zh) * | 2005-01-14 | 2009-02-18 | 国际整流器公司 | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 |
| CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
| CN103972306A (zh) * | 2014-05-09 | 2014-08-06 | 中航（重庆）微电子有限公司 | 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 |
| US20150014817A1 (en) * | 2006-04-07 | 2015-01-15 | Sixpoint Materials, Inc. | Electronic device using group iii nitride semiconductor and its fabrication method and an epitaxial multi-layer wafer for making it |
| CN105895709A (zh) * | 2014-05-14 | 2016-08-24 | 恩智浦有限公司 | 半导体器件和相关联的制造方法 |
| CN206878007U (zh) * | 2017-05-09 | 2018-01-12 | 中航（重庆）微电子有限公司 | 沟槽肖特基二极管 |
-
2017
- 2017-05-09 CN CN201710324047.7A patent/CN107195692B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101371337A (zh) * | 2005-01-14 | 2009-02-18 | 国际整流器公司 | 具有不同的氧化物厚度的沟槽肖特基势垒二极管 |
| US20150014817A1 (en) * | 2006-04-07 | 2015-01-15 | Sixpoint Materials, Inc. | Electronic device using group iii nitride semiconductor and its fabrication method and an epitaxial multi-layer wafer for making it |
| CN101609801A (zh) * | 2009-07-03 | 2009-12-23 | 英属维京群岛商节能元件股份有限公司 | 沟槽式肖特基二极管及其制作方法 |
| CN103972306A (zh) * | 2014-05-09 | 2014-08-06 | 中航（重庆）微电子有限公司 | 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 |
| CN105895709A (zh) * | 2014-05-14 | 2016-08-24 | 恩智浦有限公司 | 半导体器件和相关联的制造方法 |
| CN206878007U (zh) * | 2017-05-09 | 2018-01-12 | 中航（重庆）微电子有限公司 | 沟槽肖特基二极管 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122836A (zh) * | 2017-12-18 | 2018-06-05 | 深圳市晶特智造科技有限公司 | 多尺寸硅沟槽的填充方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107195692B (zh) | 2020-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106876485B (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件及其制备方法 | |
| CN103943688B (zh) | 一种肖特基势垒二极管器件结构及其制作方法 | |
| CN103474347B (zh) | 一种双栅沟槽型肖特基器件结构及制造方法 | |
| CN206878007U (zh) | 沟槽肖特基二极管 | |
| CN103474348B (zh) | 一种穿通型沟槽肖特基器件结构及其制造方法 | |
| CN104124151B (zh) | 一种沟槽结构肖特基势垒二极管及其制作方法 | |
| CN103456627B (zh) | 一种复合型沟槽栅肖特基器件结构及其制造方法 | |
| CN103456796B (zh) | 一种沟槽型肖特基功率器件结构及其制造方法 | |
| CN206574721U (zh) | 一种集成肖特基二极管的SiC双沟槽型MOSFET器件 | |
| CN107195692A (zh) | 沟槽肖特基二极管及其制作方法 | |
| CN105633172A (zh) | 肖特基势垒二极管及其制备方法 | |
| CN207009443U (zh) | 肖特基器件结构 | |
| CN109004035B (zh) | 肖特基器件结构及其制造方法 | |
| CN109065637A (zh) | 一种沟槽肖特基势垒二极管及其制造方法 | |
| TWI484629B (zh) | 溝渠式ｍｏｓ整流器及其製造方法 | |
| CN103972306A (zh) | 一种具有非连续沟槽设计的肖特基器件结构及其制作方法 | |
| CN207217532U (zh) | 集成肖特基结的功率器件结构 | |
| CN209766429U (zh) | 碳化硅mosfet器件 | |
| CN209461470U (zh) | Mosfet 终端结构 | |
| TW200418128A (en) | High density trench power MOSFET structure and method thereof | |
| CN106571402B (zh) | 一种快恢复功率二极管及其制造方法 | |
| CN105023953A (zh) | 一种垂直场效应二极管及制造方法 | |
| CN105938849A (zh) | 一种用于芯片级封装的肖特基芯片的制造方法 | |
| CN103606566A (zh) | 一种沟槽式肖特基二极管结构及其制造方法 | |
| CN103646967B (zh) | 一种沟槽式肖特基二极管结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: Huarun Microelectronics (Chongqing) Co., Ltd. Address before: 401331 No. 25 Xiyong Avenue, Xiyong Town, Shapingba District, Chongqing Applicant before: China Aviation (Chongqing) Microelectronics Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |