CN107194090B - 抗辐照复杂集成电路单粒子错误率截面预估方法 - Google Patents
抗辐照复杂集成电路单粒子错误率截面预估方法 Download PDFInfo
- Publication number
- CN107194090B CN107194090B CN201710388322.1A CN201710388322A CN107194090B CN 107194090 B CN107194090 B CN 107194090B CN 201710388322 A CN201710388322 A CN 201710388322A CN 107194090 B CN107194090 B CN 107194090B
- Authority
- CN
- China
- Prior art keywords
- error rate
- module
- circuit
- section
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明涉及一种抗辐照复杂集成电路单粒子错误率截面预估方法,其技术方案是:根据电路的系统功能编制地面全功能试验程序,按照占空因子相等,辐射效应类型相同和物理版图可划分的原则,将电路划分成多个模块,并求出各模块的在地面加速试验条件下的占空因子;根据整个电路的单粒子错误率截面与各模块的单粒子本征错误截面、占空因子的相关性,建立单粒子错误率截面预估模型;通过该模型能对抗辐照复杂集成电路的空间应用程序下抗辐照性能做出预估;根据各模块的最大占空因子对地面最劣的单粒子错误率截面进行预估,实现对抗辐照复杂集成电路单粒子错误率截面的预估计,为抗辐照复杂集成电路的空间工程应用选型提供参考依据。
Description
技术领域
本发明属于抗辐照复杂集成电路技术领域,特别涉及一种抗辐照复杂集成电路单粒子错误率截面的预估方法,可用于对航天微电子器件抗辐照性能的评估。
背景技术
随着我国航天技术以及集成电路工艺的迅猛发展,宇航用抗辐照集成电路的集成度不断提高,呈现出模块多、规模大、集成度高、结构复杂等特点。抗辐照复杂集成电路空间在轨运行时,时常会遭受宇宙带电粒子的袭击,致使电路功能输出错误甚至功能失效,如何从地面模拟加速试验中能更加可惜合理的预估宇航用复杂集成电路的抗辐照性能,是抗辐照复杂集成电路单粒子性能评估领域所面临的新的挑战。
传统的基于地面模拟加速试验的复杂集成电路单粒子性能评估方法主要采用内建自测试结构或典型工作模式对其单粒子错误率截面进行评估,主要是从可测性设计角度出发,通过在电路内部建立特定的测试结构,例如SCAN链,MBIST等,对内部的存储类单元进行单独测试;对电路内部逻辑部分的抗辐照性能只是在典型工作模式下进行单独评估;上述方法均没有对抗辐照复杂集成电路在地面模拟加速试验环境下整体的抗辐照性能做出较为合理的评估。
传统的空间环境下的抗辐照复杂集成电路的抗辐射性能评估方法主要是基于地面单一全功能测试程序下的单粒子错误率截面进行预估,没有考虑具体空间环境下电路的工作模式和内部资源调用情况的影响,使得评估结果往往离实际结果相差甚远。
发明内容
本发明的目的在于针对上述现有技术的不足,提供一种抗辐照复杂集成电路单粒子错误率截面的预估方法,以实现在地面模拟加速试验和空间应用程序下对复杂集成电路的单粒子错误率截面的评估。
本发明的技术思路是根据整个电路的单粒子错误率截面与各模块的单粒子本征错误截面、占空因子的相关性,建立单粒子错误率截面预估模型;将所有工作模式中各模块的最大占空因子代入该预估模型,预估出电路的最劣单粒子错误率截面,其技术方案包括如下以下两种:
技术方案1:
一种抗辐照复杂集成电路地面最劣的单粒子错误率截面的预估方法,其特征在于包括:
(1)根据电路的系统功能编制地面全功能试验程序,按照占空因子相等,辐射效应类型相同和物理版图可划分的原则,将电路划分成多个模块,并求出各模块的在地面加速试验条件下的占空因子fj,i;
(2)构造含有占空因子和各模块的本征单粒子错误率截面的单粒子错误率截面预估模型:
其中,σi为第i个模块的本征单粒子错误率截面;fj,i为第i个模块在第j个试验程序时的占空因子;为电路在运行第j个程序Pj时电路级的单粒子错误率截面,j、i为 1,2,3,...n,n为电路可划分的最大模块数;
(3)通过<1>式求出各模块的本征单粒子错误率截面σi;
(4)求出抗辐照复杂集成电路在所有应用条件下全功能模式工作时各模块的最大占空因子fmax,i;
(5)根据步骤(4)得到各模块的地面最大占空因子fmax,i和步骤(3)得到各模块的本征单粒子错误率截面σi,利用<1>式,得出地面最劣的单粒子错误率截面σworst。
技术方案2:
一种抗辐照复杂集成电路空间单粒子错误率截面的预估方法,其特征在于包括:
1)根据电路的系统功能编制地面全功能试验程序,按照占空因子相等,辐射效应类型相同和物理版图可划分的原则,将电路划分成多个模块,并求出各模块的在地面加速试验条件下的占空因子fj,i;
2)构造含有占空因子和各模块的本征单粒子错误率截面的单粒子错误率截面预估模型:
其中,σi为第i个模块的本征单粒子错误率截面;fj,i为第i个模块在第j个试验程序时的占空因子;为电路在运行第j个程序Pj时电路级的单粒子错误率截面,j、i为 1,2,3,...n,n为电路可划分的最大模块数;
3)通过<1>式求出各模块的本征单粒子错误率截面σi;
4)计算各模块在空间应用环境下的占空因子fspace,i;
5)根据步骤4)得到在空间应用环境下的占空因子fspace,i和步骤3)得到各模块的本征单粒子错误率截面σi,利用式<1>,得出空间应用环境下的单粒子错误率截面σspace。
本发明与现有技术相比的有益效果在于:
1.现有的抗辐照复杂集成电路单粒子错误率截面预估方法没有考虑电路内部各模块在程序执行过程中的占用情况,也没有与空间应用程序下的单粒子错误率截面建立合理的逻辑关系。特别是针对一些单粒子效应较为敏感的模块,在空间实际应用过程中,可能会出现模块占用较少,而地面却过度评估而评估失效的情况。本发明将单粒子错误率截面与电路内部各模块的单粒子本征错误率截面及占空因子建立了逻辑联系,从而能更加合理的对空间应用程序下电路的单粒子错误率截面进行预估。
2.现有的抗辐照复杂集成电路单粒子错误率截面预估方法无法确定电路的最劣错误率截面,无法满足第三方评估机构的要求;而本发明采用最大占空因子、各模块本征错误率截面,结合电路的单粒子错误率预估模型,能实现对电路最劣单粒子错误率截面的预估,可满足第三方评估机构的要求。
附图说明
图1是本发明抗辐照复杂集成电路地面最劣的单粒子错误率截面预估实现流程图;
图2是本发明抗辐照复杂集成电路空间单粒子错误率截面预估实现流程图;
图3是用国产SPARC V8架构微处理器重离子试验对本发明实施例1的验证结果图;
图4是用国产SPARC V8架构微处理器脉冲激光试验数据对本发明工程简化处理的试验结果图。
具体实施方式
以下结合附图对本发明的技术方案和效果做进一步详细描述。
实施例1:对抗辐照复杂集成电路的地面最劣的单粒子错误率截面进行预估计。
参照图1,本实例的实现步骤如下:
步骤1,按划分原则对电路进行划分。
1.1)根据抗辐照复杂集成电路的系统功能编制地面全功能试验程序。
编制电路全功能模式下的测试程序,测试程序的个数可以大于或等于步骤1所划分的模块个数。测试程序原则上应该满足以下设计原则:
(1)能够调用电路内部所有的基本单元,具有完整的功能。
(2)不同的测试程序之间所调用电路内部资源的情况尽量不同。
(3)所有的测试程序应该能够尽可能的包含电路所有的工作模式。
1.2)按照占空因子相等、辐射效应类型相同和物理版图可划分的原则,将划分成多个模块:
首先,分析全功能模式下电路内部在不同程序工作模式下各资源的占用情况,根据占空因子是否相同,将相同资源划为同一模块。
然后再根据辐射效应类型是否相同,这里的辐射效应类型包括:单粒子翻转、单粒子闩锁、单粒子功能中断、单粒子烧毁、单粒子击穿等;将已经得到的模块按照单粒子效应类型是否相同进行再次划分。
最后,针对以上划分好的模块,进一步分析电路的物理版图,将物理上除互连线以外的版图区域进行再划分,如果物理版图上不能进行再划分,可不再进行细分。
最终,我们得到电路的多个模块,每个模块均有相同的占空因子、相同的单粒子效应类型。
1.3)并求出各模块在地面加速试验条件下的占空因子fj,i。
针对不同地面试验程序,分别按照试验程序调用电路内部第i个模块的时间tj,i与整个地面试验程序执行总时间t的百分比来计算电路内部各模块的占空因子fj,i:
步骤2,建立含有各模块占空因子和本征单粒子错误截面的单粒子错误率截面预估模型。
步骤3,求出各模块的本征单粒子错误率截面σi。
3.2)联立求解本征单粒子错误率截面:
由于方程的个数和程序的个数是相同的,因此单粒子错误率截面预估模型方程组理论上肯定有解,如果不能求得方程组的合理解,可再次编制不同的测试程序,直到方程组可以求解。
步骤4,将不同程序下的各模块的占空因子进行比较,求出各模块的最大占空因子fmax,i:
fmax,i=max{f1,i,f2,i,fk,ifn,i}
其中fk,i为第i模块在运行第k个应用程序时的占空因子,k为1,2,3,...n,n为电路可划分的最大模块数。
步骤5,根据步骤3所得的各模块的本征单粒子错误率截面σi和步骤4所得空间应用程序下各模块的最大占空因子fmax,i,利用式<1>得到抗辐照复杂集成电路地面最劣的单粒子错误率截面σworst:
其中,i为1,2,3,...n,n为电路可划分的最大模块数。
实施例2:对抗辐照复杂集成电路的空间应用环境下的单粒子错误率截面进行预估计。
参照图2,本实例的实现步骤如下:
步骤一,按划分原则对电路进行划分。
本步骤的实施与实例1中的步骤1相同。
步骤二,建立含有各模块占空因子和本征单粒子错误截面的单粒子错误率截面预估模型。
本步骤的实施与实例1中的步骤2相同。
步骤三,求出各模块的本征单粒子错误率截面σi。
本步骤的实施与实例1中的步骤3相同。
步骤四,计算空间应用程序下各模块的占空因子。
根据空间程序调用电路内部第i个模块的时间ts,i与整个电路执行总时间t的百分比来计算电路内部各模块的占空因子fspace,i,即:
步骤五,根据步骤三所得的各模块的本征单粒子错误率截面σi和步骤四所得空间应用程序下各模块的占空因子fspace,i,利用式<1>得到抗辐照复杂集成电路在空间应用环境下的单粒子错误率截面σspace。
i为1,2,3,...n,n为电路可划分的最大模块数。
本发明的效果可以通过以下工程试验进一步验证说明:
一.验证电路:国产SPARC V8架构微处理器。
二.验证装置:
国产重离子辐照试验终端;
国产激光微束单粒子效应模拟系统。
三.验证粒子
氯(Cl)粒子,钛(Ti)粒子,,锗(Ge)粒子,铋(Bi)粒子。
四.验证步骤
首先,对SPARC V8微处理器的SEE敏感性模块进行划分,本试验中划分为三个模块,分别为:Cache模块、Regfile模块和组合逻辑模块;
接着,根据电路全功能工作模式调研内部资源模块的使用情况,编制3组验证程序和 2组全功能试验程序,其中:
3组验证程序包含一组实现逻辑的加减运算和乘除运算的程序、一组实现对逻辑接口的访问的程序和一组实现数据传输和外围存储单元的访问的程序,每组程序均具有完整的功能,三组程序的作用是验证模型的有效性;
2组全功能试验程序分别为常用的标准Perm程序和Tower程序,用于获取电路的本征错误率截面和最大占空因子;
然后,利用激光微束辅助获取三个模块的相对敏感性,根据试验结果对单粒子错误率预估模型进行简化;
最后,对所有的试验结果进行数据处理,获得地面的最劣单粒子错误率截面以及3组验证程序下的单粒子错误率截面,并对比分析预估模型的有效性。
五.验证结果
1.利用激光微束对单粒子错误率预估模型进行简化:
选用不同的激光能量,采用背入射的方法,对被测电路进行了辐照,获得了能量和三个模块单粒子错误率截面之间的数据,如图4所示。
图4结果表明:组合逻辑模块的功能错误截面相对cache和register类存储单元要小的多,即在2个量级以上,因此,在进行地面最劣的单粒子错误率截面预估时可忽略不计组合逻辑模块的本征错误率截面和占空因子乘积项的影响,实现对单粒子错误率截面预估模型的简化。
2.重离子试验结果
将重粒子试验数据代入简化后的模型试验,结果见图3所示,图3中给出了两组试验程序,以及3组验证程序的单粒子错误率截面预估结果,图3中横坐标LET为粒子的线性能量传输阈值,单位为:MeV·cm2/mg;纵坐标为:电路的单粒子错误率截面,单位为 cm2/device。
由图3得出,采用本发明中的预估方法可以预估出地面的最劣单粒子错误率截面,且 3组验证程序均在本发明中所涉及的考虑占空因子的单粒子错误率截面的上下范围之内,验证了本发明的有效性。
以上描述仅是本发明的一个具体实例,不构成对本发明的任何限制。显然对于本领域的专业人员来说,在了解本发明内容和原理后,都可能在不背离本发明的原理、结构的情况下,进行形式和细节上的各种修正和改变,但是这些基于发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (5)
1.一种抗辐照复杂集成电路地面最劣的单粒子错误率截面的预估方法,其特征在于包括:
(1)根据电路的系统功能编制地面全功能试验程序,按照占空因子相等,辐射效应类型相同和物理版图可划分的原则,将电路划分成多个模块,并求出各模块的在地面加速试验条件下的占空因子fj,i;
按照占空因子相等,辐射效应类型相同和物理版图可划分的原则将电路划分成多个模块,具体步骤为:
首先,从应用程序角度出发,将具有相同占空因子的模块划分为同一模块;
然后,从辐射效应机理出发,对相同占空因子的模块进行再次划分,将其中单粒子效应类型相同的划分为同一个子模块;
最后,从物理版图出发,将每一个子模块在物理上有明显界限的进一步划分,得到最终的划分结果;
(2)构造含有占空因子和各模块的本征单粒子错误率截面的单粒子错误率截面预估模型:
其中,σi为第i个模块的本征单粒子错误率截面;fj,i为第i个模块在第j个试验程序时的占空因子;为电路在运行第j个程序Pj时电路的单粒子错误率截面,j、i为1,2,3,…n,n为电路可划分的最大模块数;
(3)通过<1>式求出各模块的本征单粒子错误率截面σi;
(4)求出抗辐照复杂集成电路在所有应用条件下全功能模式工作时各模块的最大占空因子fmax,i;
(5)根据步骤(4)得到各模块的地面最大占空因子fmax,i和步骤(3)得到各模块的本征单粒子错误率截面σi,利用<1>式,得出地面最劣的单粒子错误率截面σworst。
3.根据权利要求1所述的方法,其特征在于:步骤(4)中计算在所有应用程序下全功能模式工作时第i个模块的最大占空因子fmax,i,是在所有应用程序下,通过下式计算:
fmax,i=max{f1,i,f2,i,fk,i…fn,i}
其中fk,i为第i模块在运行第k个应用程序时的占空因子,k为1,2,3,...n,n为电路可划分的最大模块数。
4.一种抗辐照复杂集成电路空间单粒子错误率截面的预估方法,其特征在于包括:
1)根据电路的系统功能编制地面全功能试验程序,按照占空因子相等,辐射效应类型相同和物理版图可划分的原则,将电路划分成多个模块,并求出各模块的在地面加速试验条件下的占空因子fj,i;
按照占空因子相等,辐射效应类型相同和物理版图可划分的原则将电路划分成多个模块,具体步骤为:
首先,从应用程序角度出发,将具有相同占空因子的模块划分为同一模块;
然后,从辐射效应机理出发,对相同占空因子的模块进行再次划分,将其中单粒子效应类型相同的划分为同一个子模块;
最后,从物理版图出发,将每一个子模块在物理上有明显界限的进一步划分,得到最终的划分结果;
2)构造含有占空因子和各模块的本征单粒子错误率截面的单粒子错误率截面预估模型:
其中,σi为第i个模块的本征单粒子错误率截面;fj,i为第i个模块在第j个试验程序时的占空因子;为电路在运行第j个程序Pj时电路级的单粒子错误率截面,j、i为1,2,3,...n,n为电路可划分的最大模块数;
3)通过<1>式求出各模块的本征单粒子错误率截面σi;
4)计算各模块在空间应用环境下的占空因子fspace,i;
5)根据步骤4)得到在空间应用环境下的占空因子fspace,i和步骤3)得到各模块的本征单粒子错误率截面σi,利用式<1>,得出空间应用环境下的单粒子错误率截面σspace。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710388322.1A CN107194090B (zh) | 2017-05-27 | 2017-05-27 | 抗辐照复杂集成电路单粒子错误率截面预估方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710388322.1A CN107194090B (zh) | 2017-05-27 | 2017-05-27 | 抗辐照复杂集成电路单粒子错误率截面预估方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107194090A CN107194090A (zh) | 2017-09-22 |
CN107194090B true CN107194090B (zh) | 2020-09-08 |
Family
ID=59874897
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710388322.1A Active CN107194090B (zh) | 2017-05-27 | 2017-05-27 | 抗辐照复杂集成电路单粒子错误率截面预估方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107194090B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2097980B1 (de) * | 2006-11-23 | 2014-01-08 | IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | Integrierte schaltung mit strahlungsschutz |
CN103577643A (zh) * | 2013-11-06 | 2014-02-12 | 中国空间技术研究院 | 一种sram型fpga单粒子翻转效应仿真方法 |
CN104991859A (zh) * | 2015-06-23 | 2015-10-21 | 北京时代民芯科技有限公司 | 基于测试指令序列的单粒子敏感器件的敏感性预估方法 |
CN105759198A (zh) * | 2016-04-11 | 2016-07-13 | 西北核技术研究所 | 一种脉宽调制器单粒子效应时间敏感特性分析方法 |
CN105897267A (zh) * | 2016-04-18 | 2016-08-24 | 西北核技术研究所 | 一种模拟数字转换器单粒子效应测试方法及系统 |
-
2017
- 2017-05-27 CN CN201710388322.1A patent/CN107194090B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2097980B1 (de) * | 2006-11-23 | 2014-01-08 | IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik | Integrierte schaltung mit strahlungsschutz |
CN103577643A (zh) * | 2013-11-06 | 2014-02-12 | 中国空间技术研究院 | 一种sram型fpga单粒子翻转效应仿真方法 |
CN104991859A (zh) * | 2015-06-23 | 2015-10-21 | 北京时代民芯科技有限公司 | 基于测试指令序列的单粒子敏感器件的敏感性预估方法 |
CN105759198A (zh) * | 2016-04-11 | 2016-07-13 | 西北核技术研究所 | 一种脉宽调制器单粒子效应时间敏感特性分析方法 |
CN105897267A (zh) * | 2016-04-18 | 2016-08-24 | 西北核技术研究所 | 一种模拟数字转换器单粒子效应测试方法及系统 |
Non-Patent Citations (1)
Title |
---|
辐射效应地面试验技术研究;何益百;《中国优秀硕士学位论文全文数据库 信息科技辑》;20120215(第2期);I135-159 * |
Also Published As
Publication number | Publication date |
---|---|
CN107194090A (zh) | 2017-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Wegener et al. | Testing real-time systems using genetic algorithms | |
Agrawal et al. | Probabilistic analysis of random test generation method for irredundant combinational logic networks | |
Parker et al. | Analysis of logic circuits with faults using input signal probabilities | |
CN102054056B (zh) | 一种现场可编程门阵列的抗辐射性能快速模拟方法 | |
CN110988969B (zh) | 大气中子辐射效应测试方法和装置 | |
CN111008514B (zh) | 一种抗辐射加固模块级电路仿真测试方法 | |
EP3945448A1 (en) | Methods and systems for fault injection testing of an integrated circuit hardware design | |
US11416662B1 (en) | Estimating diagnostic coverage in IC design based on static COI analysis of gate-level netlist and RTL fault simulation | |
Luza et al. | Emulating the effects of radiation-induced soft-errors for the reliability assessment of neural networks | |
Cardarilli et al. | Bit flip injection in processor-based architectures: a case study | |
CN109507566B (zh) | 逻辑电路单粒子双故障的故障模拟方法 | |
Mitra et al. | X-tolerant test response compaction | |
CN107194090B (zh) | 抗辐照复杂集成电路单粒子错误率截面预估方法 | |
Park et al. | A functional coverage metric for estimating the gate-level fault coverage of functional tests | |
Batra et al. | An efficient metamorphic testing technique using genetic algorithm | |
US20170270228A1 (en) | Method and system for emulation of multiple electronic designs in a single testbench environment | |
Hariharan et al. | From rtl liveness assertions to cost-effective hardware checkers | |
Mohseni et al. | Reliability characterization and activity analysis of lowRISC internal modules against single event upsets using fault injection and RTL simulation | |
CN115437893A (zh) | 一种基于聚类分析的集成电路单粒子效应软错误仿真方法 | |
Aidemark et al. | Path-based error coverage prediction | |
Santos et al. | Implicit functionality and multiple branch coverage (IFMB): a testability metric for RT-level | |
Wang et al. | Software reliability accelerated testing method based on test coverage | |
Kuhn et al. | Automated combinatorial test methods: Beyond pairwise testing | |
Lin et al. | Domain-RIP Analysis: A Technique for Analyzing Mutation Stubbornness | |
Cassano | Analysis and test of the effects of single event upsets affecting the configuration memory of SRAM-based FPGAs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |