CN107193763B - 一种信息处理的方法及电子设备 - Google Patents

Abstract

本发明实施例公开了一种信息处理的方法，包括：获取第一指令，所述第一指令用于获取背板上PCI‑E总线接口对应的总线槽位编号；执行所述第一指令，向现场可编程门阵列FPGA发送第一槽位查看信号；接收来自所述FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系，其中，所述映射关系是所述FPGA响应所述第一槽位查看信号发送的；根据所述映射关系，获取所述PCI‑E总线接口所在背板槽位对应的总线槽位编号。本发明实施例同时公开了一种电子设备。

Description

一种信息处理的方法及电子设备

技术领域

本发明涉及计算机领域，尤其涉及一种信息处理的方法及电子设备。

背景技术

非易失性存储器标准(NVMe，Non-Volatile Memory express)协议是一种新型的接口协议，能够允许主机端通过扩展的外设部件互连标准(PCI-E，Peripheral ComponentInterconnect Express)总线接口直接与NVMe存储设备通信，免去了更多的总线通信的成本，带宽和效率更高，是目前非常热门的存储协议技术。

目前，传统的序列式小型计算机系统接口(SAS，Serial Attached SmallComputer System Interface)或者串行高级技术附件(SATA，Serial AdvancedTechnology Attachment)的管理方法是由SAS控制器执行的，而NVMe存储设备是无法由SAS控制器管理的。

所以，现有技术中并不存在一种管理NVMe存储设备的方案。

发明内容

有鉴于此，本发明实施例提供一种信息处理的方法及电子设备，以实现对NVMe存储设备的管理。

为达到上述目的，本发明的技术方案是这样实现的：

第一方面，本发明实施例提供一种信息处理的方法，包括：获取第一指令，所述第一指令用于获取背板上PCI-E总线接口对应的总线槽位编号；执行所述第一指令，向现场可编程门阵列(FPGA，Field Programmable Gate Array)发送第一槽位查看信号；接收来自所述FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系，其中，所述映射关系是所述FPGA响应所述第一槽位查看信号发送的；根据所述映射关系，获取所述PCI-E总线接口所在背板槽位对应的总线槽位编号。

在本发明实施例中，所述背板上还设置有SAS接口，所述方法还包括：获取第二指令，所述第二指令用于获取所述背板上SAS接口对应的总线槽位编号；执行所述第二指令，向磁盘阵列(RAID，Redundant Array of Independent Disk)控制器发送第二槽位查看信号，所述第二槽位查看信号用于指示所述RAID控制器获取所述SAS接口所在背板槽位对应的组编号，并根据所述组标号确定对应的总线槽位编号；接收来自所述RAID控制器的所述SAS接口所在背板槽位对应的总线槽位编号，其中，所述SAS接口所在背板槽位对应的总线槽位编号与所述PCI-E总线接口所在背板槽位对应的总线槽位编号是顺序编号的。

在本发明实施例中，所述接收来自所述FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系，包括：通过内置集成电路(I2C，Inter－Integrated Circuit)总线，接收来自所述FPGA的所述映射关系。

在本发明实施例中，所述根据所述映射关系，获取所述PCI-E所在背板槽位对应的总线槽位编号，包括：获取所述PCI-E总线接口所在背板槽位的背板槽位编号；根据所述映射关系，获取所述PCI-E总线接口所在背板槽位的背板槽位编号对应的总线槽位编号。

在本发明实施例中，所述PCI-E总线接口连接NVMe存储设备。

第二方面，本发明实施例提供一种电子设备，包括：处理器、FPGA、背板、FPGA、设置于背板的至少一个PCI-E总线接口；所述处理器，用于获取第一指令，所述第一指令用于获取所述背板上所述PCI-E总线接口对应的总线槽位编号；执行所述第一指令，向所述FPGA发送第一槽位查看信号；还用于接收来自所述FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系；根据所述映射关系，获取所述PCI-E总线接口所在背板槽位对应的总线槽位编号；所述FPGA，用于接收所述第一槽位查看信号；响应所述处理器所述第一槽位查看信号，将预先存储的所述映射关系发送给所述处理器。

在本发明实施例中，所述电子设备还包括：RAID控制器、设置于所述背板的SAS接口；所述处理器，还用于获取第二指令，所述第二指令用于获取所述SAS接口对应的总线槽位编号；执行所述第二指令，向所述RAID控制器发送第二槽位查看信号；还用于接收来自所述RAID控制器的所述SAS接口所在背板槽位对应的总线槽位编号，其中，所述SAS接口所在背板槽位对应的总线槽位编号与所述PCI-E总线接口所在背板槽位对应的总线槽位编号是顺序编号的；所述RAID控制器，用于接收所述第二槽位查看信号；响应所述第二槽位查看信号，从所述背板获取所述SAS接口所在背板槽位对应的组编号；根据所述组标号确定对应的总线槽位编号；将所述组标号确定对应的总线槽位编号发送给所述处理器。

在本发明实施例中，所述处理器与所述FPGA通过I2C总线通信，所述处理器，具体用于通过所述I2C总线，接收来自所述FPGA的所述映射关系。

在本发明实施例中，所述处理器，具体用于获取所述PCI-E总线接口所在背板槽位的背板槽位编号；根据所述映射关系，获取所述PCI-E总线接口所在背板槽位的背板槽位编号对应的总线槽位编号。

在本发明实施例中，所述PCI-E总线接口连接NVMe存储设备。

本发明实施例提供了一种信息处理的方法及电子设备，首先，获取用于获取背板上PCI-E总线接口对应的总线槽位编号的第一指令，然后，执行该第一指令，向FPGA发送第一槽位查看信号；接收来自FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系，其中，上述映射关系是FPGA响应第一槽位查看信号后发送的，接下来，根据上述映射关系，获取PCI-E总线接口所在背板槽位对应的总线槽位编号，如此，电子设备就能够通过FPGA获取背板上PCI-E总线接口对应的总线槽位编号，进而实现对NVMe存储设备的管理。

附图说明

图1-1为本发明实施例中的电子设备的结构示意图一；

图1-2为本发明实施例中的电子设备的结构示意图二；

图2为本发明实施例中的信息处理的方法流程示意图一；

图3为本发明实施例中的信息处理的方法流程示意图二；

图4为本发明实施例中的处理器侧信息处理方法的流程示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

在相关技术中，当背板同时接入SATA/SAS存储设备和NVMe存储设备时，往往会为NVMe存储设备保留一段固定的编号，比如，背板支持4块SATA/SAS存储设备和2块NVMe存储设备，前四个总线槽位编号(Slot ID)为0～3，后两个Slot ID为NVMe存储设备，而且，为了保证不与SATA/SAS存储设备冲突，预留的Slot ID会比较大，可以为64～65。那么，如果背板保留的NVMe存储设备的PCI-E总线接口位于整个背板的中间时，NVMe存储设备的Slot ID位于SATA/SAS存储设备的Slot ID中间，导致Slot ID不连续，此时，背板上设备的Slot ID为Slot0、Slot1、Slot64、Slot65、Slot2、Slot3。

由此可见，由于Slot ID背不连续，就导致背板的配置不过灵活，不便于用户管理；另外，由于NVMe存储设备的PCI-E总线接口通常与SAS接口设置在统一背板槽位中，那么，当该背板槽位连接的是SATA/SAS存储设备时，该背板槽位对应的Slot ID就会前后会不一致，对用户使用会有困扰。

为了解决上述技术问题，本发明实施例提供一种信息处理的方法，该方法应用于电子设备中，如个人计算机(PC，Personal Computer)、平板电脑、多媒体设备等，只要是能够接入存储设备的电子设备均落入本发明的保护范围内。

在本发明实施例中，上述NVMe存储设备可以为NVMe协议的存储设备，如NVMe机械硬盘、NVMe固态硬盘等；上述SATA/SAS存储设备为SATA/SAS接口的存储设备，如SATA/SAS机械硬盘、SATA/SAS固态硬盘等。当然，还可以其它设备，本发明实施例不作具体限定。

实施例一：

图1-1为本发明实施例中的电子设备的结构示意图一，参见图1-1所示，该电子设备10，包括：处理器11、FPGA12、背板13、设置于背板13的至少一个PCI-E总线接口14；

这里，上述处理器和FPGA设置于电子设备的主板上；上述背板设置有至少一个背板槽位(Bay)，在每个背板槽位上至少设置有一个PCI-E总线接口，PCI-E总线接口连接NVMe存储设备。

下面结合上述电子设备来对本发明实施例所述的信息处理的方法进行说明。

图2为本发明实施例中的信息处理的方法流程示意图一，参见图2所示，该方法包括：

S201：处理器获取第一指令；

其中，第一指令用于获取背板上PCI-E总线接口对应的总线槽位编号；

这里，在用户使用NVMe存储设备的管理工具的过程中，如果需要获取NVMe存储设备对应Slot ID，那么，用户可以在NVMe管理工具上输入获取命令，此时，处理器获得用于获取背板上PCI-E总线接口对应的Slot ID的第一指令。

S202：处理器执行第一指令，向FPGA发送第一槽位查看信号；

这里，处理器执行上述第一指令，生成第一槽位查看信号，并发送给FPGA。

S203：FPGA响应第一槽位查看信号，将预先存储的总线槽位编号与背板槽位编号之间的映射关系发送给处理器；

这里，FPGA中预先存储有Slot ID与背板槽位编号(Bay ID)之间的映射关系，该映射关系是电子设备出厂前烧录至FPGA的，由电子设备的制造商设置。当然，也可以在电子设备出厂后，更新FPGA固件时，存储至FPGA中，本发明实施例不做具体限定。

在本发明实施例中，处理器可以通过I2C总线与FPGA连接和通信；那么，上述S203可以为：FPGA响应第一槽位查看信号，将上述映射关系通过I2C总线发送给处理器。

S204：处理器根据映射关系，获取PCI-E总线接口所在背板槽位对应的SlotID。

在本发明实施例中，S204可以包括：处理器获取PCI-E总线接口所在背板槽位的Bay ID；根据上述映射关系，获取PCI-E总线接口所在背板槽位的Bay ID对应的Slot ID。

这里，处理器根据FPGA发送的上述映射关系，就能够获得至少一个设置有PCI-E总线接口的背板槽位对应的Slot ID，比如，所有设置有PCI-E总线接口的背板槽位对应的Slot ID，或者，某一个设置有PCI-E总线接口的背板槽位对应的Slot ID。如此，后续无论用户想要对哪个NVMe存储设备进行管理，均可以通过Slot ID找到对应的NVMe存储设备，进而对其进行管理。

由此可知，在本发明实施例中，通过获取用于获取背板上PCI-E总线接口对应的总线槽位编号的第一指令，然后，执行该第一指令，向FPGA发送第一槽位查看信号；接收来自FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系，其中，上述映射关系是FPGA响应第一槽位查看信号后发送的，接下来，根据上述映射关系，获取PCI-E总线接口所在背板槽位对应的总线槽位编号，如此，电子设备就能够通过FPGA获取背板上PCI-E总线接口对应的总线槽位编号，进而实现对NVMe存储设备的管理。

实施例二：

基于前述实施例，在实际应用中，图1-2为本发明实施例中的电子设备的结构示意图二，参见图1-2所示，在背板槽位上除了设置有PCI-E总线接口14，同时还可以设置有SAS接口15，PCI-E总线接口14与SAS接口15可以设置在同一背板槽位上，也可以设置在不同背板槽位上。在进行总线槽位编号时，无论是何种接口，其所对应的Slot ID均顺序编号。

仍参见图1-2所示，为了对SAS存储设备进行管理，电子设备还包括：RAID控制器16。

图3为本发明实施例中的信息处理的方法流程示意图二，参见图3所示，该方法包括：

S301：处理器获取第二指令；

其中，第二指令用于获取SAS接口对应的总线槽位编号；

这里，在用户使用SAS存储设备的管理工具的过程中，如果需要获取SAS存储设备对应Slot ID，那么，用户可以在SAS管理工具上输入获取命令，此时，处理器获得用于获取背板上SAS接口对应的Slot ID的第二指令。

S302：处理器执行第二指令，向RAID控制器发送第二槽位查看信号；

这里，处理器执行上述第二指令，生成第二槽位查看信号，并发送给RAID控制器。

S303：RAID控制器响应第二槽位查看信号，从背板的SEP获取SAS接口所在背板槽位(Bay)对应的组编号(Group ID)；

S304：RAID控制器根据Group ID确定对应的Slot ID，并发送给处理器。

在实际应用中，在电子设备刚刚加电的阶段，基板管理控制器(BMC，BaseboardManagement Controller)启动，并通过捆绑在背板电源线中的I2C总线，为SEP设置GroupID、Bay ID和Slot ID。SEP是背板槽位信息的唯一提供源，一旦被设定好后，就会始终保留设定值，一旦有上层设备请求读取相关信息时，不论是什么类型的设备，都可以从SEP得到统一且一致的响应。

那么，上述S303至S304可以为RAID控制器响应第二槽位查看信号，从SEP获取SAS接口所在背板槽位(Bay)对应的Group ID，然后，RAID控制器根据Group ID确定对应的SlotID，例如，一个Group包括四个Slot，那么，RAID控制器获得Group ID为Group0，确定对应的Slot ID就为Slot0～3，即Slot0、Slot1、Slot2、Slot3；再如，RAID控制器获得Group ID为Group1，确定对应的Slot ID就为Slot4～7，即Slot4、Slot5、Slot6、Slot7。当然，一个Group还可以包括五个Slot、8个Slot、10个Slot等，Group与Slot的对应关系如上所述，以此类推，本发明实施例不做具体限定。

需要说明的是，上述SAS接口所在背板槽位对应的Slot ID与PCI-E总线接口所在背板槽位对应的Slot ID是顺序编号的。例如，背板槽位上共6个接口，对应的Slot ID为0～5，即Slot0、Slot1、Slot2、Slot3、Slot4、Slot5，此时，无论接口是PCI-E总线接口还是SAS接口，对于处理器来说都是一样的，也就是说，对处理器来说接口类型的差异是透明的。

由此可知，在本发明实施例中，当背板混合接入NVMe存储设备和SAS存储设备时，屏蔽各类接口之间的差异，统一进行编号，即对各个接口对应的Slo顺序编号，如此，不论是NVMe存储设备还是SATA/SAS存储设备，所有背板上的存储设备连续编号，进而不论背板槽位接入何种存储设备，都能以不变的Slot编号代表该背板槽位，透明化背板上接口的差异。

实施例三：

基于前述实施例，下面对处理器侧的信息处理方法进行说明。

图4为本发明实施例中的处理器侧信息处理方法的流程示意图，参见图4所示，该方法包括：

S401：获取第一指令；

其中，第一指令用于获取背板上PCI-E总线接口对应的总线槽位编号；

S402：执行第一指令，向FPGA发送第一槽位查看信号；

S403：接收来自FPGA的预先存储的Slot ID与Bay ID之间的映射关系；

其中，映射关系是FPGA响应第一槽位查看信号发送的；

S404：根据映射关系，获取PCI-E总线接口所在背板槽位对应的Slot ID。

在发明其它实施例中，背板上还设置有SAS接口，上述方法还包括：获取第二指令，第二指令用于获取背板上SAS接口对应的总线槽位编号；执行第二指令，向磁盘阵列RAID控制器发送第二槽位查看信号，第二槽位查看信号用于指示RAID控制器获取SAS接口所在背板槽位对应的组编号，并根据组标号确定对应的总线槽位编号；接收来自RAID控制器的SAS接口所在背板槽位对应的总线槽位编号，其中，SAS接口所在背板槽位对应的总线槽位编号与PCI-E总线接口所在背板槽位对应的总线槽位编号是顺序编号的。

在发明其它实施例中，S403可以包括：通过内置集成电路I2C总线，接收来自FPGA的映射关系。

在发明其它实施例中，S404可以包括：获取PCI-E总线接口所在背板槽位的背板槽位编号；根据映射关系，获取PCI-E总线接口所在背板槽位的背板槽位编号对应的总线槽位编号。

在发明其它实施例中，上述PCI-E总线接口连接NVMe存储设备。

实施例四：

基于同一发明构思，本发明实施例提供一种电子设备，与上述一个或者多个实施例中所述的电子设备一致。

参见图1-1所示，该电子设备，包括：处理器11、FPGA12、背板13、设置于背板13的至少一个PCI-E总线接口14；

其中，处理器，用于获取第一指令，第一指令用于获取背板上PCI-E总线接口对应的总线槽位编号；执行第一指令，向FPGA发送第一槽位查看信号；还用于接收来自FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系；根据映射关系，获取PCI-E总线接口所在背板槽位对应的总线槽位编号；FPGA，用于接收第一槽位查看信号；响应处理器第一槽位查看信号，将预先存储的映射关系发送给处理器。

在发明其它实施例中，参见图1-2所示，电子设备还包括：RAID控制器16、设置于背板13的SAS接口15；

其中，处理器，还用于获取第二指令，第二指令用于获取SAS接口对应的总线槽位编号；执行第二指令，向RAID控制器发送第二槽位查看信号；还用于接收来自RAID控制器的SAS接口所在背板槽位对应的总线槽位编号，其中，SAS接口所在背板槽位对应的总线槽位编号与PCI-E总线接口所在背板槽位对应的总线槽位编号是顺序编号的；RAID控制器，用于接收第二槽位查看信号；响应第二槽位查看信号，从背板获取SAS接口所在背板槽位对应的组编号；根据组标号确定对应的总线槽位编号；将组标号确定对应的总线槽位编号发送给处理器。

在发明其它实施例中，处理器与FPGA通过I2C总线通信，处理器，具体用于通过I2C总线，接收来自FPGA的映射关系。

在发明其它实施例中，处理器，具体用于获取PCI-E总线接口所在背板槽位的背板槽位编号；根据映射关系，获取PCI-E总线接口所在背板槽位的背板槽位编号对应的总线槽位编号。

在发明其它实施例中，PCI-E总线接口连接NVMe存储设备。

这里需要指出的是：以上电子设备实施例项的描述，与上述方法描述是类似的，具有同方法实施例相同的有益效果，因此不做赘述。对于本发明电子设备实施例中未披露的技术细节，本领域的技术人员请参照本发明方法实施例的描述而理解，为节约篇幅，这里不再赘述。

应理解，说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外，这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本发明的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本发明实施例的实施过程构成任何限定。上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。

上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元；既可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。

另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。

本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(Read Only Memory，ROM)、磁碟或者光盘等各种可以存储程序代码的介质。

或者，本发明上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种信息处理的方法，包括：

获取第一指令，所述第一指令用于获取背板上PCI-E总线接口对应的总线槽位编号；

执行所述第一指令，向现场可编程门阵列FPGA发送第一槽位查看信号；

接收来自所述FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系，其中，所述映射关系是所述FPGA响应所述第一槽位查看信号发送的；

根据所述映射关系，获取所述PCI-E总线接口所在背板槽位对应的总线槽位编号；

获取第二指令，所述第二指令用于获取所述背板上SAS接口对应的总线槽位编号；

执行所述第二指令，向磁盘阵列RAID控制器发送第二槽位查看信号，所述第二槽位查看信号用于指示所述RAID控制器获取所述SAS接口所在背板槽位对应的组编号，并根据所述组编号确定对应的总线槽位编号；

接收来自所述RAID控制器的所述SAS接口所在背板槽位对应的总线槽位编号，其中，所述SAS接口所在背板槽位对应的总线槽位编号与所述PCI-E总线接口所在背板槽位对应的总线槽位编号是顺序编号的。

2.根据权利要求1所述的方法，其特征在于，所述接收来自所述FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系，包括：

通过内置集成电路I2C总线，接收来自所述FPGA的所述映射关系。

3.根据权利要求1所述的方法，其特征在于，所述根据所述映射关系，获取所述PCI-E所在背板槽位对应的总线槽位编号，包括：

获取所述PCI-E总线接口所在背板槽位的背板槽位编号；

根据所述映射关系，获取所述PCI-E总线接口所在背板槽位的背板槽位编号对应的总线槽位编号。

4.根据权利要求1至3任一项所述的方法，其特征在于，所述PCI-E总线接口连接非易失性存储器标准NVMe存储设备。

5.一种电子设备，包括：处理器、现场可编程门阵列FPGA、背板、设置于背板的至少一个PCI-E总线接口、RAID控制器、设置于所述背板的SAS接口；

所述处理器，用于获取第一指令，所述第一指令用于获取所述背板上所述PCI-E总线接口对应的总线槽位编号；执行所述第一指令，向所述FPGA发送第一槽位查看信号；还用于接收来自所述FPGA的预先存储的总线槽位编号与背板槽位编号之间的映射关系；根据所述映射关系，获取所述PCI-E总线接口所在背板槽位对应的总线槽位编号；

所述FPGA，用于接收所述第一槽位查看信号；响应所述处理器所述第一槽位查看信号，将预先存储的所述映射关系发送给所述处理器；

所述处理器，还用于获取第二指令，所述第二指令用于获取所述SAS接口对应的总线槽位编号；执行所述第二指令，向所述RAID控制器发送第二槽位查看信号；还用于接收来自所述RAID控制器的所述SAS接口所在背板槽位对应的总线槽位编号，其中，所述SAS接口所在背板槽位对应的总线槽位编号与所述PCI-E总线接口所在背板槽位对应的总线槽位编号是顺序编号的；

所述RAID控制器，用于接收所述第二槽位查看信号；响应所述第二槽位查看信号，从所述背板获取所述SAS接口所在背板槽位对应的组编号；根据所述组编号确定对应的总线槽位编号；将所述组编号确定对应的总线槽位编号发送给所述处理器。

6.根据权利要求5所述的电子设备，其特征在于，所述处理器与所述FPGA通过内置集成电路I2C总线通信，所述处理器，具体用于通过所述I2C总线，接收来自所述FPGA的所述映射关系。

7.根据权利要求5所述的电子设备，其特征在于，所述处理器，具体用于获取所述PCI-E总线接口所在背板槽位的背板槽位编号；根据所述映射关系，获取所述PCI-E总线接口所在背板槽位的背板槽位编号对应的总线槽位编号。

8.根据权利要求5至7任一项所述的电子设备，其特征在于，所述PCI-E总线接口连接非易失性存储器标准NVMe存储设备。

Images