CN107193485A - 储存装置、其控制单元、及可用于储存装置的数据储存方法 - Google Patents

储存装置、其控制单元、及可用于储存装置的数据储存方法 Download PDF

Info

Publication number
CN107193485A
CN107193485A CN201610371108.0A CN201610371108A CN107193485A CN 107193485 A CN107193485 A CN 107193485A CN 201610371108 A CN201610371108 A CN 201610371108A CN 107193485 A CN107193485 A CN 107193485A
Authority
CN
China
Prior art keywords
data
spare
spare blocks
control unit
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610371108.0A
Other languages
English (en)
Other versions
CN107193485B (zh
Inventor
林志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Silicon Motion Inc
Original Assignee
Silicon Motion Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Motion Inc filed Critical Silicon Motion Inc
Publication of CN107193485A publication Critical patent/CN107193485A/zh
Application granted granted Critical
Publication of CN107193485B publication Critical patent/CN107193485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G06F3/064—Management of blocks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/74—Masking faults in memories by using spares or by reconfiguring using duplex memories, i.e. using dual copies

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

本发明涉及一种储存装置，其控制单元，以及一种可用于储存装置的数据储存方法。所述储存装置包括有数据储存媒体与控制单元。数据储存媒体具有备用区块池，备用区块池具有多个备用区块，且每一备用区块皆具有多个数据页。控制单元接收来自主机之数据，并判断此数据是否为连续数据。当判断为是时，控制单元分别写入上述数据至至少二个备用区块。当判断为否时，控制单元分别写入上述数据至其中一备用区块的至少二个资料页。

Description

储存装置、其控制单元、及可用于储存装置的数据储存方法
技术领域
本发明涉及一种数据储存的相关技术，且特别是关于一种储存装置，其控制单元，以及一种可用于储存装置的数据储存方法。
背景技术
一般而言，储存装置主要由控制单元与数据储存媒体(例如是闪存)所构成，其中数据储存媒体具有多个数据区块(data block)，每一数据区块具有多个数据页(page)，而控制单元电性耦接数据储存媒体，以对上述数据区块的数据页进行数据之写入、读取或擦除动作。
然而，由于储存装置会因为频繁的擦除动作、制程上的缺陷、随着时间增长而导致的老化等因素而产生数据保存的问题。因此，在执行数据写入操作后，储存装置的控制单元会利用错误校正码(error correcting code，ECC)来对储存装置所储存的数据进行数据的纠错与修正操作。然而，错误校正码的修正能力有一定的限制(例如，60位)，当数据页所储存的数据的错误位数超过60位时，超出了错误校正码的修正能力而发生错误校正码失效的问题，这将导致储存装置所储存的数据丧失有效性。
发明内容
有鉴于此，本发明的目的在于提供一种储存装置，其在执行数据写入操作时会复制一份相同的数据，以在有其中一份数据发生错误校正码失效时能选择储存未发生错误校正码失效的另一份数据，或是针对二份皆有发生错误校正码失效的数据进行数据页的整并而合成一份未发生错误校正码失效的数据，进而避免数据遗失的问题。
本发明另提供一种储存装置的控制单元，其在执行数据写入操作时会复制一份相同的数据，以在有其中一份数据发生错误校正码失效时能选择储存未发生错误校正码失效的另一份数据，或是针对二份皆有发生错误校正码失效的数据进行数据页的整并而合成一份未发生错误校正码失效的数据，进而避免数据遗失的问题。
本发明再提供一种可用于储存装置的数据储存方法，其使得储存装置的控制单元在执行数据写入操作时会复制一份相同的数据，以在有其中一份数据发生错误校正码失效时能选择储存未发生错误校正码失效的另一份数据，或是针对二份皆有发生错误校正码失效的数据进行数据页的整并而合成一份未发生错误校正码失效的数据，进而避免数据遗失的问题。
本发明提出一种储存装置，其包括有数据储存媒体与控制单元。数据储存媒体具有备用区块池，而此备用区块池用以存放多个备用区块，且每一备用区块皆具有多个数据页。控制单元电性耦接数据储存媒体，且控制单元接收并判断来自于主机之数据是否为连续数据。当判断为是时，控制单元分别写入上述数据至至少二个备用区块。而当判断为否时，控制单元分别写入上述数据至其中一备用区块的至少二个资料页。
本发明另提出一种控制单元，其包括有控制逻辑与微处理器。控制逻辑电性耦接数据储存媒体，所述数据储存媒体具有备用区块池，而此备用区块池用以存放多个备用区块，且每一备用区块皆具有多个数据页。微处理器电性耦接控制逻辑，且微处理器用以接收并判断来自于主机之数据是否为连续数据。当判断为是时，微处理器透过控制逻辑分别写入上述数据至至少二个备用区块。而当判断为否时，微处理器透过控制逻辑分别写入上述数据至其中一备用区块的至少二个资料页。
本发明再提出一种可用于储存装置的数据储存方法，其包括下列步骤：接收来自主机之数据；判断此数据是否为连续数据；当判断为是时，分别写入上述资料至至少二个备用区块，其中上述至少二个备用区块系选自于备用区块池之复数备用区块且每一备用区块皆具有多个数据页；以及当判断为否时，分别写入上述资料至备用区块池之其中一备用区块的至少二个资料页。
本发明系使储存装置在执行数据写入操作时，采用上述方式来复制一份相同的资料，因此可以在有其中一份资料发生错误校正码失效时能选择储存未发生错误校正码失效的另一份数据，或是针对二份皆有发生错误校正码失效的数据进行数据页的整并而合成一份未发生错误校正码失效的数据，进而避免数据遗失的问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举优选实施例，并配合附图，详细说明如下。
附图说明
图1为本发明之储存装置的电路方块图。
图2为本发明之可用于储存装置之数据储存方法的流程图。
具体实施方式
图1为依照本发明一实施例之储存装置的电路方块图。如图1所示，储存装置100主要包括有控制单元110与数据储存媒体120。数据储存媒体120具有数据区块池(data blockpool)130与备用区块池(spare block pool)140。备用区块池140用以存放未写入任何数据之备用区块(如标示141～K所示，其中K为自然数)。备用区块写满数据后将形成数据区块(如标示131～M所示，其中M为自然数)，并被移至数据区块池130。在执行垃圾回收(garbagecollection)之程序时，数个数据区块的数据将被写入至一个备用区块，并于擦除动作后，又变回了备用区块并被移至备用区块池140；而写入资料的备用区块将形成资料区块并被移至资料区块池130。可想而知地，备用区块141～K及数据区块131～M皆为数据区块在逻辑上之定义，用户可依实际之需求而增加或减少数据区块在逻辑上之定义。而如图1所示，每一数据区块皆具有多个资料页(如标示P1～PN所示，其中N亦为自然数)。在此例中，数据储存媒体120包括以非挥发性内存来实现，例如是以闪存(Flash memory)、磁阻式随机存取内存(Magnetoresistive RAM)、相变内存(Phase-Change Memory)、铁电随机存取内存(Ferroelectric RAM)等具有长时间数据保存之内存装置来实现。
请继续参照图1。控制单元110系电性耦接数据储存媒体120，并用以控制数据储存媒体120的操作(例如进行数据的存取或抹除)。在此例中，控制单元110包括有接口逻辑112、微处理器114与控制逻辑116。微处理器114系电性耦接接口逻辑112，用以透过接口逻辑112接收来自主机(例如是计算机、手机、数字相机等具运算功能的电子装置，未绘示)之命令或数据，例如：写入命令、读取命令、擦除命令等。此外，微处理器114还透过控制逻辑116电性耦接数据储存媒体120，并用以透过控制逻辑116对数据储存媒体120进行数据之存取，或进行数据之抹除。
在此例中，当接收到来自于主机的写入命令以及欲写入的数据时，微处理器114就会去判断此数据是否为连续数据。所谓的连续数据即表示其所对应的多个逻辑区块地址(logic block address，LBA)为依序接续。另外，连续数据的判断不需以依序接续的二个逻辑区块地址为准，可以依使用者所需而予以设定。例如，当其设定值为四时，唯有欲写入的数据的依序接续逻辑区块地址超过四时，微处理器114才判断其为连续资料，否则，仍不视为连续资料。接着，微处理器114会依据判断结果来选择不同的数据储存方式。
当判断为否时，微处理器114就会透过控制逻辑116自备用区块池140中挑选出一个备用区块，并透过控制逻辑116而在挑选出的这个备用区块的二个资料页中皆写入上述资料。举例来说，微处理器114可以是透过控制逻辑116自备用区块池140中挑选出备用区块141，并在备用区块141的资料页P1中写入上述数据，以及在备用区块141的数据页P2中写入同样的资料。换句话说，一份数据还有其备份皆储存至同一个备用区块141中。图标中数据页P1与数据页P2为相邻的二个数据页，此为较佳的实施方式。然而，数据页P1与数据页P2也可为不相邻的二个数据页，微处理器114可依据一方程式或随机数生成器来决定数据页的位置，但不以此为限。另外，备份的数量可以大于一。例如，微处理器114于备用区块141的其他数据页，例如，数据页P3，写入同样的资料。如此一来，一份数据以及二份备份皆储存至同一个备用区块141中。
另外，备用区块141可为备用区块池140中擦除次数最少或者最久未执行擦除动作者，以符合磨损平均(wear leveling)之管理。
反之，当判断为是时，微处理器114便透过控制逻辑116自备用区块池140中挑选出二个备用区块，并透过控制逻辑116而在挑选出的每一备用区块中皆写入上述资料。举例来说，微处理器114可以是透过控制逻辑116自备用区块池140中挑选出备用区块142与143，并自备用区块142的数据页P1写入上述数据，以及自备用区块143的数据页P1写入同样的资料。
当上述的二个备用区块写满数据时(即所有的数据页皆写入数据)，微处理器114就会启动数据验证(verification)之程序，即利用错误校正码来对这二个备用区块中的每一个数据页进行数据的纠错与修正操作，当任何一个备用区块的任一数据页有错误校正码失效的问题，则此备用区块即存在错误校正码失效的问题。并依是否有错误校正码失效的问题来决定是否对这二个备用区块进行数据整并。另外，为了特定的目的，微处理器114可主动地对备用区块的未写入数据的数据页填入虚置资料(dummy data)，使备用区块写满数据而进入启动数据验证程序。
当执行数据验证程序而微处理器114判断上述这二个备用区块皆没有发生错误校正码失效的问题，或是判断只有一个备用区块有发生错误校正码失效的问题时，那么微处理器114就会透过控制逻辑116将没有发生错误校正码失效的问题的其中一个备用区块变更为数据区块，并存放至数据区块池130中，而剩下的另一个备用区块则被回收，即抹除数据并存放回备用区块池140中。
以前述微处理器114所挑选出的备用区块142与143为例，假设备用区块142与143皆已写满资料，且其中只有备用区块142有发生错误校正码失效的问题，而备用区块143没有发生错误校正码失效的问题时，那么微处理器114就会透过控制逻辑116将备用区块143变更为数据区块并存放至数据区块池130中。此外，微处理器114还会透过控制逻辑116抹除备用区块142中的所有数据并存回备用区块池140中。
另外，当执行数据验证程序而微处理器114判断上述的二个备用区块皆有发生错误校正码失效的问题时，就会透过控制逻辑116自备用区块池140中再挑选出一个备用区块(命名为第三备用区块)，并将上述这二个已写满数据的备用区块中之没有发生错误校正码失效的数据页的数据储存至第三备用区块的数据页中，并在第三备用区块写满数据并通过数据验证后将其变更为数据区块，并存放至数据区块池130中，最后，将上述这二个备用区块在抹除其数据后存放回备用区块池140中。
再以前述微处理器114所挑选出的备用区块142与143为例，假设备用区块142与143皆已写满资料，且备用区块142数据页P1及PN有发生错误校正码失效的问题，备用区块143的数据页P1及PN并无错误校正码失效的问题；备用区块143的数据页P2及PN-1有发生错误校正码失效的问题，备用区块142的数据页P2及PN-1并无错误校正码失效的问题。那么微处理器114就会透过控制逻辑116自备用区块池140中挑选出一个备用区块以作为第三备用区块，例如是挑选出备用区块144，以将备用区块142的数据页P2～PN-1以及备用区块143的数据页P1及PN的数据储存至备用区块144中。于数据验证的程序中，微处理器114更可以于数据储存至备用区块144后，重新验证数据页之数据，以确保数据已正确地储存至备用区块144中。如果有数据页亦存在错误校正码失效的问题，则微处理器114透过控制逻辑116自备用区块池140中再挑选出另一个备用区块作为第三备用区块，并重新上述步骤。当数据的准确性完成验证后，微处理器114就会透过控制逻辑116将备用区块144变更为数据区块并存放至数据区块池130中。此外，微处理器114还会透过控制逻辑116抹除备用区块142与143并存回备用区块池140中，完成数据验证之程序。
藉由上述教示，本领域具有通常知识者当可归纳出一种可用于储存装置之数据储存方法的一些基本操作步骤，如图2所示。图2即为依照本发明一实施例之一种可用于储存装置之数据储存方法的流程图。请参照图2，此方法包括有下列步骤：首先，接收来自主机之数据(如步骤S201所示)；接着，判断此数据是否为连续数据(如步骤S202所示)；接下来，当判断为是时，分别写入上述资料至至少二个备用区块，其中上述至少二个备用区块系选自于备用区块池且每一备用区块皆具有多个数据页(如步骤S203所示)；反之，当判断为否时，分别写入上述资料至备用区块池之其中一备用区块的至少二个资料页(如步骤S204所示)。
综上所述，本发明系使储存装置在执行数据写入操作时，采用上述方式来复制一份相同的资料，因此可以在有其中一份资料发生错误校正码失效时能选择储存未发生错误校正码失效的另一份数据，或是针对二份皆有发生错误校正码失效的数据进行数据页的整并而合成一份未发生错误校正码失效的数据，进而避免数据遗失的问题。
虽然本发明以前述的实施例揭露如上，然其并非用以限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的专利保护范围须视本说明书所附的申请专利范围所界定者为准。

Claims (10)

1.一种储存装置，其特征在于，包括：
数据储存媒体，具有备用区块池，所述备用区块池具有多个备用区块，每一个所述备用区块皆具有多个数据页；以及
控制单元，电性耦接所述数据储存媒体，所述控制单元接收并判断来自于主机之数据是否为连续数据，当判断为是时，所述控制单元分别写入所述数据至至少二所述备用区块；当判断为否时，所述控制单元分别写入所述数据至其中之一所述备用区块的至少二所述资料页。
2.如权利要求1所述的储存装置，其特征在于，所述连续数据所对应的多个逻辑区块地址为依序接续。
3.如权利要求1所述的储存装置，其特征在于，当至少二所述备用区块写满数据时，所述控制单元对至少二所述备用区块进行数据验证。
4.如权利要求3所述的储存装置，其特征在于，当进行所述数据验证时，至少二所述备用区块中没有发生错误校正码失效问题的其中一个将变更为资料区块。
5.如权利要求3所述的储存装置，其特征在于，当进行所述数据验证时，所述控制单元判断至少二所述备用区块皆有发生错误校正码失效的问题时，将至少二所述备用区块中没有发生所述错误校正码失效的所述数据页之数据储存至第三备用区块。
6.一种控制单元，其特征在于，包括：
控制逻辑，电性耦接至数据储存媒体，所述数据储存媒体具有备用区块池，所述备用区块池用以存放多个备用区块，其中每一个所述备用区块皆具有多个资料页；以及
微处理器，电性耦接所述控制逻辑，所述微处理器用以接收并判断来自于主机之数据是否为连续数据，当判断为是时，所述微处理器透过所述控制逻辑分别写入所述数据至至少二所述备用区块，而当判断为否时，所述微处理器透过所述控制逻辑分别写入所述数据至其中之一所述备用区块的至少二所述资料页。
7.如权利要求6所述的控制单元，其特征在于，所述连续数据所对应的多个逻辑区块地址为依序接续。
8.如权利要求6所述的控制单元，其特征在于，当至少二所述备用区块写满数据时，所述微处理器对至少二所述备用区块进行数据验证。
9.一种可用于储存装置的数据储存方法，其特征在于，包括：
接收来自于主机之数据；
判断所述数据是否为连续数据；
当判断为是时，分别写入所述资料至至少二备用区块，其中至少二所述备用区块系选自于备用区块池之复数备用区块且每一个所述备用区块具有多个数据页；以及
当判断为否时，分别写入所述资料至所述备用区块池之其中之一所述备用区块的至少二所述资料页。
10.如权利要求9所述的可用于储存装置的数据储存方法，其特征在于，所述连续数据所对应的多个逻辑区块地址为依序接续。
CN201610371108.0A 2016-03-14 2016-05-30 储存装置、其控制单元、及可用于储存装置的数据储存方法 Active CN107193485B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105107810A TWI639112B (zh) 2016-03-14 2016-03-14 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法
TW105107810 2016-03-14

Publications (2)

Publication Number Publication Date
CN107193485A true CN107193485A (zh) 2017-09-22
CN107193485B CN107193485B (zh) 2020-07-31

Family

ID=59786722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610371108.0A Active CN107193485B (zh) 2016-03-14 2016-05-30 储存装置、其控制单元、及可用于储存装置的数据储存方法

Country Status (3)

Country Link
US (2) US10120611B2 (zh)
CN (1) CN107193485B (zh)
TW (1) TWI639112B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI639112B (zh) * 2016-03-14 2018-10-21 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法
US11922047B2 (en) * 2021-09-16 2024-03-05 EMC IP Holding Company LLC Using RPO as an optimization target for DataDomain garbage collection
US11809331B1 (en) * 2022-05-25 2023-11-07 Western Digital Technologies, Inc. Storage system and method for avoiding header to improve parity

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101576966A (zh) * 2009-06-02 2009-11-11 中兴通讯股份有限公司 一种读写存储卡的方法及装置
US20100011154A1 (en) * 2008-07-08 2010-01-14 Phison Electronics Corp. Data accessing method for flash memory and storage system and controller using the same
CN105260270A (zh) * 2015-11-11 2016-01-20 恒宝股份有限公司 一种Flash存储空间的动态恢复方法及装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404483B2 (ja) * 2010-03-17 2014-01-29 株式会社東芝 メモリシステム
US8726104B2 (en) 2011-07-28 2014-05-13 Sandisk Technologies Inc. Non-volatile memory and method with accelerated post-write read using combined verification of multiple pages
US9218242B2 (en) * 2013-07-02 2015-12-22 Sandisk Technologies Inc. Write operations for defect management in nonvolatile memory
TWI519951B (zh) * 2014-11-03 2016-02-01 慧榮科技股份有限公司 資料儲存裝置以及快閃記憶體控制方法
US9690482B2 (en) * 2014-11-03 2017-06-27 Arm Limited Data storage organisation technique
JP2017045405A (ja) * 2015-08-28 2017-03-02 株式会社東芝 メモリシステム
TWI639112B (zh) * 2016-03-14 2018-10-21 慧榮科技股份有限公司 儲存裝置及其控制單元、可用於儲存裝置的資料儲存方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100011154A1 (en) * 2008-07-08 2010-01-14 Phison Electronics Corp. Data accessing method for flash memory and storage system and controller using the same
CN101576966A (zh) * 2009-06-02 2009-11-11 中兴通讯股份有限公司 一种读写存储卡的方法及装置
CN105260270A (zh) * 2015-11-11 2016-01-20 恒宝股份有限公司 一种Flash存储空间的动态恢复方法及装置

Also Published As

Publication number Publication date
US20190026045A1 (en) 2019-01-24
US10120611B2 (en) 2018-11-06
TW201732531A (zh) 2017-09-16
TWI639112B (zh) 2018-10-21
US20170262219A1 (en) 2017-09-14
CN107193485B (zh) 2020-07-31

Similar Documents

Publication Publication Date Title
CN105988718B (zh) 非挥发性储存装置与控制器进行的控制方法
CN103699344B (zh) 非易失性存储器装置及其操作方法
CN103119569B (zh) 基于存储条的非易失性多级存储器操作
CN102023815B (zh) 在固态存储器中实现raid
US8738974B2 (en) Nonvolatile memory device and memory controller
TWI645404B (zh) 資料儲存裝置以及非揮發式記憶體操作方法
CN103473146A (zh) 存储器控制方法、存储器控制器以及电子装置
CN103578565B (zh) 一种NAND Flash存储芯片的校验方法及装置
MX2012010944A (es) Detección de distribución de paridad no regulada vía etiqueta de metadatos.
CN107799150A (zh) 3d nand闪存的错误缓解
TWI451249B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
CN104636267B (zh) 存储器控制方法、存储器存储装置与存储器控制电路单元
CN106598479A (zh) 闪速存储器的故障安全擦除的方法和装置
CN106155582B (zh) 非挥发性储存装置与控制器
CN106164873A (zh) 当到达寿命终止条件时约束写入固态存储器的方法和装置
CN102981969A (zh) 重复数据删除的方法及其固态硬盘
CN107193485A (zh) 储存装置、其控制单元、及可用于储存装置的数据储存方法
CN105988936B (zh) 非挥发性储存装置与控制器
CN105988719B (zh) 存储装置及其处理数据的方法
CN103578566B (zh) 存储器存储装置及其修复方法
TWI521346B (zh) 用於非揮發性記憶體的資料合併方法、控制器與儲存裝置
CN105335096B (zh) 数据管理方法、存储器控制电路单元以及存储器存储装置
CN105718328A (zh) 存储器坏区的数据备份方法及系统
CN103870209B (zh) 工作模式切换方法、存储器控制器与存储器储存装置
CN106502839A (zh) 一种基于汽车BCMFlash的存储方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant