CN107171782B - 一种基于可逆逻辑电路的aes私密日志加密方法 - Google Patents
一种基于可逆逻辑电路的aes私密日志加密方法 Download PDFInfo
- Publication number
- CN107171782B CN107171782B CN201710523570.2A CN201710523570A CN107171782B CN 107171782 B CN107171782 B CN 107171782B CN 201710523570 A CN201710523570 A CN 201710523570A CN 107171782 B CN107171782 B CN 107171782B
- Authority
- CN
- China
- Prior art keywords
- reversible
- column
- aes
- reversible logic
- encryption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
- H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
- H04L9/0631—Substitution permutation network [SPN], i.e. cipher composed of a number of stages or rounds each involving linear and nonlinear transformations, e.g. AES algorithms
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
Landscapes
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Storage Device Security (AREA)
- Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
Abstract
本发明公开了一种基于可逆逻辑电路的AES私密日志加密方法,运用可逆逻辑线路构造实现对AES算法中列混合过程和逆列混合过程的改造,并用于对私密日志(即字符串)的加解密过程中。利用这种方法构建出的AES加密算法能使得其密钥的抗攻击能力达到2n!种,并且可以有效地抵御边信道攻击,其功耗分析通过传统方法无法获得,从而达到更好的私密日志保密效果。
Description
技术领域
本方法涉及信息技术领域的传统AES加密算法的改造方法,特别是一种基于可逆逻辑电路的AES私密日志加密方法。
背景技术
高级加密标准(英语:Advanced Encryption Standard,缩写:AES)是美国联邦政府采用的一种区块加密标准。这个标准用来替代原先的DES,已经被多方分析且广为全世界所使用。经过五年的甄选流程,高级加密标准由美国国家标准与技术研究院(NIST)于2001年11月26日发布于FIPS PUB197,并在2002年5月26日成为有效的标准。2006年,高级加密标准已然成为对称密钥加密中最流行的算法之一。
AES的区块长度固定为128比特,密钥长度则可以是128,192或256比特。大多数AES计算是在一个特别的有限域完成的。
AES加密过程是在一个4×4的字节矩阵上运作,这个矩阵又称为“状态(state)”,其初值就是一个明文区块(矩阵中一个元素大小就是明文区块中的一个Byte)。加密时,各轮AES加密循环(除最后一轮外)均包含4个步骤:
AddRoundKey—矩阵中的每一个字节都与该次轮秘钥(round key)做XOR运算;每个子密钥由密钥生成方案产生。
SubBytes—通过非线性的替换函数,用查找表的方式把每个字节替换成对应的字节。
ShiftRows—将矩阵中的每个横列进行循环式移位。
MixColumns—为了充分混合矩阵中各个直行的操作。这个步骤使用线性转换来混合每列的四个字节。
最后一个加密循环中省略MixColumns步骤,而以另一个AddRoundKey取代。(以上摘自百度百科)
其存在的问题在于传统的逻辑门存在一定位上的扇出,即两个输入,却只有一个输出。这样便有利于边信道攻击中的功耗分析进行破解。
发明内容
本发明的目的是为了克服以上不足,提供一种基于可逆逻辑电路的AES私密日志加密方法,可逆逻辑与经典加密算法的结合大大增强了加密算法的抗攻击能力以及加密速度。
本发明的目的通过以下技术方案来实现:一种基于可逆逻辑电路的AES私密日志加密方法,具体步骤如下:
A、运用可逆逻辑门的可逆特性,构造特殊的可逆逻辑电路来替换、改造传统AES算法中列混合过程的电路构造,达到运用可逆逻辑门来替代传统逻辑门的效果,从而实现AES算法中的加密过程;
B、运用可逆逻辑门的可逆特性,构造特殊的可逆逻辑电路来替换、改造传统AES算法中逆列混合过程的电路构造,达到运用可逆逻辑门来替代传统逻辑门的效果,从而实现AES算法中的解密过程;
C、将这种基于可逆逻辑电路的AES加密方法运用在私密日志的加解密过程当中。
本发明的进一步改进在于:步骤A中列混合过程的具体步骤如下:
列混合的操作是通过矩阵相乘来实现的,在算法中,矩阵的乘法和加法都是定义基于Z2[x]的不可约多项式m(x)=x8+x4+x3+x+1构造的有限域GF(28)上的运算,所涉及到的加法和乘法运算具体如下:
w(x)={03}x3+{01}x2+{01}x+{02}
为了便于计算操作,可以写成如下的形式:
经过该乘法计算后,每一列中的一个字有下述结果取代:
通过构造可逆逻辑可逆电路来实现;
其中b7b6b5b4b3b2b1b0输入的相应的字节,也即是状态矩阵中每个元素的值,其中b(x)为一个字节;
而一个状态中共含有16个元素,即含有16个字节,每一个字节都需要进行上述的操作,为了简化电路,我们将迦罗瓦域中2·b(x)的运算封装成一个小的可逆逻辑模块电路。
本发明的进一步改进在于:步骤B中逆列混合过程的具体步骤如下:
逆列混合变换是列混合变换的逆变换,逆混合变换是在状态上对每一列进行运算,将每一列看作是4次多项式,将状态的列看作GF(28)上的多项式且被一个固定的多项式w-1(x)模x4+1,其中w-1(x)为:
w-1(x)={03}x3+{01}x2+{01}x+{02}
经过该乘法计算后,一列中的4个字节将由下述结果取代:
本发明的进一步改进在于:步骤C具体如下:
通过编写的代码段来实现可逆逻辑门的功能,然后将这些可逆逻辑门应用于搭建AES算法的代码实现当中,运用基于可逆逻辑电路的AES私密日志加密方法的原理,从而达到更好的对私密日志的加密效果。
本发明与现有技术相比具有以下优点:
1、能耗低:
在计算机进行算术/逻辑运算时,因为信息位的丢失会产生能量的损失,基于可逆逻辑进行ALU的设计思想,可以减少这部分信息位丢失而差生的能量。
2、密钥种类多:
基于可逆逻辑构造的原理,通过增加可构造密钥的种类提升了加密线路的抗攻击性。在n条线路上的有限域内可以构造的密钥种类多达2n!种,而传统的线路构造方法可以实现的密钥种类仅有2n!种。
3、实现电路代价小:
在设计过程中,最大限度的使用可逆门输出端的信号,从而减少了可逆逻辑门和垃圾输出的个数,使得电路在实现时代价特别小。
附图说明
图1是AES算法的加密流程图;
图2是为实现AES算法中的列混合过程而设计的可逆逻辑电路;
图3是可逆逻辑电路数乘2的电路构造;
图4是U器件;
图5是可逆逻辑电路;
图6是逆列混合的电路构造图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。在本发明的一种实施方式中描述的元素和特征可以与一个或更多个其它实施方式中示出的元素和特征相结合。应当注意,为了清楚的目的,说明中省略了与本发明无关的、本领域普通技术人员已知的部件和处理的表示和描述。基于本发明中的实施例,本领域普通技术人员在没有付出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
一种基于可逆逻辑电路的AES私密日志加密方法,具体步骤如下:
(1)、运用可逆逻辑门的可逆特性,构造特殊的可逆逻辑电路来替换、改造传统AES算法中列混合过程的电路构造,达到运用可逆逻辑门来替代传统逻辑门的效果,从而实现AES算法中的加密过程。
(2)、运用可逆逻辑门的可逆特性,构造特殊的可逆逻辑电路来替换、改造传统AES算法中逆列混合过程的电路构造,达到运用可逆逻辑门来替代传统逻辑门的效果,从而实现AES算法中的解密过程。
(3)、将这种基于可逆逻辑电路的AES加密方法运用在私密日志(即字符串)的加解密过程当中。
列混合过程改造:
列混合是整个加密过程中最为重要的一个部分,本质上来讲列混合的操作是通过矩阵相乘来实现的,在算法中,矩阵的乘法和加法都是定义基于Z2[x]的不可约多项式m(x)=x8+x4+x3+x+1构造的有限域GF(28)上的运算,所涉及到的加法和乘法运算的详细介绍见下面所述。
w(x)={03}x3+{01}x2+{01}x+{02}
为了便于计算操作,可以写成如下的形式:
经过该乘法计算后,每一列中的一个字有下述结果取代:
这里我们通过构造可逆逻辑可逆电路来实现,见图3。
其中b7b6b5b4b3b2b1b0输入的相应的字节,也即是状态矩阵中每个元素的值,图3就表示迦罗瓦域中2·b(x)的运算,其中b(x)为一个字节。
而一个状态中共含有16个元素,即含有16个字节,每一个字节都需要进行上面的操作,为了简化电路,我们将图3封装成一个小的可逆逻辑模块电路图,见图4所示
而针对每一列所进行的操作,我们构造如下的可逆逻辑电路图,见图5。
逆列混合过程改造:
逆列混合变换是列混合变换的逆变换。逆混合变换是在状态上对每一列进行运算。将每一列看作是4次多项式。将状态的列看作GF(28)上的多项式且被一个固定的多项式w-1(x)模x4+1,其中w-1(x)为:
w-1(x)={03}x3+{01}x2+{01}x+{02}
经过该乘法计算后,一列中的4个字节将由下述结果取代:
构造的可逆逻辑电路图见图6。
在私密日志加密上的应用:
基于这种经过可逆逻辑电路改造的AES算法可应用于加密软件对私密日志(即字符串)加解密的过程中。
使用者可以通过编写一定的代码段来实现可逆逻辑门的功能,然后将这些可逆逻辑门应用于搭建AES算法的代码实现当中,运用基于可逆逻辑电路的AES私密日志加密方法的原理,从而达到更好的对私密日志的加密效果。
本发明运用可逆逻辑门可有效地保证输入数与输出数上的相等,使得功耗不可用传统的方式分析获得。
最后应说明的是:虽然以上已经详细说明了本发明及其优点,但是应当理解在不超出由所附的权利要求所限定的本发明的精神和范围的情况下可以进行各种改变、替代和变换。而且,本发明的范围不仅限于说明书所描述的过程、设备、手段、方法和步骤的具体实施例。本领域内的普通技术人员从本发明的公开内容将容易理解,根据本发明可以使用执行与在此所述的相应实施例基本相同的功能或者获得与其基本相同的结果的、现有和将来要被开发的过程、设备、手段、方法或者步骤。因此,所附的权利要求旨在在它们的范围内包括这样的过程、设备、手段、方法或者步骤。
Claims (1)
1.一种基于可逆逻辑电路的AES私密日志加密方法,其特征在于:具体步骤如下:
A、运用可逆逻辑门的可逆特性,构造特殊的可逆逻辑电路来替换、改造传统AES算法中列混合过程的电路构造,达到运用可逆逻辑门来替代传统逻辑门的效果,从而实现AES算法中的加密过程;
B、运用可逆逻辑门的可逆特性,构造特殊的可逆逻辑电路来替换、改造传统AES算法中逆列混合过程的电路构造,达到运用可逆逻辑门来替代传统逻辑门的效果,从而实现AES算法中的解密过程;
C、将基于可逆逻辑电路的AES加密方法运用在私密日志的加解密过程当中;
所述步骤A中列混合过程的具体步骤如下:
为了便于计算操作,写成如下的形式:
经过该乘法计算后,每一列中的一个字由下述结果取代:
通过构造可逆逻辑可逆电路来实现;
所述步骤B中逆列混合过程的具体步骤如下:
经过该乘法计算后,一列中的4个字节将由下述结果取代:
所述步骤C具体如下:
通过编写的代码段来实现可逆逻辑门的功能,然后将这些可逆逻辑门应用于搭建AES算法的代码实现当中,运用基于可逆逻辑电路的AES私密日志加密方法的原理,从而达到更好的对私密日志的加密效果。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2017102579760 | 2017-04-19 | ||
CN201710257976 | 2017-04-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107171782A CN107171782A (zh) | 2017-09-15 |
CN107171782B true CN107171782B (zh) | 2020-10-30 |
Family
ID=59827511
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710523570.2A Active CN107171782B (zh) | 2017-04-19 | 2017-06-30 | 一种基于可逆逻辑电路的aes私密日志加密方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107171782B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108768923A (zh) * | 2018-03-29 | 2018-11-06 | 南通大学 | 一种基于量子可逆逻辑线路的加密算法的聊天实时加密方法 |
CN108650076A (zh) * | 2018-05-16 | 2018-10-12 | 南通大学 | 基于量子可逆逻辑的aes加密系统硬件模块的实现方法 |
CN108933654A (zh) * | 2018-07-10 | 2018-12-04 | 刘芳 | 用于项目管理多层加解密方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101588234A (zh) * | 2008-05-19 | 2009-11-25 | 北京大学深圳研究生院 | 一种aes中列混合变换模块的加解密复用方法 |
CN102223228A (zh) * | 2011-05-11 | 2011-10-19 | 北京航空航天大学 | 基于fpga的aes加密芯片设计方法及嵌入式加密系统 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110064214A1 (en) * | 2003-09-09 | 2011-03-17 | Ternarylogic Llc | Methods and Apparatus in Alternate Finite Field Based Coders and Decoders |
US8577026B2 (en) * | 2010-12-29 | 2013-11-05 | Ternarylogic Llc | Methods and apparatus in alternate finite field based coders and decoders |
-
2017
- 2017-06-30 CN CN201710523570.2A patent/CN107171782B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101588234A (zh) * | 2008-05-19 | 2009-11-25 | 北京大学深圳研究生院 | 一种aes中列混合变换模块的加解密复用方法 |
CN102223228A (zh) * | 2011-05-11 | 2011-10-19 | 北京航空航天大学 | 基于fpga的aes加密芯片设计方法及嵌入式加密系统 |
Also Published As
Publication number | Publication date |
---|---|
CN107171782A (zh) | 2017-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101626289B (zh) | Aes加密芯片的设计方法及电脑加密机 | |
TWI402675B (zh) | 低等待時間的區塊密碼術 | |
US10176121B2 (en) | Apparatus and method for memory address encryption | |
Gupta et al. | An enhanced AES algorithm using cascading method on 400 bits key size used in enhancing the safety of next generation internet of things (IOT) | |
US11606189B2 (en) | Method and apparatus for improving the speed of advanced encryption standard (AES) decryption algorithm | |
CN107171782B (zh) | 一种基于可逆逻辑电路的aes私密日志加密方法 | |
Khose et al. | Implementation of AES algorithm on FPGA for low area consumption | |
CN103051442A (zh) | 采用Feistel-PG结构的密码装置及加密方法 | |
CN106982116B (zh) | 一种基于可逆逻辑电路的aes的本地文件加密方法 | |
Joshi et al. | Implementation of S-Box for advanced encryption standard | |
CN105959100A (zh) | 一种基于fpga的在线生成密钥的aes数据加密方法 | |
Gandh et al. | FPGA implementation of enhanced key expansion algorithm for Advanced Encryption Standard | |
Singh et al. | Study & analysis of cryptography algorithms: RSA, AES, DES, T-DES, blowfish | |
US10678709B2 (en) | Apparatus and method for memory address encryption | |
Wang et al. | Cryptanalysis and improvement on a cryptosystem based on a chaotic map | |
CN106973061B (zh) | 一种基于可逆逻辑电路的aes的外发文件加密方法 | |
Rao et al. | FPGA implementation of combined AES-128 | |
CN110417540B (zh) | 一种抗差分功耗分析的信息加密方法 | |
Mahantesh et al. | Design of secured block ciphers PRESENT and HIGHT algorithms and its FPGA implementation | |
Saini et al. | Study and Literature Survey of Advanced Encryption Algorithm for Wireless Application | |
Liu et al. | Research on Enhanced AES Algorithm Based on Key Operations | |
Sandyarani et al. | Vlsi architecture for nano wire based Advanced Encryption Standard (AES) with the efficient multiplicative inverse unit | |
Ahmed et al. | Effective implementation of AES-XTS on FPGA | |
Lee et al. | Using AES Encryption Algorithm to Optimize High-tech Intelligent Platform | |
Christy et al. | Design and implementation of low power advanced encryption standard S-Box using pass transistor XOR-AND logic |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |