CN107135606A - 一种利用全腔模模型来改善pcb电源完整性的方法 - Google Patents
一种利用全腔模模型来改善pcb电源完整性的方法 Download PDFInfo
- Publication number
- CN107135606A CN107135606A CN201710434408.3A CN201710434408A CN107135606A CN 107135606 A CN107135606 A CN 107135606A CN 201710434408 A CN201710434408 A CN 201710434408A CN 107135606 A CN107135606 A CN 107135606A
- Authority
- CN
- China
- Prior art keywords
- mrow
- msub
- impedance
- full cavity
- cavity model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0002—Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/07—Electric details
- H05K2201/0776—Resistance and impedance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，根据对过孔互连多层供电系构造的阻抗特性分析建立全腔模模型，利用全腔模模型可将矩形供电系表征成一个微波平面多端网路，对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行预测。本发明利用全腔模模型可将矩形供电系表征成一个微波平面多端网路，在PCB的早期设计阶段就能对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行准确有效的预测，大大降低了整个电路板供电系统的稳定性，增强了服务器系统供电可靠性。
Description
技术领域
本发明涉及一种利用全腔模模型来改善PCB电源完整性的方法，属于服务器高速电路板供电技术领域。
背景技术
多层印制电路板中的供电系噪声和电磁干扰辐射问题近年来倍受从事高速电路板设计及电磁兼容工作的工程技术人员的关注。
在多层印制电路板(multilayer PCB)中，用于为有源器件提供直流电源的供电系(power bus)通常由作为电源层和接地层的一对平行金属平面所构成。在低频段,电源和接地层可以起到一个大容量去耦电容器的作用。但在高频段,电源和接地层实际上形成一个平行平板谐振器。在某种意义上也相当于一个微波贴面天线(patch antenna)。当谐振时，高阻抗不仅将导致较大的电磁干扰辐射,而且会产生同时开关噪声影响高速数字电路中的信号完整性。
因此，近年来倍受从事高速多层印制电路板电磁兼容设计工作的研究者和工程技术人员的关注。为了保证高速信号的完整性及产品的电磁兼容性能,人们期望在电路板的早期设计阶段就能对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行准确有效的预测。
为了尽可能准确地预测供电系的谐振阻抗,必须考虑由于导体、介质和辐射所产生的损耗。与介质损耗和导体损耗相比,辐射损耗较小通常可以忽略不计。介质损耗自然地包含于介电常数的虚部,导体损耗则通过考虑有限导电产生的横向波数的变化计入。因此,复横向波数由当利用方程中的单重级数计算自阻抗时级数的收敛还是比较慢,为了得到好的精度大约需要数千项的求和。
为克服上述技术问题，本发明提出了一种利用全腔模模型来改善PCB电源完整性的方法。
发明内容
针对上述技术的不足，本发明提供了一种利用全腔模模型来改善PCB电源完整性的方法，其不仅能够大大降低整个电路板供电系统的稳定性，而且还能够增强服务器系统供电可靠性。
本发明解决其技术问题采取的技术方案是：一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，根据对过孔互连多层供电系构造的阻抗特性分析建立全腔模模型，利用全腔模模型可将矩形供电系表征成一个微波平面多端网路，对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行预测。
进一步地，所述的方法包括以下具体步骤：
步骤S1，根据部署的via点位置和数量确定矩形供电系几何结构及平面电路模型；
步骤S2，根据单根铜排传导的最大电流，选择合适的via孔径大小；
步骤S3，得到过孔互连多层供电系统结构的等效模型；
步骤S4，得到PCB电路板上的互连过孔信息以及同轴接头、去耦电容接头及互连过孔的侧面图信息；
步骤S5，加上去耦电容进行验证全腔理论的实用性以及准确性。
进一步地，所述全腔镜模型为将叠层结构中电源平面和地平面构成一个平面腔体。
进一步地，在步骤S1中，将全腔模理论得到供电系几何结构的双重级数阻抗表达式，在一定近似条件下利用傅立叶级数的求和公式简化为单重级数供电系统阻抗,并用解析手段进一步加速其收敛得到平面电路模型。
进一步地，所述供电系统阻抗为：
式中，x-＝1(xi-xj)/a；(xi,yi)和(xj,yj)分别是第i个和第j个端口在x和y方向的中心坐标，w为角频率，表示比波长小得多的端口的半宽，h是电源层和接地层之间的间距，即介质层的厚度，表示虚数，Cn为常数，在n＝1时，Cn＝1；在n≠1时，Cn＝2，复量K为考虑了电源层和接地层的导体损耗后的横向波数。
进一步地，多层供电系统结构等效为各单层供电系由互连过孔耦合而成，则各单层供电系的阻抗矩阵元则由供电系阻抗快速算法进行计算，其中互连过孔通常等效为一个电感,其值Lvia可由Henrise公式进行计算：
式中，D为过孔直径，L为过孔长度。
进一步地，如果存在供电系统几何结构，则需要结合分解元法进行计算。
进一步地，在PCB电路板上，上电源层与下电源层之间由过孔相连,并在上电源层与接地层之间设置有可外接去耦电容的接头。
本发明的有益效果是：
本发明利用全腔模模型(Full Cavity-mode Model)可将矩形供电系表征成一个微波平面多端网路，在PCB的早期设计阶段就能对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行准确有效的预测，大大降低了整个电路板供电系统的稳定性，增强了服务器系统供电可靠性。
本发明通过全腔模模型给出了供电系阻抗矩阵的一种解析表述，这些电源或接地平面通过过孔构造相互连接,从而，形成过孔互连多层供电系结构；应用时域有限差分方法(FDTD)研究了此种结构,重点在于：过孔互连多层供电结构的建模及应用快速算法进行仿真分析；最后通过对比有无耦合电容的情况，进而可以验证全腔理论的实用性与稳定性，大大增强了高速PCB电路板上供电系统的稳定性。
附图说明
下面结合说明书附图对本发明进行说明。
图1为本发明的方法流程图；
图2为全腔模模型的示意图；
图3为矩形供电系的几何结构的示意图；
图4为矩形供电系的平面电路模型的示意图；
图5为过孔互连多层供电系统结构的等效模型的示意图；
图6为包含有5个互连过孔的测试板A的几何结构示意图；
图7为同轴接头、去耦电容接头及互连过孔的侧面图电源板结构示意图；
图8为测试板的实测未装去耦电容和装有3个去耦电容S21示意图。
具体实施方式
为能清楚说明本方案的技术特点，下面通过具体实施方式，并结合其附图，对本发明进行详细阐述。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。应当注意，在附图中所图示的部件不一定按比例绘制。本发明省略了对公知组件和处理技术及工艺的描述以避免不必要地限制本发明。
一般来说都比较复杂且通常需要很长的计算时间以达到一定的计算精度。除了上述模型,起源于微波平面电路理论的全腔模模型(Full Cavity-mode Model)也可将矩形供电系表征成一个微波平面多端网路。
基于腔模模型,利用傅立叶级数的求和公式将腔模理论得到的双重级数阻抗表达式在一定近似条件下简化为单重级数,用解析手段进一步加速其收敛。而近似所引入的误差则通过简单的技巧加以补偿。这样,仅仅需要计算很少的几项就足以达到很好的精度。结合分解元法(Segmentation Method),这一快速算法也适用于由矩形和直角正三角形单元组合而成的形状更复杂的供电系几何。
为克服该问题，本发明提出一种利用全腔模模型来改善电源完整性的设计方法。其主要思想是：利用全腔模模型(Full Cavity-mode Model)可将矩形供电系表征成一个微波平面多端网路，在PCB的早期设计阶段就能对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行准确有效的预测，可以大大降低整个电路板供电系统的稳定性，增强服务器系统供电可靠性。
本发明旨在发展满足这一目标的仿真预测工具。诸如：分布体元和部分元等效电路模型及有限元法、时域有限差分法等数值模型。已成功应用于供电系构造的仿真建模。虽然这些模型对供电系的形状并无限制。
本发明的一种利用全腔模模型来改善PCB电源完整性的方法，它根据对过孔互连多层供电系构造的阻抗特性分析建立全腔模模型，利用全腔模模型可将矩形供电系表征成一个微波平面多端网路，对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行预测。所述全腔镜模型为将叠层结构中电源平面和地平面构成一个平面腔体。
如图1所述，本发明所述的方法包括以下具体步骤：
步骤S1，根据部署的via点位置和数量确定矩形供电系几何结构及平面电路模型；将全腔模理论得到供电系几何结构的双重级数阻抗表达式，在一定近似条件下利用傅立叶级数的求和公式简化为单重级数供电系统阻抗,并用解析手段进一步加速其收敛得到平面电路模型。所述供电系统阻抗为：
式中，x-＝1(xi-xj)/a；(xi,yi)和(xj,yj)分别是第i个和第j个端口在x和y方向的中心坐标，w为角频率，表示比波长小得多的端口的半宽，h是电源层和接地层之间的间距，即介质层的厚度，表示虚数，Cn为常数，在n＝1时，Cn＝1；在n≠1时，Cn＝2，复量K为考虑了电源层和接地层的导体损耗后的横向波数。
步骤S2，根据单根铜排传导的最大电流，选择合适的via孔径大小。
步骤S3，得到过孔互连多层供电系统结构的等效模型；多层供电系统结构等效为各单层供电系由互连过孔耦合而成，则各单层供电系的阻抗矩阵元则由供电系阻抗快速算法进行计算，其中互连过孔通常等效为一个电感,其值Lvia可由Henrise公式进行计算：
式中，D为过孔直径，L为过孔长度。
如果存在供电系统几何结构，则需要结合分解元法进行计算。
步骤S4，得到PCB电路板上的互连过孔信息以及同轴接头、去耦电容接头及互连过孔的侧面图信息；在PCB电路板上，上电源层与下电源层之间由过孔相连,并在上电源层与接地层之间设置有可外接去耦电容的接头。
步骤S5，加上去耦电容进行验证全腔理论的实用性以及准确性。如图2所示，所述全腔镜模型为一种叠层结构，将图2中第4层和第5层的电源平面和地平面构成一个平面腔体。
如图3和图4所示，根据叠层结构，为了便于分析，在实际PCB中相当于叠层中一层为GND层，一层为POWER层。假设长度为a宽度为b的矩形供电结构,并且的到平面电路模型。图3为长度为a宽度为b的矩形供电系统结构,全腔模模型给出了供电系阻抗矩阵的一种解析表述。快速算法的核心是计算矩形供电系上两个端口之间转移阻抗的一个单重级数表示式。它由矩形供电系阻抗最初由全腔模理论导出的一个双重级数表示，利用傅立叶级数的求和公式简化得到如图4所示的平面电路模型。为了尽可能准确地预测供电系的谐振阻抗,必须考虑由于导体、介质和辐射所产生的损耗。与介质损耗和导体损耗相比,辐射损耗较小通常可以忽略不计。
如图5所示，多层供电系统结构可以等效为各单层供电系由互连过孔耦合而成。各单层供电系的阻抗矩阵元则由供电系阻抗快速算法进行计算。对于复杂几何形状,需进一步应用分解元法而互连过孔通常等效为一个电感,其值由Henrise公式给出，但Henrise公式仅仅为经验分析以及数据获得，不能适用所有情况。因此，本发明决定做一个类似下图的测试板。
如图6所示，图6为含有5个互连过孔的测试板A的几何结构图，图6中在下方为各层的厚度，分别为0.3mm、0.8mm、0.3mm，它们之间填充着介电材料。
如图7所示，为给出测试板上设置的同轴接头、去耦电容接头及互连过孔的侧面图。都是电源层加接地层加电源层的构造,上电源层与下电源层之间由过孔相连,并在上电源层与接地层之间设置有可外接去耦电容的接头。
如图8所示，图8为测试板的实测未装去耦电容和装有3个去耦电容S21示意图，给出了实测和计算参量之间的比较。无论是测试板A或B还是未装和装有去耦电容这两种情况,实测和计算结果都吻合得很好,尤其在频率低于1GHz时。与含有3个互连过孔的测试板B相比,含有5个互连过孔的测试板A的S21中显现了更多的谐振峰。这些谐振峰的出现与5个互连过孔排成规则的一列有关。
与现有技术相比较，本发明具有以下特点：
1)提供了一种利用全腔模模型得到矩形供电系统示意图，在高速电路板中可以很直观的看到供电路径；
2)提供了一种利用元分析法，过孔互连多层供电系统结构的等效模型，在高速电路板中，可以通过过孔互连供电系统中的电流流过方式；
3)提供了一种含有5个互连过孔的测试板，在测试板中标出了同轴接头、去耦电容接头及互连过孔的侧面图，在示意图中可以非常直观的看到同轴接头、去耦电容接头及互连过孔的侧面图以及位置坐标图；
4)提供了一种通过测试可以得到测试板的实测未装去耦电容和装有3个去耦电容S21示意图，通过比较S21的示意图，可以非常明确的看到电容的影响。
利用全腔模模型(Full Cavity-mode Model)可将矩形供电系表征成一个微波平面多端网路，从而在电路板的早期设计阶段就能对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行准确有效的预测，可以大大降低了整个电路板供电系统的稳定性，增强了服务器系统供电可靠性。
基于全腔模模型,将腔模理论得到的双重级数阻抗表达式，在一定近似条件下利用傅立叶级数的求和公式简化为单重级数,并用解析手段进一步加速其收敛。而近似所引入的误差则通过简单的技巧加以补偿。这样,仅仅需要计算很少的几项就足以达到很好的精度。
通过利用结合分解元法(Segmentation Method),这一快速算法也适用于由矩形和直角正三角形单元组合而成的形状更复杂的供电系几何。
本发明通过对过孔互连多层供电系构造的阻抗特性分析，给出互连过孔的电感模型。互连过孔电感模型和供电系阻抗快速算法的准确性和有效性已由计算及实测子参量之间很好的一致性得到验证。
以上所述只是本发明的优选实施方式，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也被视为本发明的保护范围。
Claims (8)
1.一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，根据对过孔互连多层供电系构造的阻抗特性分析建立全腔模模型，利用全腔模模型可将矩形供电系表征成一个微波平面多端网路，对供电系的阻抗及阻抗谐振所导致的电磁干扰辐射与信号完整性的影响进行预测。
2.根据权利要求1所述的一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，所述的方法包括以下具体步骤：
步骤S1，根据部署的via点位置和数量确定矩形供电系几何结构及平面电路模型；
步骤S2，根据单根铜排传导的最大电流，选择合适的via孔径大小；
步骤S3，得到过孔互连多层供电系统结构的等效模型；
步骤S4，得到PCB电路板上的互连过孔信息以及同轴接头、去耦电容接头及互连过孔的侧面图信息；
步骤S5，加上去耦电容进行验证全腔理论的实用性以及准确性。
3.根据权利要求2所述的一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，所述全腔镜模型为将叠层结构中电源平面和地平面构成一个平面腔体。
4.根据权利要求2所述的一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，在步骤S1中，将全腔模理论得到供电系几何结构的双重级数阻抗表达式，在一定近似条件下利用傅立叶级数的求和公式简化为单重级数供电系统阻抗,并用解析手段进一步加速其收敛得到平面电路模型。
5.根据权利要求4所述的一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，所述供电系统阻抗为：
<mrow>
<msubsup>
<mi>Z</mi>
<mrow>
<mi>i</mi>
<mi>j</mi>
</mrow>
<mrow>
<mo>(</mo>
<mi>r</mi>
<mi>e</mi>
<mi>c</mi>
<mo>)</mo>
</mrow>
</msubsup>
<mo>=</mo>
<munderover>
<mo>&Sigma;</mo>
<mrow>
<mi>n</mi>
<mo>=</mo>
<mn>0</mn>
</mrow>
<mi>&infin;</mi>
</munderover>
<mfrac>
<mrow>
<msub>
<mi>w&mu;</mi>
<mi>d</mi>
</msub>
<mi>h</mi>
<mi>a</mi>
</mrow>
<mrow>
<mi>j</mi>
<mn>2</mn>
<mi>b</mi>
</mrow>
</mfrac>
<msub>
<mi>C</mi>
<mi>n</mi>
</msub>
<mi>c</mi>
<mi>o</mi>
<mi>s</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>K</mi>
<mrow>
<mi>y</mi>
<mi>n</mi>
</mrow>
</msub>
<msub>
<mi>y</mi>
<mi>i</mi>
</msub>
<mo>)</mo>
</mrow>
<mi>c</mi>
<mi>o</mi>
<mi>s</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>K</mi>
<mrow>
<mi>y</mi>
<mi>n</mi>
</mrow>
</msub>
<msub>
<mi>y</mi>
<mi>j</mi>
</msub>
<mo>)</mo>
</mrow>
<mo>&times;</mo>
<mi>sin</mi>
<mi> </mi>
<msup>
<mi>c</mi>
<mn>2</mn>
</msup>
<mrow>
<mo>(</mo>
<msub>
<mi>K</mi>
<mrow>
<mi>y</mi>
<mi>n</mi>
</mrow>
</msub>
<mi>w</mi>
<mo>)</mo>
</mrow>
<mfrac>
<mrow>
<mi>c</mi>
<mi>o</mi>
<mi>s</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>a</mi>
<mi>n</mi>
</msub>
<msub>
<mi>x</mi>
<mo>-</mo>
</msub>
<mo>)</mo>
</mrow>
<mo>+</mo>
<mi>c</mi>
<mi>o</mi>
<mi>s</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>a</mi>
<mi>n</mi>
</msub>
<msub>
<mi>x</mi>
<mo>+</mo>
</msub>
<mo>)</mo>
</mrow>
</mrow>
<mrow>
<msub>
<mi>a</mi>
<mi>n</mi>
</msub>
<mi>sin</mi>
<mrow>
<mo>(</mo>
<msub>
<mi>a</mi>
<mi>n</mi>
</msub>
<mo>)</mo>
</mrow>
</mrow>
</mfrac>
</mrow>
式中，x-＝1(xi-xj)/a；(xi,yi)和(xj,yj)分别是第i个和第j个端口在x和y方向的中心坐标，w为角频率，表示比波长小得多的端口的半宽，h是电源层和接地层之间的间距，即介质层的厚度，表示虚数，Cn为常数，在n＝1时，Cn＝1；在n≠1时，Cn＝2，复量K为考虑了电源层和接地层的导体损耗后的横向波数。
6.根据权利要求2所述的一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，
多层供电系统结构等效为各单层供电系由互连过孔耦合而成，则各单层供电系的阻抗矩阵元则由供电系阻抗快速算法进行计算，其中互连过孔通常等效为一个电感,其值Lvia可由Henrise公式进行计算：
<mrow>
<msub>
<mi>L</mi>
<mrow>
<mi>v</mi>
<mi>i</mi>
<mi>a</mi>
</mrow>
</msub>
<mo>=</mo>
<mfrac>
<mrow>
<msub>
<mi>&mu;</mi>
<mn>0</mn>
</msub>
<mn>1</mn>
</mrow>
<mrow>
<mn>2</mn>
<mi>&pi;</mi>
</mrow>
</mfrac>
<mi>l</mi>
<mi>n</mi>
<mrow>
<mo>(</mo>
<mn>1</mn>
<mo>+</mo>
<mfrac>
<mrow>
<mn>4</mn>
<mi>L</mi>
</mrow>
<mrow>
<mi>&pi;</mi>
<mi>D</mi>
</mrow>
</mfrac>
<mo>)</mo>
</mrow>
</mrow>
式中，D为过孔直径，L为过孔长度。
7.根据权利要求6所述的一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，如果存在供电系统几何结构，则需要结合分解元法进行计算。
8.根据权利要求2所述的一种利用全腔模模型来改善PCB电源完整性的方法，其特征是，在PCB电路板上，上电源层与下电源层之间由过孔相连,并在上电源层与接地层之间设置有可外接去耦电容的接头。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710434408.3A CN107135606B (zh) | 2017-06-09 | 2017-06-09 | 一种利用全腔模模型来改善pcb电源完整性的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710434408.3A CN107135606B (zh) | 2017-06-09 | 2017-06-09 | 一种利用全腔模模型来改善pcb电源完整性的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107135606A true CN107135606A (zh) | 2017-09-05 |
| CN107135606B CN107135606B (zh) | 2019-09-27 |
Family
ID=59735109
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710434408.3A Active CN107135606B (zh) | 2017-06-09 | 2017-06-09 | 一种利用全腔模模型来改善pcb电源完整性的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107135606B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101983006A (zh) * | 2010-09-17 | 2011-03-02 | 北京航空航天大学 | 一种解决高速电路噪声的紧致型电磁带隙结构的构建方法 |
| CN102026500A (zh) * | 2010-12-23 | 2011-04-20 | 中兴通讯股份有限公司 | 一种印制电路板自动化叠层设计方法及其装置 |
| CN102361533A (zh) * | 2011-09-30 | 2012-02-22 | 北京航空航天大学 | 一种优化pcb板电源分配网络的电磁带隙结构及其构建方法 |
| CN102694221A (zh) * | 2012-05-31 | 2012-09-26 | 北京航空航天大学 | 一种小型化的嵌入蛇形桥平面电磁带隙结构及其构建方法 |
| CN105578714A (zh) * | 2015-12-11 | 2016-05-11 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种多层高速pcb的新型叠层结构及信号过孔优化方法 |
-
2017
- 2017-06-09 CN CN201710434408.3A patent/CN107135606B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101983006A (zh) * | 2010-09-17 | 2011-03-02 | 北京航空航天大学 | 一种解决高速电路噪声的紧致型电磁带隙结构的构建方法 |
| CN102026500A (zh) * | 2010-12-23 | 2011-04-20 | 中兴通讯股份有限公司 | 一种印制电路板自动化叠层设计方法及其装置 |
| CN102361533A (zh) * | 2011-09-30 | 2012-02-22 | 北京航空航天大学 | 一种优化pcb板电源分配网络的电磁带隙结构及其构建方法 |
| CN102694221A (zh) * | 2012-05-31 | 2012-09-26 | 北京航空航天大学 | 一种小型化的嵌入蛇形桥平面电磁带隙结构及其构建方法 |
| CN105578714A (zh) * | 2015-12-11 | 2016-05-11 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种多层高速pcb的新型叠层结构及信号过孔优化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107135606B (zh) | 2019-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107273601A (zh) | 基于fdtd算法分析接地孔对信号完整性影响方法 | |
| Ruehli et al. | Skin-effect loss models for time-and frequency-domain PEEC solver | |
| Ramahi et al. | A simple finite-difference frequency-domain (FDFD) algorithm for analysis of switching noise in printed circuit boards and packages | |
| Alotto et al. | Dual-PEEC modeling of a two-port TEM cell for VHF applications | |
| Ong et al. | Full-wave solver for microstrip trace and through-hole via in layered media | |
| Schierholz et al. | Parametric S-parameters for PCB based power delivery network design using machine learning | |
| Wei et al. | Integral-equation equivalent-circuit method for modeling of noise coupling in multilayered power distribution networks | |
| Jorgensen et al. | Higher order hierarchical discretization scheme for surface integral equations for layered media | |
| Li et al. | Analysis of multilayer structure near-and far-field radiation by the coupled PP-PEEC and field-equivalence principle method | |
| Bagci et al. | A well-conditioned integral-equation formulation for efficient transient analysis of electrically small microelectronic devices | |
| CN107135606A (zh) | 一种利用全腔模模型来改善pcb电源完整性的方法 | |
| Rubinacci et al. | A broadband volume integral formulation based on edge-elements for full-wave analysis of lossy interconnects | |
| Liu et al. | Toward predictive modeling of full-size packages with layered-medium integral-equation methods | |
| JPH10301977A (ja) | 電磁界強度算出装置及び方法並びにプログラム記憶媒体 | |
| Zhang et al. | RCS computation of large inhomogeneous objects using a fast integral equation solver | |
| Zuo et al. | Near-field radiation estimation and its reduction using a novel EBG for PCB | |
| Wang et al. | Study on SAR distribution of human body on the vehicle platform using a modified FDTD method | |
| Zhou et al. | Towards a unified approach to electromagnetic analysis of objects embedded in multilayers | |
| Kollia et al. | A domain decomposition approach for efficient electromagnetic analysis of the power distribution network of packaged electronic systems | |
| Xu | Computational electrodynamics and simulation in high speed circuit using finite difference time domain (FDTD) method | |
| Sieiro et al. | Ab initio adaptive meshing for planar passive component modeling | |
| Xu et al. | Transient analysis of microwave Gunn oscillator using extended spectral element time domain method | |
| Engin et al. | Finite difference modeling of multiple planes in packages | |
| Wu et al. | PEEC Modeling and Model Order Reduction of Magnetically Enhanced Planar Inductive Device | |
| Engin et al. | Modeling of multilayered packages and boards using modal decomposition and finite difference methods |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |