CN107111575A - 用于在计算机系统内部传输数据的方法和存储管理装置、存储系统和计算机系统 - Google Patents

Abstract

本发明涉及一种用于在计算机系统(200)内部在易失性存储器(202)的存储器接口(208)、非易失性存储器(204)的存储器接口(214)和微控制器(206)的接口(210)之间传输数据的方法(660)，其中该方法(660)具有响应于信息从非易失性存储器(204)的存储器接口(214)读取数据的步骤(662)和在易失性存储器(202)的存储器接口(208)处提供所读取的数据的步骤(664)。

Description

用于在计算机系统内部传输数据的方法和存储管理装置、存 储系统和计算机系统

技术领域

本发明涉及一种用于在车辆计算机系统内部传输数据的方法、一种相应的存储管理装置、一种相应的存储系统、一种相应的用于车辆的计算机系统以及一种相应的计算机程序。

背景技术

如今的计算机系统基本上以两种类型的存储器工作：快速易失性存储器(随机存取存储器RAM)和不同类型的非易失性存储器(只读存储器ROM、闪存Flash、磁盘Disk)。在此，在也包括智能手机和平板电脑而特别是也包括在车辆或机动车中的信息娱乐系统的移动系统领域中主要使用闪存存储器作为永久性存储器。出于历史原因这在不同的接口处运行。

两种存储器类型应用的分配是由于其不同的特性。非易失性存储器首先包含每个计算机基本上所需要的程序代码，以至少独立地开始工作。根据如今的现有技术这种类型的存储器太慢以至于对于随机读取数据不能达到所期望的速度。易失性存储器类型快几个数量级(特别是在写入时)并且因此优选在正常运行期间使用。如今这甚至也适用于程序代码。为了达到更高的工作速度，在程序开始之前将数据从永久性存储器(ROM/Flash)复制到易失性工作存储器(RAM)并且之后利用在工作存储器中的该副本开始程序运行。

特别是移动设备在不使用的时间中被设置成休眠状态，以省电且获得电池充电。

发明内容

基于该背景利用在此介绍的理念提出了根据独立权利要求的一种改进的用于在计算机系统内部传输数据的方法，进一步提出了一种使用该方法的存储管理装置、一种存储系统、一种计算机系统以及最后提出了一种相应的计算机程序。有利的设计方案由相应的从属权利要求和以下说明得到。

启动计算机系统的时间可取决于直到快速易失性工作存储器准备好提供相应数据所需的时间。专门的独立于微控制器的存储管理装置可实现在易失性存储器、非易失性存储器和微控制器之间快速地复制数据并且同时使微控制器空闲以用于其它任务。

提出了一种方法以用于在计算机系统内部在易失性存储器的存储器接口、非易失性存储器的存储器接口和微控制器的接口之间传输数据，其中该方法具有以下步骤：

响应于表示微控制器引导过程开始的信息，从非易失性存储器的存储器接口读取数据；和

将读取的数据提供给易失性存储器的存储器接口。

计算机系统可理解为个人计算机系统、平板电脑系统、移动系统或嵌入式系统。嵌入式系统可理解为在技术背景中所涉及的嵌入式系统。计算机系统可运行监控功能、控制功能或调节功能或者可在例如加密或解密、编码或解码或者滤波中决定数据处理或信号处理的形式。计算机系统可用在车辆中，例如可用在驾驶员辅助系统或信息娱乐系统中。易失性存储器可理解为当其所存储的信息不被刷新或断电时所存储的信息会丢失的存储器。非易失性存储器可理解为永久性存储器(例如ROM、PROM)或半永久性存储器，尤其是例如EPROM(可擦可编程只读存储器)、EEPROM(电可擦可编程只读存储器)、Flash-EEPROM(USB记忆棒)、FRAM(铁电随机存取存储器)、MRAM(磁性随机存取存储器)或相变RAM。存储器可作为存储模块存在。储存在非易失性存储器中的存储器转储可有利地为了系统启动或在计算机系统的休眠状态之前快速地传输到易失性存储器中，从而计算机系统可快速地运行准备就绪，特别是比在微控制器直接控制复制过程时快速。根据一种实施方式，微控制器的接口可以是微控制器的可选存储管理单元的接口。在提供步骤中，可将所读取的数据进一步提供给微控制器的接口。

根据一种实施方式，信息可代表通过对微控制器的接口所接收的信息。由此信息可以在存储总线上的命令的形式实现。这例如将来可纳入JEDEC标准中。作为替代，信息可代表可通过附加线路传输的信号。

在读取步骤中，可响应于该信息从易失性存储器的存储器接口读取数据，并且补充或替代地从微控制器的接口读取数据。因此可将数据从易失性存储器传输到微控制器并且反之亦然。

在此数据可代表微控制器的完整的工作存储器转储。以这种方式可尽可能快速地将完整的工作存储器转储复制到永久性存储器中。根据不同的实施方式数据也可仅代表完整的工作存储器转储的一个或多个区段。

在提供步骤中，可在非易失性存储器的存储器接口处提供所读取的数据。因此可将易失性存储器的存储器转储储存在非易失性存储器中。也可将由微控制器提供的待存档的数据直接储存在非易失性存储器中。储存在易失性存储器中的存储器转储并且作为补充或替代储存在易失性存储器中的存储器转储的一部分可作为所读取的数据在非易失性存储器的存储器接口处并且补充或替代地在微控制器的接口处被提供。储存在易失性存储器中的信息、即数据既可传输给微控制器又可传输到非易失性存储器。

此外该方法可包括提供状态信号的步骤，其中在提供步骤和/或将数据写入易失性存储器和/或非易失性存储器中的步骤之后在提供状态信号的步骤中将状态信号提供给微控制器，以表示数据传输的结束。因此微控制器可获得关于易失性存储器的可使用性的信息。

该方法可具有压缩或解压缩在读取步骤中所读取的数据的步骤。这个步骤可在读取步骤和提供步骤之间实施。在此在读取步骤中读取的数据可被压缩或解压缩。此外可在提供步骤中提供被压缩的数据并且补充或替代地提供被解压缩的数据。因此可缩减所需要的存储器的大小。此外可缩短传输时间。

非易失性存储器的存储器接口、易失性存储器的存储器接口或微控制器的接口的总线宽度可以不同。在此非易失性存储器的存储器接口特别是可构造用于通过宽8位和/或16位的总线接口连接非易失性存储器，和/或通过多个宽8位和/或16位的总线接口并行连接多个非易失性存储器。在此易失性存储器的存储器接口特别是可构造用于通过宽16位和/或32位的总线接口连接易失性存储器和/或通过多个宽16位和/或32位的总线接口并行连接多个非易失性存储器。此外微控制器的接口可构造用于通过宽32位和/或64位的总线接口连接微控制器。

微控制器可在读取步骤中且补充或替代地在提供步骤中通过DDR协议且补充或替代地通过DDR协议的变型方案被响应。DDR协议可理解为DDR存储协议、用于控制DDR-SDRAM或其变型方案的通信协议或数据协议。

易失性存储器可实施为DDR3存储器或DDR4存储器或者根据DDR协议的其它形式的存储器。非易失性存储器可实施为PCM存储器、并列式SLC Nand闪存存储器、MLC Nand存储器、NOR闪存、eMMC存储器、ROM或硬盘。此外微控制器可实施为分立构件。

提出了一种用于运行计算机系统的方法。计算机系统包括至少一个存储系统和微控制器和非易失性引导存储器，其中存储系统具有易失性存储器和非易失性存储器和存储管理装置，其中存储管理装置的第一接口与非易失性存储器的存储器接口连接并且存储管理装置的第二接口与易失性存储器的存储器接口连接并且存储系统的第三接口与微控制器的接口连接，其中微控制器通过另一接口与引导存储器的接口连接，其中该方法具有以下步骤：

从引导存储器的接口读取启动序列；

使用启动序列初始化计算机系统的设备和/或接口；和

提供信息，以在时间上与初始化计算机系统的步骤并行实施在此提出的用于在计算机系统内部传输数据的方法的变型方案的步骤。

以这种方式可缩短微控制器的引导过程，因为易失性存储器的初始化在时间上可与微控制器的初始化并行实施。

提出了一种存储管理装置以用于在计算机系统内部在易失性存储器的存储器接口、非易失性存储器的存储器接口和微控制器的接口之间传输数据。因此在此介绍的理念进一步提供了一种存储管理装置，其构造用于在相应的设备中执行、控制或实施在此提出的方法的变型方案的步骤。存储管理装置可实施为分立构件或者与所述单元中的至少一个组合在一起。通过本发明的呈存储管理装置形式的本实施变型方案也可快速且高效地实现本发明所基于的目的。存储管理装置也可被称为用于计算机系统的启动加速器。

在本文中存储管理装置可理解为处理传感器信号且据此输出控制信号和/或数据信号的电子设备。存储管理装置可具有可通过硬件和/或软件构造的接口。在通过硬件的构造方式中接口例如可以是所谓的ASIC系统的一部分，其包含存储管理装置的各种功能。而还可行的是，接口为专用集成电路或者至少部分地由分立构件组成。在通过软件的构造方式中接口可以是例如在微控制器上除其它软件模块之外存在的软件模块。

根据一种实施方式易失性和非易失性存储器可通过呈存储管理装置形式的“智能的”功能元件与高速总线连接。功能元件在此承担在两个存储器和例如呈微控制器形式的同样与高速总线连接的处理器之间数据传输的管理任务。以这种方式处理器具有多个未使用的引脚并且更快地获得其(启动)数据。根据一种实施方式，所述存储器的输入和输出都连接在相同的总线上。

此外提出了具有易失性存储器和非易失性存储器以及在此介绍的存储管理装置的变型方案的存储系统。在此易失性存储器、非易失性存储器和存储管理装置布置在共同的载体上。存储管理装置的第一接口与非易失性存储器的存储器接口连接并且存储管理装置的第二接口与易失性存储器的存储器接口连接。共同的载体可理解为电路板或PCB板。存储系统可具有对微控制器的接口。因此存储系统可具有与DDR存储模块的接口相似的接口。

提出了具有在此介绍的存储系统的变型方案和微控制器的计算机系统，其中存储系统的共同载体和微控制器布置在另一载体上，并且其中存储管理装置的第三接口或存储系统对微控制器的接口与微控制器的接口连接。

根据一种实施方式，计算机系统可具有非易失性引导存储器以存储用于执行微控制器引导过程的控制数据。在此微控制器可构造用于通过引导接口从引导存储器读取控制数据，并且为了执行引导过程在时间上与读取步骤(662)并行地使用该控制数据。

还有利的是具有程序代码的计算机程序产品或计算机程序，其可储存在机器可读的载体或存储介质上，如半导体存储器、硬盘存储器或光学存储器，并且用于执行、实施和/或控制根据前述实施方式的其中一个所述方法的步骤，特别是当程序产品或程序在计算机或设备上运行时。

附图说明

下面借助于附图示例性地详细阐述在此提出的方法。其中：

图1示出了计算机系统的方框图；

图2至图5分别示出了根据本发明实施例的计算机系统的方框图；

图6示出了根据本发明一个实施例的方法的流程图；

图7示出了根据本发明一个实施例的方法的流程图；并且

图8示出了具有根据本发明一个实施例的计算机系统的车辆的示意图。

在以下对本发明有利实施例的说明中，对于在不同附图中示出的且作用相似的元件使用相同或相似的附图标记，其中省去了对这些元件的重复性说明。

具体实施方式

图1示出了计算机系统100的方框图。计算机系统100包括易失性存储器102、非易失性存储器104以及微控制器106。易失性存储器102的存储器接口108与微控制器106的存储管理单元112的接口110连接。非易失性存储器104的存储器接口114与微控制器106的另一存储管理单元118的另一接口116连接。微控制器的中央计算单元120与存储管理单元112、另一存储管理单元118以及呈引导ROM122形式的非易失性引导存储器连接。

在一个实施例中，易失性存储器102通过宽32位的存储总线与微控制器106连接并且非易失性存储器104通过宽16位的存储总线与微控制器连接。存储总线也可称为数据总线或简单地仅称为总线。

移动的计算机系统、例如图1所示的计算机系统100使用完全集成计算机所有重要子系统的高度复杂的电路。这也称为“芯片上的系统”。该中央芯片通常被称为微控制器106。为了能够利用其外部连接的存储器102、104工作，其集成了所谓的引导ROM 122，该引导ROM包含用于第一动作的程序代码，即所谓的引导加载程序。利用该初始启动程序可实现操作系统的加载和运行。在那之后才会加载且运行所谓的应用程序。在现代计算机系统中尽管提高了计算能力但该整个过程还是需要在6秒至几分钟范围中的相对较长的时间。这归因于同样提高的软件复杂性。

从可携带个人计算机(笔记本电脑、手提电脑)领域已知不同的待机状态：

挂起到内存：在此所有不需要的外围设备被关机(有序地被关闭)并且软件进入非活动状态，其中获得易失性存储器102的内容。这意味着，存储器102继续被供电并且处于所谓的自刷新模式，在其中存储器仅通过存储单元的持续更新获得其内容。可相对较快地建立该状态且也可再次脱离该状态。然而为此需要待机电流。这对于长时间的运行中断还是不够低的，例如在机动车中对于信息娱乐设备需要100μA的待机电流并且充其量有1mA以下值的容差。这以目前常规的存储器大小(约1GByte)不可实现。

挂起到硬盘：在该模式中工作存储器102的内容被完全复制到硬盘104上并且计算机被完全关闭。在恢复到正常运行模式时，虽然再次进行整个外设初始化，但是完全且相对较快地再次建立最近一次的状态。所需要的时间虽然明显比在冷启动时短，但对于许多应用(例如在机动车中倒车影像的显示或警报音的播放)可能过长。

在机动车中，信息娱乐系统通常在唤醒之后完全重新地被引导加载。然而为了更快地提供一些功能，采取特殊的预备措施。例如对于特别对时间比较严格的要求存在附加的子系统(例如单机CAN控制器)或者使用意味着附加成本的旁路解决方案。

仅作为范例，易失性存储器102、非易失性存储器104以及微控制器106可分别实施为分立构件。作为替代，元件中的至少两个可集成在一个构件中，从而也可实现完全集成的解决方案。

图2示出了根据本发明一个实施例的计算机系统200的方框图。计算机系统200具有存储系统230以及微控制器206。存储系统230、微控制器206以及供电监控设备232作为三个分立构件或设备布置在载体233上。代替分立构件也可选择集成的实现方式。

微控制器206具有对存储器或存储系统230的接口210。微控制器206可具有可选的存储管理单元212。在这种情况中，存储管理单元212具有对存储器或存储系统230的接口210。如果在以下实施例中以存储管理单元212进行说明，则其仅视为可选。如果没有存储管理单元212，则相应说明的存储管理单元212的接口应理解为微控制器的接口。

存储系统230包括布置在共同载体235上的至少一个存储管理装置234、易失性存储器202和非易失性存储器204。存储管理装置234也称为快速单机运算器234或存储管理器234。存储系统230的设备的共同载体235布置在计算机系统200的载体233上并且与之耦合。存储管理装置234的第一接口236与非易失性存储器204的存储器接口214连接。存储管理装置234的第二接口238与易失性存储器202的存储器接口208连接。存储管理装置234的第三接口240与微控制器206的存储管理单元212的接口210连接。

在图2所示的实施例中，易失性存储器202包括至少两个模块，其分别通过宽16位的数据总线与存储管理装置234的第二接口238耦合，例如通过DDR存储协议的变型方案。非易失性存储器204包括至少两个模块，其分别通过宽8位的数据总线与存储管理装置234的第一接口236耦合。在所示实施例中，微控制器206或微控制器206的存储管理单元212的接口210通过宽32位的数据总线与存储管理装置234的第三接口耦合。

在不同的实施例中，接口或连接接口的总线的总线宽度会改变。因此在实施例中非易失性存储器204的存储器接口214构造用于通过宽8位和/或16位的总线接口连接非易失性存储器204，和/或通过多个宽8位和/或16位的总线接口并行连接多个非易失性存储器204。此外易失性存储器202的存储器接口208构造用于通过宽16位和/或32位的总线接口连接易失性存储器202，和/或通过多个宽16位和/或32位的总线接口并行连接多个非易失性存储器204。在实施例中存储管理单元212的接口210构造用于通过宽32位和/或64位的总线接口连接微控制器206。

供电监控设备232通过相应的接口既与微控制器206又与存储管理装置234连接。供电监控设备232构造用于提供状态信号，该状态信号包括对电源中断的提示。

微控制器206和存储管理装置234通过另一连接彼此耦合，以交换命令或状态消息。

存储管理装置234配有闪存存储器242，其例如作为引导ROM在初始化中提供启动程序。根据不同的实施例，闪存存储器242被集成到存储管理装置234中，或者替代地通过相应的接口与存储管理装置234连接。

存储管理装置234构造用于响应于信息从非易失性存储器204的存储器接口214读取数据，并且在易失性存储器202的存储器接口208处或在存储管理单元212的接口210处提供所读取的数据。

作为补充，在一个实施例中存储管理装置234构造用于响应于该信息从易失性存储器202的存储器接口208或从存储管理单元212的接口210读取数据，并且补充地在非易失性存储器204的存储器接口214处将提供所读取的数据。因此储存在非易失性存储器204中的存储器转储可有利地在系统启动时或者在计算机系统200唤醒时高效地被传输到易失性存储器202中并且被提供给微控制器206。此外易失性存储器202的存储器转储可高效地被储存在非易失性存储器204中以便之后在相应的系统状态中唤醒计算机系统200。

在一个实施例中存储管理装置234构造用于，当复制过程结束时、即例如当存储器转储已经从非易失性存储器204传输到易失性存储器202中时提供状态信号。在一个实施例中，当存储器转储的预定部分从非易失性存储器204传输到了易失性存储器202中时已经通过状态信号加以表明。

在一个实施例中，存储管理装置234进一步构造用于解压缩储存在非易失性存储器204中的数据，并且将解压缩的数据提供给易失性存储器202或微控制器206。在该实施例中，存储管理装置234进一步构造用于压缩由易失性工作存储器202的存储器接口208或存储管理单元212的接口210读取的数据，之后该数据作为压缩数据被提供给非易失性存储器204的存储器接口214。

图2所示的实施例表明了一种解决方案以将已知的“挂起到硬盘”(空闲状态或休眠)的方法应用到现代计算机系统200上并且使其不仅在时间性能方面而且在成本最小化方面显著改善。有利地实现了在供电完全切断之后显著加快计算机系统200的启动，以便即使在最小的静态电流消耗下也实现计算机系统200的足够快速的可用性。由此避免了对特殊要求的许多特别措施。

因为计算机系统200通常具有相对较大的工作存储器202，其允许在正常运行中利用该存储器202执行大部分任务，所以本方法的理念是，将完整的工作存储器转储尽可能快速地复制到永久性存储器204中。这在图1所示的解决方案中通过主处理器进行，该主处理器对于两种类型的存储器分别具有不同的接口，其中在图1所示的计算机系统的实施例中用于永久性存储器(特别是在闪存存储器中)的接口没有对主工作存储器(例如DDR3)的接口快。不同于图1，图2所示的实施例的方面是引入了外部的存储管理单元234，其也被称为内存控制器234、运算单元234或加速器234，其任务是在快速的工作存储器接口208处在引导加载阶段采取自主控制并且直接以来自较慢的永久性存储器204的所期望的内容填充易失性存储器202。该过程可在可重新定义的内部接口处并行，并且此外通过取消顺序的程序处理(简单的复制)变得更快。作为替代，在其它情况下比较简单的运算单元234中可使用压缩或解压缩算法。由此在较小的数据量下在永久性存储器侧的较慢的数据流被转换成在较高的速度下在RAM侧的较大的数据量(并且反之亦然)。

对两种可能性中哪一个更有利的权衡在很大程度上由永久性存储器204的速度决定。在此使用刚刚新进入市场的PCM器件(相变存储器)是有意义的，因为其明显比现有的闪存存储器快。

在附加的运算单元234激活期间，主处理器206总归会执行其如以往那样从其引导ROM处理的必要的初始化工作。仅仅是将顺序调整为使得不同于往常而首先初始化RAM202—这替代地由加速单元234执行。对于引导ROM无法提供足够的容量以在复制过程中使主处理器206执行其他任务的情况，通过将已经准备的RAM区域事先提供给主处理器206可进行活动嵌套。

特别有利的是将永久性存储器204、加速器234和工作存储器202的功能单元结合成也称为多芯片模块230的存储器系统230。由此产生新的优化的存储单元230，其仅还通过外部接口240连接在微控制器206处—如迄今为止的工作存储器202一样。

这省去了迄今在微控制器处的闪存接口—不仅省去了内部的存储管理单元而且省去了相应的连接部：

示例1：

具有16位总线宽度的NOR闪存：16×数据+25×地址+5×控制＝46个引线/引脚

典型的最大速度：读取128MByte/s，写入1.2MByte/s

示例2：

具有8位总线宽度的eMMC(被管理的NAND闪存)：8×数据+3×控制＝11个引线/引脚

典型的最大速度：读取44MByte/s，写入20MByte/s

而具有32位宽度的RAM接口仍然存在并且例如以533MHz(或更大)运行：

533MHz DDR*32位＝1066T/s*4Byte＝最大4264GByte/s

通常对于永久性存储器204还提供有其它接口，但是所有的永久性存储器都需要自己的特殊接口并且有类似的成本速度两难问题。

图2示出了根据本发明的组件的原理结构。给出的是通过内存管理单元212具有快速的工作存储器接口210的微控制器206，内存管理单元通过外部总线将快速的易失性存储器202(RAM)连接到系统上。

新的是连接在中间的快速单机运算器234(控制器)，其通过接口240提供标准化的RAM模块接口(JEDEC，例如JESD79)。然后通过第二接口238连接标准化的RAM模块202本身。现在运算单元234具有附加的存储器接口236，通过该存储器接口连接一个或多个非易失性存储器204。由此运算单元234可使多个较慢的永久性存储器204快速连接到主运算单元206(微控制器206)。通过在外部存储系统230中的并行也已经加速了存储器的直接的常规使用。这例如可通过闪存存储器204的显示在微控制器206的RAM接口210上的扩展地址区域中进行。

现在新功能是，在接上电源电压之后并且按照中央单元和/或系统监控器232(系统电源管理器)的信息，运算单元234自主地进行从非易失性存储器204到工作存储器202中的快速复制过程。这根据信息可以是系统重启(冷启动)，在其中相应准备的存储器副本代替在永久性存储器204中的通常的程序数据被保存。第二重要模式是通过工作存储器转储恢复正常运行，该工作存储器转储在运行中断的时间点被储存在永久性存储器204的为此保留的区域中。

运算单元234合乎逻辑地还提供第三功能，该第三功能自动地在永久性存储器204中生成易失性存储器202的存储器转储。该优点产生于在此由运算单元234在内部运行的程序的简单性。这实现了很短的启动时间从而实现了更快的可用性。

此外运算单元234可最优化快速地执行该受限的功能。在该自动的功能在主运算单元206之外执行时，主运算单元206可执行其他必要的初始化步骤。这种并行是该组件的另一优点。

该优点的利用主要取决于引导ROM的大小和可变性。为了在此克服可能的限制，根据本发明的组件的主要变型方案是将待处理的整体存储区域分块，以通过两个并行活动的时间交错充分利用两个单元的运算能力。这例如对于系统启动意味着，在工作存储器202的第一部分完成准备之后，这通过信号传达给主运算单元206并且其开始运行在存储区域中程序代码，而剩余的存储器202继续通过外部单元234准备。

这种分块可有利地用于在多个阶段中进行引导加载过程，以便在对时间要求不是很严格的功能继续在后台准备期间已经快速地使所需要的功能可供使用。由此在车辆信息娱乐领域中可在没有复杂的附加硬件的情况下实现典型的要求，例如“提早钟鸣”(声音警报信号)或“倒车影像的快速开启”。

由永久性存储器204的类型的选择得到基本组件的不同形式。该过程的期望的加速可最简单地通过尽可能快的永久性存储器204实现，这例如是使用PCM(相变存储器)时的情况。该存储器至少在读取时几乎与通常的工作存储器(例如DDR3)一样快。对于这种情况，运算单元234也在接口236上提供相似的接口。于是在永久性存储器204中的存储需求至少双倍于在易失性存储器202中的容量。

另一形式是使用并行的Nor闪存存储器或SLC-Nand闪存存储器，其同样在读取时达到相当高的速度并且具有足够高的可靠性(不同于价格低廉的MLC-Nand)。在这种情况下可提供在其它情况下由微控制器206提供的另一接口。由此在微控制器206中不再需要该接口。省去了为此所需的连接部和外部接线的总线。在此同时管理多个分别仅具有宽8位的连接的闪存芯片实现了相应的加速。

与eMMC组件相似，外部存储单元230的控制器234有利地也接管闪存存储器的典型的管理任务—例如纠错(ECC)、磨损分布(wear out leveling)和坏块管理(bad blockmanagement)。

在另一根据本发明的变型方案中，运算单元234附加有压缩和解压缩的功能，从而在由RAM 202复制到永久性存储器204中时减少了数据量，这一方面在写入时减轻了闪存存储器204的速度劣势并且另一方面在永久性存储器204中要求更小的容量。

图3示出了根据本发明一个实施例的计算机系统200的方框图。计算机系统200包括存储系统230、微控制器206以及供电监控设备232。计算机系统200可以是图2所示计算机系统200的一个实施例。存储系统230包括存储管理装置234，其如已在图2中所示与非易失性存储器204以及易失性存储器202连接。微控制器206的存储管理单元212的接口210通过易失性存储器202的第二接口240与存储系统230连接。

因此图3示出了根据本发明的组件的原理结构。给出的是具有快速工作存储器接口210的微控制器206，该接口通过外部总线将快速易失性存储器202(RAM)连接到系统200处。在图3所示的形式中RAM 202具有两个允许同时存取的外部接口(双端口RAM)。在存储器202的第二接口208处连接有存储管理装置234。存储管理装置234又具有第二存储器接口236，通过该第二存储器接口连接非易失性存储器204，例如具有高容量的Nand闪存存储器(eMMC)。

图4示出了根据本发明一个实施例的计算机系统200的方框图。计算机系统200可以是在前述附图中所示的计算机系统200的一个实施例。在此总线开关450被接入到易失性存储器202和在微控制器206中的内存控制器212之间，其将易失性存储器202暂时直接与单机运算器234连接。运算器234例如可通过CPLD实现。该运算单元234又仅通过适当的接口与非易失性存储器204连接。因此微控制器206不再有自己的对非易失性存储器204的连接并且不再通过从非易失性存储器中直接读取程序代码启动。内部引导加载程序相应地被调整，使得替代地在RAM 202的程序运行继续之前通过相应的控制线进行与单机运算器234、即“启动加速器”234的通信。

在所有变型方案中与供电监控器232的控制线连接都是有利的，以在车载电网崩溃的情况下通过启动加速器234有序地引入快速的数据恢复，只要电源的后备存储允许。即使对于这种“欠压情况”启动加速器也如在待机状态中提供可能的完整备份的改善，以加快再次启动到之前的状态。所述的组件可通过简单地扩展现有标准(JEDEC，例如JESD79)成为现成提供的复杂的存储模块。

图5示出了根据本发明一个实施例的计算机系统200的方框图。计算机系统200可以是在前述附图中所示的计算机系统200的一个实施例。图5示出了根据本发明的组件的另一有利的形式。在该形式中易失性存储器202通过总线连接到包含32个数据线的微控制器206处，这在现代计算机系统200中是现有的标准。而同时目前用于闪存存储器204的数据总线宽度的标准是具有16个数据线，也就是说，闪存接口在此也具有速度劣势。在该形式中加速器模块234提供不止一个接口以用于连接非易失性存储器204。从而在使用两个闪存模块204的情况下特别是即使在关键写入中也已经实现速度的加倍。在通过使用CPLD(复杂可编成逻辑器件)实现加速器功能时，通过提供完整的第二RAM存储器接口简单地一起接管总线开关450的功能。该接口与在微控制器206中的存储器接口210连接。正是这种组件也可有利地构造为总模块230，其又特别有利地作为直接在芯片平面上的多芯片封装(MCP)。

图6示出了用于在根据本发明一个实施例的计算机系统内部传输数据的方法660的流程图。用于在计算机系统内部在易失性存储器的存储器接口、非易失性存储器的存储器接口和微控制器的存储管理单元的接口之间传输数据的方法660包括响应于信息而从非易失性存储器的存储器接口读取数据的步骤662以及在易失性存储器的存储器接口和/或微控制器的存储管理单元的接口处提供所读取的数据的步骤664。

在一个实施例中，方法650可在前述附图所示的存储管理装置230的变型方案上实施。

在一个实施例中，在读取步骤662中响应于该信息通过易失性存储器的存储器接口和/或存储管理单元的接口读取数据。在提供步骤664中在非易失性存储器的存储器接口处提供所读取的数据，和/或在非易失性存储器的存储器接口和/或存储管理单元的接口处提供储存在易失性存储器中的存储器转储和/或其中的一部分作为所读取的数据。

在一个实施例中，方法660包括可选的压缩和解压缩的步骤666，其在读取步骤662和提供步骤664之间实施。在可选的压缩和解压缩步骤666中，在读取步骤662中所读取的数据被压缩和/或解压缩，以便之后在随后的提供步骤664中提供被压缩的数据和/或被解压缩的数据。

图7示出了用于运行根据本发明一个实施例的计算机系统的方法770的流程图。用于运行计算机系统200的方法770包括至少一个读取步骤772、初始化步骤774以及提供步骤776。计算机系统200可以是在图2至图5中所述计算机系统200的一个实施例，其中微控制器通过另一接口与引导ROM的接口连接。在读取步骤772中从引导ROM的接口读取启动序列。在此启动序列可以是程序代码或命令序列。在初始化步骤774中通过使用所读取的启动序列初始化计算机系统的设备和接口。与初始化步骤774并行地为存储系统或存储系统的存储管理装置提供信息，以便与初始化步骤并行地至少实施已经在图6中所示的用于在计算机系统内部传输数据的方法660的变型方案的读取步骤662和提供步骤664。

在一个实施例中，信息的提供是启动序列的命令并且触发存储系统的易失性存储器的初始化。

图8示出了具有根据本发明一个实施例的计算机系统200的车辆880的示意图。计算机系统200可以是在图2至图5中所述计算机系统200的一个实施例。

车辆880具有信息娱乐系统882。信息娱乐系统882包括计算机系统200的变型方案以及至少一个与计算机系统200耦合的设备884，例如显示器884。在此信息娱乐系统882代表性地表示包括计算机系统200的装置882。替代的实施例例如为具有计算机系统200的驾驶员辅助系统882。

所说明的且在附图中示出的实施例仅作为示例列出。不同的实施例可完全地或关于单个特征彼此结合。一个实施例也可通过另一实施例的特征加以补充。此外在此介绍的方法步骤可重复地以及不同于所述顺序地实施。

如果一个实施例在第一特征和第二特征之间包括“和/或”连接词，则这可解读为该实施例根据一种实施方式既具有第一特征又具有第二特征并且根据另一实施方式或者仅具有第一特征或者仅具有第二特征。

Claims (17)

1.一种用于在计算机系统(200)内部在易失性存储器(202)的存储器接口(208)、非易失性存储器(204)的存储器接口(214)和微控制器(206)的接口(210)之间传输数据的方法(660)，其中所述方法(660)具有以下步骤：

响应于表示所述微控制器(206)的引导加载过程开始的信息，从所述非易失性存储器(204)的存储器接口(214)读取(662)数据；以及

将所读取的数据提供(664)给所述易失性存储器(202)的存储器接口(208)。

2.根据权利要求1所述的方法(660)，其中所述信息代表通过针对所述微控制器(206)的接口接收的信息。

3.根据前述权利要求中任一项所述的方法(660)，其中在所述读取步骤(662)中响应于所述信息从所述易失性存储器(202)的存储器接口(208)和/或所述微控制器(206)的接口(210)读取数据。

4.根据前述权利要求中任一项所述的方法(660)，其中所述数据代表所述微控制器(206)的完整的工作存储器转储。

5.根据前述权利要求中任一项所述的方法(660)，所述方法具有在所述提供步骤(664)结束之后将状态信号提供给所述微控制器(206)的步骤(664)，以通过信号表示数据传输的结束。

6.根据前述权利要求中任一项所述的方法(660)，所述方法具有将在所述读取步骤(662)中所读取的数据压缩或解压缩的步骤(666)。

7.根据前述权利要求中任一项所述的方法(660)，其中所述非易失性存储器(204)的存储器接口(214)和/或所述易失性存储器(202)的存储器接口(208)和/或所述微控制器(206)的接口(210)的总线宽度不同，特别是其中所述非易失性存储器(204)的存储器接口(214)构造用于通过宽8位和/或16位的总线接口连接所述非易失性存储器(204)和/或并行地通过多个宽8位和/或16位的总线接口连接多个非易失性存储器(204)，和/或其中所述易失性存储器(202)的存储器接口(208)构造用于通过宽16位和/或32位的总线接口连接所述易失性存储器(202)和/或并行地通过多个宽16位和/或32位的总线接口连接多个非易失性存储器(204)，和/或其中所述微控制器(206)的接口(210)构造用于通过宽32位和/或64位的总线接口连接所述微控制器(206)。

8.根据前述权利要求中任一项所述的方法(660)，其中所述微控制器(206)在所述读取步骤(662)中和/或在所述提供步骤(664)中通过DDR协议和/或DDR协议的变型方案被响应。

9.根据前述权利要求中任一项所述的方法(660)，其中所述易失性存储器(202)实施为DDR3存储器或DDR4存储器，和/或其中所述非易失性存储器(204)实施为PCM存储器和/或并列式SLC-Nand闪存存储器和/或MLC-Nand存储器和/或NOR闪存和/或eMMC存储器和/或ROM和/或硬盘。

10.一种用于运行至少包括存储系统(230)和微控制器(206)和非易失性引导存储器(122)的计算机系统(200)的方法(770)，其中所述存储系统(230)具有易失性存储器(202)和非易失性存储器(204)和存储管理装置(234)，其中所述存储管理装置(234)的第一接口(236)与所述非易失性存储器(204)的存储器接口(214)连接并且所述存储管理装置(234)的第二接口(238)与所述易失性存储器(202)的存储器接口(208)连接并且所述存储系统(230)的第三接口(240)与所述微控制器(206)的接口(210)连接，其中所述微控制器(206)通过另一接口与所述引导存储器(122)的接口连接，其中所述方法(770)具有：

从所述引导存储器(122)的接口读取(772)启动序列；

使用所述启动序列初始化(774)所述计算机系统(200)的设备和/或接口；以及

提供(776)所述信息，以在时间上与所述计算机系统(200)的所述初始化步骤(774)并行地实施根据前述权利要求中任一项所述的方法(660)的步骤。

11.一种用于在计算机系统(200)内部在易失性存储器(202)的存储器接口(208)、非易失性存储器(204)的存储器接口(214)和微控制器(206)的接口(210)之间传输数据的存储管理装置(234)，其中所述存储管理装置(234)具有用于执行根据权利要求1至10中任一项所述方法(660)的步骤的设备。

12.一种具有布置在共同载体(235)上的实施为分立元件的易失性存储器(202)和实施为另一分立元件的非易失性存储器(204)以及根据权利要求11所述的存储管理装置(234)的存储系统(230)，其中所述存储管理装置(234)的第一接口(236)与所述非易失性存储器(204)的存储器接口(214)连接并且所述存储管理装置(234)的第二接口(238)与所述易失性存储器(202)的存储器接口(208)连接。

13.根据权利要求12所述的存储系统(230)，其中所述易失性存储器(202)实施为分立元件，所述非易失性存储器(204)实施为另一分立元件，并且所述微控制器(206)实施为附加的分立元件。

14.一种用于车辆的计算机系统(200)，其中所述计算机系统(200)具有根据权利要求12所述的存储系统(230)和所述微控制器(206)，其中所述存储系统(230)的所述共同载体(235)和所述微控制器(206)布置在另一载体(233)上，并且其中所述存储管理装置(234)的第三接口(240)与所述微控制器(206)的接口(210)连接。

15.根据权利要求14所述的计算机系统(200)，具有非易失性引导存储器(122)以存储用于执行所述微控制器(206)的引导加载过程的控制数据，其中所述微控制器(206)被构造用于通过引导接口从所述引导存储器(122)读取所述控制数据，并且在时间上与所述读取步骤(662)并行地使用所述控制数据以执行所述引导加载过程。

16.一种计算机程序，设置用于执行根据前述权利要求中任一项所述方法(660)的所有步骤。

17.一种机器可读的存储介质，在所述存储介质上存储有根据权利要求16所述的计算机程序。