CN107070406A - 可重配置单变压器正交电压控制振荡器 - Google Patents

可重配置单变压器正交电压控制振荡器 Download PDF

Info

Publication number
CN107070406A
CN107070406A CN201611271612.XA CN201611271612A CN107070406A CN 107070406 A CN107070406 A CN 107070406A CN 201611271612 A CN201611271612 A CN 201611271612A CN 107070406 A CN107070406 A CN 107070406A
Authority
CN
China
Prior art keywords
node
conducting channel
inductor
optional conducting
section point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201611271612.XA
Other languages
English (en)
Other versions
CN107070406B (zh
Inventor
S·卡利亚
B·A·克雷默
S·桑卡兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN107070406A publication Critical patent/CN107070406A/zh
Application granted granted Critical
Publication of CN107070406B publication Critical patent/CN107070406B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B27/00—Generation of oscillations providing a plurality of outputs of the same frequency but differing in phase, other than merely two anti-phase outputs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
    • H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
    • H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1228—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
    • H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
    • H03B5/1296—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the feedback circuit comprising a transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B2200/00—Indexing scheme relating to details of oscillators covered by H03B
    • H03B2200/006—Functional aspects of oscillators
    • H03B2200/0078—Functional aspects of oscillators generating or using signals in quadrature

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

本发明涉及可重配置单变压器正交电压控制振荡器。一种正交电压控制振荡器(QVCO)(200)。所述QVCO包含用于提供第一正交信号(I+)的第一节点(204)、用于提供第二正交信号(Q+)的第二节点(206)、用于提供第三正交信号(Q‑)的第三节点(208)，以及用于提供第四正交信号(I‑)的第四节点(210)。所述QVCO进一步包含连接在所述第一节点和所述第二节点之间的第一线圈(C1)，和连接在所述第三节点和所述第四节点之间的第二线圈(C2)。所述第一线圈和第二线圈正磁耦合。

Description

可重配置单变压器正交电压控制振荡器
相关申请交叉引用
不适用。
关于联邦政府赞助研究或开发的声明
不适用。
技术领域
优选的实施例涉及电压控制振荡器(VCO)技术，且更确切地说，涉及正交 VCO(QVCO)。
背景技术
VCO是输出具有某一频率的振荡信号的装置(即，振荡器)，所述频率由 施加到VCO的输入电压的电平控制。因此，到VCO的固定DC输入电压应理 想地产生固定输出频率信号，而所述输入电压还可被改变以便改变VCO输出频 率。因此，关于后者，可施加调制输入信号以使得VCO输出具有调制频率(或 相位)的信号。
打包超过1位/符号以用于传送数据并与优选实施例相关的特定类型的调制 方案是正交相移键控(QPSK)。在QPSK中，VCO提供正交振荡信号，由此用 作QVCO，其中所述正交信号由四个不同的振荡信号组成，每一振荡信号彼此 间隔90度。更具体地说，作为一种相移键控(PSK)，QPSK通过调制(即， 改变)载波信号的相位来传送数据。QPSK中的术语“正交”指示数据调制存在 四个不同相位，每一相位优选地彼此正交。因此，更具体地说，单一数据量， 或“符号”，可通过四个可用相位中的任一个表示，所述四个可用相位通常在 QPSK星座中均布在彼此间隔90度并定位成与实轴成角度π/4、3π/4、5π/4以 及7π/4的位置处。这些单独的位置中的每一位置可表示两个二进制位的四个组 合中的不同组合，由此准许表示二进制值11、01、00或10的符号的传送。在 QPSK中，此类数据通常通过将某一位流分成两个单独的位流来调制和解调， 所述两个单独的位流表示为标明为I的同相位流和标明为Q的正交相位。I数据 通过第一信号(例如，正弦波)调制，而Q数据通过与第一信号间隔90度的 第二信号(例如，余弦波)调制，其结果相加以提供所发射的QPSK信号。解 调以逆过程实现。
根据前述内容，关于QPSK方法应注意的是所述方法涉及正交相位，且在 电子电路中，此类相位通常使用VCO实施，所述VCO锁定成正交，也就是说， 具有四个不同输出，所述输出如先前所介绍彼此间隔90度。此架构通常被称为 正交VCO，或缩写为QVCO。另外，还可使用正交本地振荡，且正交本地振荡 在其它应用中也是重要的，例如在接收器中的镜像抑制。因此，借助另外的背 景，下文描述三个现有技术QVCO。
图1说明通常以10示出的现有技术源极耦合QVCO的示意图，且如下文 所示，所述源极耦合QVCO由于将信号耦合在对应的晶体管源极节点之间的性 质而获得其名称。QVCO10包含两个对称的振荡电路20和40，所述振荡电路 20和40电感耦合在一起以便将这两个电路的操作和振荡信号锁定为正交，如 稍后将描述。因为电路20和40是对称的，所以以下论述将通过实例详述电路 20，其后是对可比较的电路40的论述。
振荡电路20包含第一电感器22和第二电感器24，其各自具有对应的第一 端子22T1和24T1，第一端子22T1和24T1经连接以接收示出为VDD的固定电压电 位，或注意，电感器22和24可表示单一电感器，其具有连接到该电感器的中 心抽头的VDD。电感器22的第二端子22T2连接到节点26，节点26还连接到nMOS 晶体管28的漏极，且电感器24的第二端子24T2连接到节点30，节点30还连 接到nMOS晶体管32的漏极。nMOS晶体管28和32的源极连接到节点34，且nMOS晶体管28和32的栅极交叉耦合，也就是说，nMOS晶体管28的栅极 连接到nMOS晶体管32的漏极，且nMOS晶体管32的栅极连接到nMOS晶体 管28的漏极。节点34连接到第三电感器36的第一端子36T1，且第三电感器 36的第二端子36T2接地。最后，应注意，节点26提供第一振荡输出信号I+， 且节点30提供第二振荡输出信号I-，其中这两个信号是反相的(即，理想地间 隔180度)并且部分响应于来自振荡电路40的感生信号而出现，如稍后还进一 步详细论述。
如上文所介绍，振荡电路40可在装置和连接上与振荡电路20比较。然而， 如现将了解，振荡电路40部分响应于来自振荡电路20的感生信号而提供正交 Q输出。具体地说，振荡电路40包含第一电感器42和第二电感器44，其各自 具有对应的第一端子42T1和44T1，第一端子42T1和44T1经连接以接收固定电压 电位VDD，(或同样地，那两个电感器是在其中心抽头处具有VDD的单一电感 器)。电感器42的第二端子42T2连接到节点46，节点46还连接到nMOS晶体 管48的漏极，且电感器44的第二端子44T2连接到节点50，节点50还连接到 nMOS晶体管52的漏极。nMOS晶体管48和52的源极连接到节点54，且nMOS 晶体管48和52的栅极交叉耦合，也就是说，nMOS晶体管48的栅极连接到 nMOS晶体管52的漏极，且nMOS晶体管52的栅极连接到nMOS晶体管48 的漏极。节点54连接到第三电感器56的第一端子56T1，且第三电感器56的第 二端子56T2接地。最后，应注意，节点46提供第一振荡输出信号Q+，且节点 50提供第二振荡输出信号Q-，其中这两个信号理想地间隔180度，并且部分响 应于来自振荡电路20的感生信号而出现，如稍后还进一步详细论述。
现在通常针对此文件中的上下文描述QVCO 10的操作，其中另外的方面容 易被所属领域的技术人员知晓或可由所属领域的技术人员确证。首先参看振荡 电路20，一般来说，可观察到关于电感器22和24以及nMOS晶体管28和32 的振荡回路。特别地，利用此回路，能量在电感和固有晶体管电容之间振荡， 且同时电阻也存在于电路中，所述电阻往往会减小电路的响应，如在VCO领域 中已知，nMOS晶体管28和32的栅极的交叉耦合提供负电导，有时也称为-R， 以便补偿此电阻并将回路维持在振荡中。因此，此回路提供振荡信号I+和I-，当在回路中交换能量时且给定nMOS晶体管28和32交叉耦合，该振荡信号I+ 和I-使得那些晶体管中的一个的漏极电压升高而另一个的漏极的电压以互补方 式下降，且反之亦然，使得在那些漏极处的I+和I-是反相信号，也就是说，它 们保持彼此间隔180度(即，半个周期)。除上文描述的回路操作外，还应注意， 当节点26和30中的一个升高时，另一个下降，由此在另一节点处产生对称和 互补信号，其中这些信号还经由nMOS晶体管28和32施加到电感器36。电感 器36随后将此能量耦合到振荡电路40的电感器56，也就是说，耦合到nMOS 晶体管28和32的源极的电感器36作为两线圈变压器中的一个线圈耦合到振荡 电路40的电感器56，由此耦合到nMOS晶体管48和52的源极。因此，nMOS 晶体管28和32的源极到nMOS晶体管48和52的源极的耦合使得QVCO 10 的描述词为源极耦合装置。此外，电感器36和56之间的耦合的极性通过图示 中的已知点规定(dot convention)示出，且因此，在相对于电感器36的一个方 向上的电流对应于在电感器56中在相反方向上的电流。因此，如下文进一步了解，电感器36和56有效地形成变压器，由此一个回路的反向信号注入到另一 个回路中，且两个耦合电感器的反向电流维持彼此之间的相反电流和电压以及 相移同步。
参看振荡电路40，其通常以与振荡电路20相同的方式操作，但是以相移 方式操作，且因此假定读者熟悉先前论述，现将关于可比较的电路40简要概述 先前论述。通常，电感器42和44以及nMOS晶体管48和52的回路振荡，且 在那些晶体管的漏极处的相反互补电位提供反相输出配对Q+和Q-。另外，所 述回路通过来自电路20且经由其电感器36并进入到振荡电路40中的对应的电 感器56的信号I+和I-的耦合来调制。
已经描述电路20和40的一般操作，另外应注意，相对于振荡电路40，此 类操作将振荡电路20锁定为正交。如上文所描述，在每一电路中，输出(即， Q+和Q-或I+和I-)是反相信号。特别地，振荡电路20包含电感器36，且振荡 电路40包含电感器56，且可选定每一电感器的电感，使得公共源极节点(即， 节点34或节点54)的频率将在每一电路的对应反相信号的频率的两倍处谐振， 由此始终将每一电路的源极电压维持在漏极电压之下；因此，在电路20中，节 点34处的电压保持在任一节点26和30处的电压之下，且在电路40中，节点 54处的电压保持在任一节点46和50处的电压之下。此外，在足够的电流通过 电感器36和56中的每一个的情况下，回路非线性将在奇模(odd mode)和偶 模(even mode)之间进行选择，从而选择哪一个具有较高的振荡幅度。就此而 言，奇模将占优势，由此将两个振荡电路锁定为相对于彼此正交。如通过点规 定示出，如电感器36和56之间的电磁耦合进一步确保奇模，因为，如各点所 指示，维持负电磁耦合因子(即，在相反方向上的电流)，所述负电磁耦合因子 在电感器36和38的选定值的情况下，将在节点34和54处的公共源极电压维 持成相对于彼此反相(例如，在总振荡频率的两倍处)，由此将电路锁定在奇模 中并将输出节点锁定成正交。因此，当同相或正交节点(26、30、46或50)中 的任一个改变时，其它节点中的每一个将改变并保持锁定为正交，也就是说， 将四个信号中的每一个维持成彼此间隔90度。
图2说明通常以60示出的现有技术漏极栅极耦合QVCO的示意图，且如 下文所示，所述漏极栅极耦合QVCO由于将信号耦合在一个振荡电路中的漏极 和另一个振荡电路中的晶体管栅极之间的性质而获得其名称。QVCO 60包含偏 压控制电路62，偏压控制电路62可根据已知原理构造以用于对QVCO加偏压， 且更确切地说，用于对QVCO 60加偏压，如下文进一步探究。QVCO 60还包 含两个对称的振荡电路70和100，振荡电路70和100电感耦合在一起以便将 这两个电路的操作和振荡信号锁定为正交，如稍后将描述。因为电路70和100 是对称的，所以以下论述将通过实例详述电路70，其后是对可比较的电路100 的概述。
振荡电路70包含第一电感器72和第二电感器74，第一电感器72和第二 电感器74各自具有连接到电阻器R1的第一端子的对应的第一端子72T1和74T1， 其中电阻器R1的第二端子经连接以接收示出为VDD的固定电压电位。电感器 72的第二端子72T2连接到节点76，节点76还连接到nMOS晶体管78的漏极， 且电感器74的第二端子74T2连接到节点80，节点80还连接到nMOS晶体管 82的漏极。nMOS晶体管78的源极和nMOS晶体管82的源极连接到节点84。nMOS晶体管78的栅极连接到电感器86的第一端子86T1，且nMOS晶体管82 的栅极连接到电感器88的第一端子88T1。电感器86和88的对应的第二端子 86T2和第二端子88T2连接在一起，且连接到电阻器R2的第一端子，电阻器R2将其第二端子连接到电感器72和74的端子72T1和74T1。节点84连接到nMOS 晶体管90的漏极，nMOS晶体管90将其源极接地且将其栅极连接到偏压控制 电路62。最后，应注意，节点76提供第一振荡输出信号I+，且节点80提供第 二振荡输出信号I-，其中这两个信号理想地间隔180度，并且部分响应于来自 振荡电路100的感生信号而出现，如稍后还进一步详细论述。
如上文所介绍，振荡电路100可在装置和连接上与振荡电路70比较。然而， 振荡电路100提供正交Q输出，并响应于来自振荡电路70的I+和I-的感生信 号而操作。具体地说，振荡电路100包含第一电感器102和第二电感器104， 第一电感器102和第二电感器104各自具有连接到电阻器R3的第一端子的对应 的第一端子102T1和104T1，其中电阻器R3的第二端子连接到VDD。电感器102 的第二端子102T2连接到节点106，节点106还连接到nMOS晶体管108的漏极， 且电感器104的第二端子104T2连接到节点110，节点110还连接到nMOS晶体 管112的漏极。nMOS晶体管108的源极和nMOS晶体管112的源极连接到节 点114。nMOS晶体管108的栅极连接到电感器116的第一端子116T1，且nMOS 晶体管112的栅极连接到电感器118的第一端子118T1。电感器116和118的对 应的第二端子116T2和第二端子118T2连接在一起，且连接到电阻器R4的第一端 子，电阻器R4将其第二端子连接到电感器102和104的端子102T1和104T1。节 点114连接到nMOS晶体管120的漏极，nMOS晶体管120将其源极接地且将其栅极连接到偏压控制电路62。最后，应注意，节点106提供第一振荡输出信 号Q+，且节点110提供第二振荡输出信号Q-，其中这两个信号理想地间隔180 度，并且部分响应于来自振荡电路70的感生信号而出现，如稍后还进一步详细 论述。
振荡电路70和100还彼此电感耦合，如现将描述。在此方面的耦合在图2 中使用已知的电感器点规定示出。因此，电路70的电感器72耦合到电路100 的电感器116，且电路70的电感器74耦合到电路100的电感器118，此耦合还 通过虚线感应路径箭头IP1示出。因此，nMOS晶体管78的漏极经由电感器72 和电感器116耦合到nMOS晶体管108的栅极，且nMOS晶体管82的漏极经 由电感器74和电感器118耦合到nMOS晶体管112的栅极。因此，在这个意义上，电感器72和74的对与电感器116和118的对形成变压器对。另外，电路 70的电感器86耦合到电路100的电感器104，且电路70的电感器88耦合到电 路100的电感器102，此耦合还通过虚线感应路径箭头IP2示出。因此，nMOS 晶体管108的漏极经由电感器102和电感器88耦合到nMOS晶体管82的栅极， 且nMOS晶体管112的漏极经由电感器104和电感器86耦合到nMOS晶体管 78的栅极。因此，在这个意义上，电感器86和88的对与电感器104和102的 对形成变压器对。因此，如在变压器领域中众所周知，通过一个(或一个串联 对)电感器的电流将感生出其所电感耦合或磁耦合到的电感器中的电流，通常 通过将这些电感器定位成彼此接近来实现，此接近的距离或其它磁耦合技术可 通过所属领域的技术人员确证。
现在通常针对此文件中的上下文描述QVCO 60的操作，其中另外的方面容 易被所属领域的技术人员知晓或可由所属领域的技术人员确证，如通常也通过 图1的先前论述所理解。一般来说，QVCO 60是具有作为负载的耦合谐振器的 两级环形振荡器，其提供90度相移。随后更详细地并首先参看振荡电路70， 一般来说，可观察到关于电感器72和74以及nMOS晶体管78和82以及nMOS 晶体管90的振荡回路。具体地说，偏压控制电路62维持nMOS晶体管90接 通，且在通过电感器72和74的电流消耗的情况下，在那些电感器和晶体管的 固有电容器之间产生LC回路；此外，实现耦合，因为来自电路100的Q+和 Q-耦合到电路70中，从而在晶体管78和82的栅极中感生出对应的信号以产生 互感效应，由此将电路70的I+和I-反相信号锁定在与来自电路100的Q+和Q- 的正交间距中。同时，在振荡电路100中发生可比较的操作，由此电感器102 和104与nMOS晶体管108和112提供LC回路以便提供反相信号Q+和Q-， 同时实现交叉耦合，因为来自电路70的I+和I-耦合到电路100中，从而在晶体 管108和112的栅极中感生出对应的信号以产生互感效应，由此将电路100的 Q+和Q-反相信号锁定在与来自电路70的I+和I-的正交间距中。最后，应注意， 具有相同电阻的电阻器R2和电阻器R4具有足够大的电阻以便消除任何共模振 荡，而具有相同电阻的电阻器R1和电阻器R3具有用于幅度控制的电阻(或可 以是数字开关的电阻器)。
图3说明通常以130示出的现有技术漏极源极耦合QVCO的示意图，且如 下文所示，所述漏极源极耦合QVCO由于将信号耦合在一个振荡电路中的晶体 管漏极和另一个振荡电路中的晶体管源极之间的性质而获得其名称。QVCO 130 包含偏压控制电路132，偏压控制电路132可根据已知原理构造以用于对QVCO 加偏压，且更确切地说，用于对QVCO 130加偏压，如下文进一步探究。QVCO 130还包含两个对称的振荡电路140和170，振荡电路140和170电感耦合在一 起以便将这两个电路的操作和振荡信号锁定为正交，如稍后将描述。因为电路 140和170是对称的，以下论述将通过实例详述电路140，其后是对可比较的电 路170的概述。
振荡电路140包含第一电感器142和第二电感器144，第一电感器142和 第二电感器144各自具有对应的第一端子142T1和144T1，第一端子142T1和144T1经连接以接收示出为VDD的固定电压电位。电感器142的第二端子142T2连接 到节点146，节点146还连接到nMOS晶体管148的漏极，且电感器144的第 二端子144T2连接到节点150，节点150连接到nMOS晶体管152的漏极。nMOS 晶体管148和152交叉耦合，也就是说，nMOS晶体管148的漏极连接到nMOS晶体管152的栅极，且nMOS晶体管152的漏极连接到nMOS晶体管148的栅 极。nMOS晶体管148的源极连接到电感器154的端子154T1，且nMOS晶体管 152的源极连接到电感器156的端子156T1。电感器154的第二端子154T2和电 感器156的第二端子156T2连接到nMOS晶体管158的漏极，nMOS晶体管158 将其源极接地并将其栅极连接到偏压控制电路132。最后，应注意，节点146 提供第一振荡输出信号I+，且节点150提供第二振荡输出信号I-，其中这两个 信号理想地间隔180度，并且部分响应于来自振荡电路170的感生信号而出现， 如稍后还进一步详细论述。
如上文所介绍，振荡电路170可在装置和连接上与振荡电路140比较。然 而，振荡电路170提供正交Q输出，并响应于来自振荡电路140的I+和I-的感 生信号而操作。具体地说，振荡电路170包含第一电感器172和第二电感器174， 第一电感器172和第二电感器174各自具有对应的第一端子172T1和174T1，第 一端子172T1和174T1经连接以接收VDD。电感器172的第二端子172T2连接到 节点176，节点176还连接到nMOS晶体管178的漏极，且电感器174的第二 端子174T2连接到节点180，节点180连接到nMOS晶体管182的漏极。nMOS 晶体管178和182交叉耦合，也就是说，nMOS晶体管178的漏极连接到nMOS 晶体管182的栅极，且nMOS晶体管178的漏极连接到nMOS晶体管178的栅 极。nMOS晶体管178的源极连接到电感器184的端子184T1，且nMOS晶体管 182的源极连接到电感器186的端子186T1。电感器184的第二端子184T2和电 感器186的第二端子186T2连接到nMOS晶体管188的漏极，nMOS晶体管188将其源极接地并将其栅极连接到偏压控制电路132。最后，应注意，节点176 提供第一振荡输出信号Q+，且节点180提供第二振荡输出信号Q-，其中这两 个信号理想地间隔180度，并且部分响应于来自振荡电路140的感生信号而出 现，如稍后还进一步详细论述。
振荡电路140和170还彼此电感耦合，如现将描述。在此方面的耦合在图 3中使用已知的电感器点规定示出。因此，电路140的电感器142耦合到电路 170的电感器184，且电路140的电感器144耦合到电路170的电感器186，此 耦合还通过虚线感应路径箭头IP1示出。因此，nMOS晶体管148的漏极经由电 感器142和电感器172耦合到nMOS晶体管178的源极，且nMOS晶体管152 的漏极经由电感器144和电感器186耦合到nMOS晶体管182的源极。因此， 在这个意义上，电感器142和144的对与电感器184和186的对形成变压器对。 另外，电路170的电感器172耦合到电路140的电感器156，且电路170的电 感器174耦合到电路140的电感器154，此耦合还通过虚线感应路径箭头IP2示 出。因此，nMOS晶体管178的漏极经由电感器172和电感器156耦合到nMOS 晶体管152的源极，且nMOS晶体管182的漏极经由电感器174和电感器154 耦合到nMOS晶体管148的源极。因此，在这个意义上，电感器172和174的对与电感器156和154的对形成变压器对。因此，如在变压器领域中众所周知， 通过一个(或一个串联对)电感器的电流将感生出其所电感耦合或磁耦合到的 电感器中的电流，通常通过将这些电感器定位成彼此接近来实现，此接近的距 离或其它磁耦合技术可通过所属领域的技术人员确证。
现在通常针对此文件中的上下文描述QVCO 130的操作，其中另外的方面 容易被所属领域的技术人员知晓或可由所属领域的技术人员确证，如通常也通 过图1和2的先前论述所理解。首先参看振荡电路140，一般来说，可观察到 关于电感器142和144、nMOS晶体管148和152、nMOS晶体管154和156以 及nMOS晶体管158的振荡回路。具体地说，偏压控制电路132维持nMOS晶 体管158接通，且在通过电感器142和144以及154和156的电流消耗的情况 下，在那些电感器和晶体管的固有电容器之间产生LC回路，连同由nMOS晶 体管148和152的栅极的交叉耦合提供的负电导；此外，实现耦合，因为来自 电路170的Q+和Q-耦合到电路140的回路中以产生互感效应，由此将电路140 的I+和I-反相信号锁定在与来自电路170的Q+和Q-的正交间距中。同时，在 振荡电路170中发生可比较的操作，由此电感器172和174以及电感器184和 186与nMOS晶体管178和182提供LC回路以便提供反相信号Q+和Q-，同时 实现耦合，因为来自电路140的I+和I-耦合到电路170中以产生互感效应，由 此将电路170的Q+和Q-反相信号锁定在与来自电路140的I+和I-的正交间距 中。
虽然上述和相关方法已服务于现有技术中的各种需要，但它们也提供各种 缺点。例如，现有技术中的电感器的使用能够占据实施电路所需的总面积的较 大百分比，使得总装置布局的近似百分之七十的量被装置电感器消耗。此外， 功耗也是QVCO装置中的一个问题。
根据上述内容，本发明人试图改进现有技术，如下文进一步详述。
发明内容
在一个优选实施例中，存在一种正交电压控制振荡器(QVCO)。所述QVCO 包含用于提供第一正交信号的第一节点、用于提供第二正交信号的第二节点、 用于提供第三正交信号的第三节点，以及用于提供第四正交信号的第四节点。 所述QVCO进一步包含连接在所述第一节点和所述第二节点之间的第一线圈， 和连接在所述第三节点和所述第四节点之间的第二线圈。所述第一线圈和第二 线圈正磁耦合。
还揭示并要求保护许多其它发明性方面。
附图说明
图1说明现有技术源极耦合QVCO的电气示意图。
图2说明现有技术漏极栅极耦合QVCO的电气示意图。
图3说明现有技术漏极源极耦合QVCO的电气示意图。
图4说明一个优选实施例QVCO的电气示意图。
图5说明图4的QVCO的同相和正交信号的时序图。
图6A说明在一个优选实施例QVCO中包含的两个电感器的分解透视图。
图6B说明在一个优选实施例QVCO中包含的两个电感器的横截面视图。
具体实施方式
上文在此文件的背景技术部分中描述图1至3，且假定读者熟悉所述论述 的原理。
图4说明通常以200示出的一个优选实施例正交电压控制振荡器(QVCO) 的示意图。QVCO 200包含偏压控制电路202，偏压控制电路202可根据已知原 理构造以用于对QVCO加偏压，且更确切地说，用于对具有QVCO 200的晶体 管加偏压，如下文进一步探究。QVCO200还包含四个节点204、206、208以 及210，其各自用于提供对应的同相或正交信号，即，I+、Q+、Q-以及I-，如 在下文进一步了解。
QVCO 200包含两个电感器212和214，电感器212和214可以是具有中间 或中心抽头的单一线圈C1，且QVCO 200还包含两个另外的电感器216和218， 电感器216和218可以是也具有中间或中心抽头的单一线圈C2。线圈C1连接在 节点204和206之间，且线圈C2连接在节点208和210之间。线圈C1和C2中 的每一个的中心抽头连接到示出为VDD的固定电压电位。线圈C1和C2还电感 耦合或磁耦合在一起，如图4中使用电感器点规定示出。然而，不同于先前阐 述的各种现有技术QVCO描述，明显地，在图4中点规定展示在线圈C1和C2之间的正(或加法)电磁耦合因子(即，在相反方向上的电流)。在任何情况下， 除此极性变化外，同样优选地通过将电感器定位成接近彼此来实现电磁耦合， 其中此接近的距离或其它磁耦合技术可通过所属领域的技术人员确证。
QVCO 200还包含耦合在QVCO 200的四个信号节点的配对之间的各种对 称电路，在本文中被称为交叉耦合导电电路。具体地说，第一交叉耦合导电电 路XC1包含：nMOS晶体管220，nMOS晶体管220将其漏极连接到节点204 并将其栅极连接到节点206；nMOS晶体管222，nMOS晶体管222将其漏极连 接到节点206并将其栅极连接到节点204，其中nMOS晶体管220和nMOS晶 体管222两者的源极连接到nMOS晶体管224上的漏极，nMOS晶体管224将 其源极接地，并在其栅极处从偏压控制电路202接收偏压信号BIAS2。第二交 叉耦合导电电路XC2包含：nMOS晶体管226，nMOS晶体管226将其漏极连 接到节点208并将其栅极连接到节点210；nMOS晶体管228，nMOS晶体管228 将其漏极连接到节点210并将其栅极连接到节点208，其中nMOS晶体管226 和nMOS晶体管228两者的源极连接到nMOS晶体管230的漏极，nMOS晶体管230将其源极接地，并在其栅极处从偏压控制电路202接收偏压信号BIAS2。 第三交叉耦合导电电路XC3包含：nMOS晶体管232，nMOS晶体管232将其 漏极连接到节点204并将其栅极连接到节点208；nMOS晶体管234，nMOS晶 体管234将其漏极连接到节点208并将其栅极连接到节点204，其中nMOS晶 体管232和nMOS晶体管234两者的源极连接到nMOS晶体管236的漏极， nMOS晶体管236将其源极接地，并在其栅极处从偏压控制电路202接收偏压 信号BIAS1。第四交叉耦合导电电路XC4包含：nMOS晶体管238，nMOS晶 体管238将其漏极连接到节点206并将其栅极连接到节点210；nMOS晶体管 240，nMOS晶体管240将其漏极连接到节点210并将其栅极连接到节点206， 其中nMOS晶体管238和nMOS晶体管240两者的源极连接到nMOS晶体管 242的漏极，nMOS晶体管242将其源极接地，并在其栅极处从偏压控制电路 202接收偏压信号BIAS1。
现在描述QVCO 200的操作。一般来说，QVCO 200可通过来自偏压控制 电路202的BIAS 1和BIAS2的选择性施加来重配置。更确切地说，如果仅施加 BIAS2(或同样地，如果仅施加BIAS1)，那么QVCO 200在差分模式下操作。 在仅施加BIAS2的差分模式中，第一反相信号出现在节点204和206之间，而 与第一反相信号同相的第二反相信号出现在节点208和210之间。因此，对于 需要仅振荡信号的装置(例如，接收器)，可选择QVCO 200的差分模式，并在 节点204和206之间或在节点208和210之间提供振荡信号。然而，另外，如 果同时施加BIAS2和BIAS1两者，那么QVCO 200在正交模式下操作，其中 反相信号的第一集合出现在节点204和210之间，反相信号的第二集合出现在 节点206和208之间，且第一和第二反相信号集合间隔90度，也就是说，它们 锁定为正交。因此，对于需要此类信号的装置(例如，QPSK收发器)，还可选 择正交模式。因此，BIAS1或BIAS2或BIAS1和BIAS2两者的选择性断言提 供单一/双重偏压控制，从而允许基于低频的IQ相位对准和调节。因此还应注 意，此类BIAS控制使用良性且非RF侵略性偏压控制旋钮来在运行中在差分和 正交两种模式之间提供振荡的重配置。此外，任一偏压的单一施加或两种偏压 的双重施加允许基于低频的IQ相位对准和调节。下文单独地论述这些模式中的 每一个。
在QVCO 200的差分工作模式中，想到偏压控制电路202断言BIAS2，而 使得BIAS1未被断言。在BIAS1未被断言的情况下，停用第三交叉耦合导电电 路XC3和第四交叉耦合导电电路XC4中的导电路径，而在BIAS2被断言的情况 下，启用第一交叉耦合导电电路XC1和第二交叉耦合导电电路XC2中的导电路 径。因此，响应于后者，启用对应于第一交叉耦合导电电路XC1和第二交叉耦 合导电电路XC2中的每一个的振荡路径。具体地说，结合第一交叉耦合导电电 路XC1，电流被抽取经过nMOS晶体管224，由此实际上实现关于线圈C1和 nMOS晶体管220和222的振荡电路。同时，结合第二交叉耦合导电电路XC2， 电流通过nMOS晶体管230被抽取，由此实际上实现关于线圈C2和nMOS晶 体管226和228的振荡电路。然而，给定线圈C1和线圈C2之间的正耦合(即， 通过点规定示出的相关极性)，这两个振荡器中的每一个彼此同相地振荡。因此， 关于第一交叉耦合导电电路XC1，节点204和206处的信号将以反相方式相对 于彼此振荡，并且关于第二交叉耦合导电电路XC2，节点208和210处的信号 将以反相方式相对于彼此振荡，但这两个信号集(即，一个在节点204和206 处，另一个在节点210和208处)将彼此同相。
在QVCO 200的正交工作模式中，想到偏压控制电路202断言BIAS1和 BIAS2两者。因此，如现在所论述，每一共漏极节点204、206、208以及210 提供对应的正交信号I+、Q+、Q-以及I-。具体地说，在BIAS2被断言的情况 下，再次启用先前段落中描述的导电路径。然而，另外，在BIAS1被断言的情 况下，也启用第三交叉耦合导电电路XC3和第四交叉耦合导电电路XC4两者。 因此，就此而言，应注意，现在不再仅由振荡电路中的每一个自身的对应电压驱动振荡电路中的每一个，而是还将来自一个振荡电路的信号注入到另一振荡 电路中，且反之亦然。例如，考虑节点208，其呈现Q-信号。第三交叉耦合导 电电路XC3的导电性提供经过nMOS晶体管232和234的另外的导电路径，由 此将在节点204处的信号注入到节点208中；同样地，利用所述导电路径，将 在节点208处的信号注入到节点204中。可关于第四交叉耦合导电电路XC4进 行类似的观察。特别地，当第四交叉耦合导电电路通过经断言的BIAS1信号启 用时，它提供节点210(提供I-)到节点206(提供Q+)之间经过nMOS晶体 管240和38的导电路径。
根据前述内容，模拟确认，在正交模式中，通过所有的交叉耦合导电电路 提供的导电路径将正交锁定四个共漏极节点，因为线圈C1和C2中的每一个以 及导电路径所形成经过的各个晶体管的对应的电容的LC特性，随后流经那些 LC储能电路/电感电容谐振回路(LC tank)的电流必须具有相等(假定匹配的 组件)量值，由此在给定的共漏极连接节点和每一其它晶体管的漏极之间强加 90度相移到所述其它晶体管的对应的栅极，所述共漏极连接节点连接到每一其 它晶体管的漏极。作为第一实例，假定节点210(呈现I-)在nMOS晶体管228 的漏极处且在时间t0处处于180度相移。所述相同漏极连接节点210连接到 nMOS晶体管238的栅极，因此在后一nMOS晶体管238的漏极处的节点206 (呈现Q+)相对于共漏极连接节点210移动90度，且因此节点206处于270 度处(即，相对于节点210成+90度)。类似地，nMOS晶体管228的所述相同 漏极连接节点210连接到nMOS晶体管226的栅极，因此在后一nMOS晶体管 226的漏极处的节点208(呈现Q-)相对于共漏极连接节点210移动90度，且因此节点208处于90度处(即，相对于节点210成-90度)。作为第二实例，假 定节点204(呈现I+)在nMOS晶体管220的漏极处且在时间t0处处于0度相 移。所述相同漏极连接节点204连接到nMOS晶体管222的栅极，因此在后一 nMOS晶体管222的漏极处的节点206(呈现Q+)相对于共漏极连接节点204 移动90度，且因此节点206处于270度处(即，相对于节点204成-90度)。类 似地，nMOS晶体管232的所述相同漏极连接节点204连接到nMOS晶体管234 的栅极，因此在后一nMOS晶体管234的漏极处的节点234(呈现Q-)相对于 共漏极连接节点204移动90度，且因此节点207处于90度处(即，相对于节 点204成+90度)。根据前述实例，所属领域的技术人员可在正交模式下，也就 是说，在BIAS1和BIAS2两者都被断言的情况下，跟踪QVCO 200中的其它 可比较的导电路径，这将确认四个共漏极连接节点的相对时序，所述时序通过 图5中的实例进一步得到说明。
图6A说明某一配置的透视分解视图，且图6B说明所述配置的侧横截面视 图，在所述配置中，电感器线圈C1和C2中的每一个可结合众所周知的半导体 和集成电路制造工艺来形成。在此优选实施例中，每一电感器线圈通常具有相 同形状，且可被形成为使得电感器的大部分金属定位在半导体工艺中的不同对 应金属层中。因此，如图6A的分解视图中示出，在半导体工艺的金属层中， 线圈C1和C2可由金属形成，一个在另一个上方；这还通过图6B中的横截面示 出，其中中间(例如，绝缘)层IL形成于电感器之间且形成为在另一层(为了 简化未示出)之间。在图6A和6B中给定形状和朝向，因此应注意，在二维空 间中(例如，从上下视角来看)，线圈电感器C1和C2的形状和边界竖直对准， 使得在那些二维空间中所述装置所消耗的面积不超过现有技术单电感器装置所 消耗的面积。此外，应进一步注意，与在此文件的发明部分的背景技术中描述 的现有技术方法相比，图4的优选实施例还实施具有大大减少的量的线圈/电感 器的QVCO。这产生另一优选实施例益处，因为电感器通常消耗相当大量的二 维面积，尤其是相对于实施QVCO(以及相关电路)所需的电路的其余部分而 言。因此，通过在第三维度上(例如，竖直地)将线圈与其它电感器对准，优 选实施例图4示意图可经由图6A和6B实现，其中，两个线圈在同一二维空间 中。此外，即使图4优选实施例的两个线圈在同一层中实施，它们仍比在同一 层需要更多电感器的现有技术方法消耗少得多的面积。
根据上文，示出优选实施例以提供具有优于现有技术的改进的QVCO。在 一个优选实施例中，一个改进准许双模振荡器，其中一个(或一对)振荡信号 在差分模式中，且正交信号在正交模式中。因此，另一改进允许在QVCO在差 分模式中操作时减少的功耗和面积，因为在需要仅差分信号的时间期间，可集 成并使用单一装置。作为另一改进，优选实施例用仅两个线圈实现正交信号， 从而大大改进实施所述装置所需的装置大小的量。因此，优选实施例展示为具 有许多益处，且其它益处将通过所属领域的技术人员进一步确定。再另外，虽 然已根据所揭示的实施例提供各种替代实施例，但所属领域的技术人员仍可补 充其它实施例或能够确证其它实施例。因此，根据前述内容，所属领域的技术 人员应进一步了解，虽然已详细地描述一些实施例，但在不脱离如随附权利要 求书所界定的发明范围的情况下，能够对上文阐述的描述做出各种替换、修改 或改变。

Claims (13)

1.一种正交电压控制振荡器，其包括：
第一节点，其用于提供第一正交信号；
第二节点，其用于提供第二正交信号；
第三节点，其用于提供第三正交信号；
第四节点，其用于提供第四正交信号；
第一线圈，其连接在所述第一节点和所述第二节点之间；
第二线圈，其连接在所述第三节点和所述第四节点之间，其中所述第一线圈和所述第二线圈正磁耦合。
2.根据权利要求1所述的振荡器，其进一步包括：
第一可选导电电路，其耦合在所述第一节点和所述第三节点之间；以及
电路，其用于停用所述第一可选导电电路，并且作为响应提供所述第一节点和所述第二节点之间的差分信号。
3.根据权利要求1所述的振荡器，其进一步包括：
第一可选导电电路，其耦合在所述第一节点和所述第三节点之间；
第二可选导电电路，其耦合在所述第二节点和所述第四节点之间；以及
选择电路，其用于停用所述第一可选导电电路和所述第二可选导电电路，并且作为响应，提供所述第一节点和所述第二节点之间的第一差分信号，以及所述第三节点和所述第四节点之间的第二差分信号，其中所述第一差分信号和所述第二差分信号彼此同相。
4.根据权利要求3所述的振荡器：
其中所述第一可选导电电路包括：
第一晶体管，其具有连接到所述第一节点的漏极和连接到所述第三节点的栅极；以及
第二晶体管，其具有连接到所述第三节点的漏极、连接到所述第一节点的栅极，以及连接到所述第一晶体管的源极的源极；以及
其中所述第二可选导电电路包括：
第三晶体管，其具有连接到所述第二节点的漏极和连接到所述第四节点的栅极；以及
第四晶体管，其具有连接到所述第四节点的漏极、连接到所述第二节点的栅极，以及连接到所述第三晶体管的源极的源极。
5.根据权利要求3所述的振荡器，其中所述选择电路进一步用于启用所述第一可选导电电路和所述第二可选导电电路，并且作为响应，在所述第一节点处提供所述第一正交信号，在所述第二节点处提供所述第二正交信号，在所述第三节点处提供所述第三正交信号，并在所述第四节点处提供所述第四正交信号。
6.根据权利要求5所述的振荡器，其进一步包括：
第三可选导电电路，其包括：
第五晶体管，其具有连接到所述第一节点的漏极和连接到所述第二节点的栅极；以及
第六晶体管，其具有连接到所述第二节点的漏极、连接到所述第一节点的栅极，以及连接到所述第五晶体管的源极的源极；以及
第四可选导电电路，其包括：
第七晶体管，其具有连接到所述第三节点的漏极和连接到所述第四节点的栅极；以及
第八晶体管，其具有连接到所述第四节点的漏极、连接到所述第三节点的栅极，以及连接到所述第七晶体管的源极的源极。
7.根据权利要求5所述的振荡器，其中所述第一可选导电电路、所述第二可选导电电路、所述第三可选导电电路以及所述第四可选导电电路中的每一个包括对应的另外晶体管，其具有耦合到所述选择电路的栅极。
8.根据权利要求1所述的振荡器，其进一步包括：
第一可选导电电路，其耦合在所述第一节点和所述第三节点之间；
第二可选导电电路，其耦合在所述第二节点和所述第四节点之间；以及
偏置电路，其耦合到所述第一可选导电电路和所述第二可选导电电路，以用于调节正交信号之间的相位对准。
9.根据权利要求8所述的振荡器，其进一步包括：
第三可选导电电路，其耦合在所述第一节点和所述第二节点之间；
第四可选导电电路，其耦合在所述第三节点和所述第四节点之间；以及
偏置电路，其耦合到所述第三可选导电电路和所述第四可选导电电路，以用于调节正交信号之间的相位对准。
10.一种操作正交电压控制振荡器的方法，所述正交电压控制振荡器包括第一节点、第二节点、第三节点以及第四节点，所述方法包括：
将连接在所述第一节点和所述第二节点之间的第一线圈正磁耦合到连接在所述第三节点和所述第四节点之间的第二线圈；以及
响应于所述正磁耦合：
在第一节点处提供第一正交信号；
在第二节点处提供第二正交信号；
在第三节点处提供第三正交信号；
在第四节点处提供第四正交信号。
11.根据权利要求10所述的方法，其进一步包括停用耦合在所述第一节点和所述第三节点之间的第一可选导电电路，以用于提供所述第一节点和所述第二节点之间的差分信号。
12.根据权利要求10所述的方法，其进一步包括，选择性地停用耦合在所述第一节点和所述第三节点之间的第一可选导电电路，以及耦合在所述第二节点和所述第四节点之间的第二可选导电电路，以用于提供所述第一节点和所述第二节点之间的第一差分信号，以及所述第三节点和所述第四节点之间的第二差分信号，其中所述第一差分信号和所述第二差分信号彼此同相。
13.根据权利要求12所述的方法，其进一步包括启用所述第一可选导电电路和所述第二可选导电电路，以用于在所述第一节点处提供所述第一正交信号，在所述第二节点处提供所述第二正交信号，在所述第三节点处提供所述第三正交信号，并在所述第四节点处提供所述第四正交信号。
CN201611271612.XA 2015-12-31 2016-12-30 可重配置单变压器正交电压控制振荡器 Active CN107070406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/986,604 US9490747B1 (en) 2015-12-31 2015-12-31 Re-configurable single transformer quadrature voltage controlled oscillator
US14/986,604 2015-12-31

Publications (2)

Publication Number Publication Date
CN107070406A true CN107070406A (zh) 2017-08-18
CN107070406B CN107070406B (zh) 2022-06-14

Family

ID=57210883

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611271612.XA Active CN107070406B (zh) 2015-12-31 2016-12-30 可重配置单变压器正交电压控制振荡器

Country Status (2)

Country Link
US (2) US9490747B1 (zh)
CN (1) CN107070406B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2284315B (en) * 1993-11-24 1997-12-10 Plessey Semiconductors Ltd Integrated oscillator circuits
US5841325A (en) * 1997-05-12 1998-11-24 Hewlett-Packard Company Fully-integrated high-speed interleaved voltage-controlled ring oscillator
US6559727B2 (en) * 2000-11-30 2003-05-06 International Business Machines Corporation High-frequency low-voltage multiphase voltage-controlled oscillator
CN1524335A (zh) * 2001-07-05 2004-08-25 ����ɭ�绰�ɷ����޹�˾ 振荡器
US7423495B2 (en) * 2006-06-26 2008-09-09 Infineon Technologies Ag Oscillator and method for generating an oscillator signal
CN102457229A (zh) * 2010-10-19 2012-05-16 台湾积体电路制造股份有限公司 一种正交振荡器及生成正交信号的方法
US8183948B2 (en) * 2009-09-13 2012-05-22 International Business Machines Corporation Ultra-compact PLL with wide tuning range and low noise
CN103384960A (zh) * 2011-02-18 2013-11-06 高通股份有限公司 没有变抗器的可调谐振荡器
US8593232B2 (en) * 2009-06-19 2013-11-26 St-Ericsson Sa Multi-band frequency oscillating device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2284315B (en) * 1993-11-24 1997-12-10 Plessey Semiconductors Ltd Integrated oscillator circuits
US5841325A (en) * 1997-05-12 1998-11-24 Hewlett-Packard Company Fully-integrated high-speed interleaved voltage-controlled ring oscillator
US6559727B2 (en) * 2000-11-30 2003-05-06 International Business Machines Corporation High-frequency low-voltage multiphase voltage-controlled oscillator
CN1524335A (zh) * 2001-07-05 2004-08-25 ����ɭ�绰�ɷ����޹�˾ 振荡器
US7423495B2 (en) * 2006-06-26 2008-09-09 Infineon Technologies Ag Oscillator and method for generating an oscillator signal
US8593232B2 (en) * 2009-06-19 2013-11-26 St-Ericsson Sa Multi-band frequency oscillating device
US8183948B2 (en) * 2009-09-13 2012-05-22 International Business Machines Corporation Ultra-compact PLL with wide tuning range and low noise
CN102457229A (zh) * 2010-10-19 2012-05-16 台湾积体电路制造股份有限公司 一种正交振荡器及生成正交信号的方法
CN103384960A (zh) * 2011-02-18 2013-11-06 高通股份有限公司 没有变抗器的可调谐振荡器

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
S. KUNDU AND S. CHATTERJEE: "《A 44 GHz Quadrature Traveling Wave Oscillator》", 《 2013 26TH INTERNATIONAL CONFERENCE ON VLSI DESIGN AND 2013 12TH 》 *
U. DECANIS, A. GHILIONI, E. MONACO, A. MAZZANTI AND F. SVELTO: "《A Low-Noise Quadrature VCO Based on Magnetically Coupled Resonators and a Wideband 》", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *
祁楠,李国林: "《正交相位输出压控振荡器的低相位噪声优化设计》", 《电子技术应用》 *

Also Published As

Publication number Publication date
US20170194909A1 (en) 2017-07-06
US9490747B1 (en) 2016-11-08
US9780726B2 (en) 2017-10-03
CN107070406B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
KR100691281B1 (ko) 쿼드러처 전압제어발진기
CN103036562B (zh) 压控振荡器和相关系统
US8044732B2 (en) Continuously tunable inductor and method to continuously tune an inductor
US6127899A (en) High frequency anharmonic oscillator for the generation of broadband deterministic noise
JP4922369B2 (ja) 電圧制御発振器
Lo et al. A 5-GHz CMOS LC quadrature VCO with dynamic current-clipping coupling to improve phase noise and phase accuracy
US20110156829A1 (en) Oscillator combined circuit, semiconductor device, and current reuse method
TWI674596B (zh) 電感裝置及其控制方法
CN205509976U (zh) 具有宽调谐范围的lc振荡器电路
CN102893522A (zh) 倍频收发器
WO2013043334A1 (en) Electronic circuits using coupled multi-inductors
TW200919943A (en) Injection-locked frequency divider
US9356556B1 (en) Circuits for and methods of implementing a dual-mode oscillator
JP2007282244A (ja) カップリングキャパシタを備える４位相電圧制御発振器
CN107017843B (zh) 电感耦合式传输晶体管正交电压控制振荡器
CN109445515A (zh) 多相振荡器的装置和方法
US20140159825A1 (en) Voltage controlled oscillator with low phase noise and high q inductive degeneration
US9559702B1 (en) Circuits and methods for flicker noise upconversion minimization in an oscillator
US20120169428A1 (en) Ac coupled stack inductor for voltage controlled oscillator
CN111383826A (zh) 电感装置及其控制方法
CN107070406A (zh) 可重配置单变压器正交电压控制振荡器
TW202044748A (zh) 廣範圍之電壓控制振盪器
CN106165296B (zh) 再生分频器以及相关的集成电路装置
US11171600B2 (en) Device and method for voltage controlled oscillator comprising distributed active transformer cores
KR101434749B1 (ko) 미스매치 강인성을 가진 직각위상 전압제어 발진기

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant