CN107040364B - 一种防止功耗攻击的电路 - Google Patents

一种防止功耗攻击的电路 Download PDF

Info

Publication number
CN107040364B
CN107040364B CN201710197739.XA CN201710197739A CN107040364B CN 107040364 B CN107040364 B CN 107040364B CN 201710197739 A CN201710197739 A CN 201710197739A CN 107040364 B CN107040364 B CN 107040364B
Authority
CN
China
Prior art keywords
output
input
signal
circuit
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710197739.XA
Other languages
English (en)
Other versions
CN107040364A (zh
Inventor
滕虓宇
马文波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BEIJING HUADA INFOSEC TECHNOLOGY Ltd
Original Assignee
BEIJING HUADA INFOSEC TECHNOLOGY Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BEIJING HUADA INFOSEC TECHNOLOGY Ltd filed Critical BEIJING HUADA INFOSEC TECHNOLOGY Ltd
Priority to CN201710197739.XA priority Critical patent/CN107040364B/zh
Publication of CN107040364A publication Critical patent/CN107040364A/zh
Application granted granted Critical
Publication of CN107040364B publication Critical patent/CN107040364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/002—Countermeasures against attacks on cryptographic mechanisms
    • H04L9/003—Countermeasures against attacks on cryptographic mechanisms for power analysis, e.g. differential power analysis [DPA] or simple power analysis [SPA]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明实施例提供了一种防止功耗攻击的电路。在本发明实施例的电路中，无论源输入信号如何变化，在时钟信号的一个周期内，目标电路的输出信号存在一次从正向输出信号到反向输出信号的转换，以及一次从反向输出信号到正向输出信号的转换，有效地掩盖了由于信号变化带来的功耗差异，从而起到防止功耗信息泄露的效果。其次，本发明实施例还可以抵消高电平和低电平本身带来的电平差异。

Description

一种防止功耗攻击的电路
技术领域
本发明实施例涉及数字电路技术领域，尤其涉及一种防止功耗攻击的电路。
背景技术
当前，片上系统是指在单一的芯片上集成了必要的全部或部分电子电路的电子器件，除包括一般的中央处理器，总线单元等数字逻辑电路，还集成了存储器，电源系统，时钟晶振等模拟模块。
安全SOC是一个可信任的平台模块，一般可用于加解密，生成密钥的芯片。可以为电脑，手机等终端提供加密和安全认证服务。但同时由于电子电路本身的一些特性，可能会通过功耗或电磁波等泄露安全信息。简单功耗分析和差分功耗分析等都是利用芯片在计算过程中泄露的功耗信息对芯片进行攻击的方法。攻击者可以通过改变输入信息，并分析数字电路的功耗信息以还原安全密钥等受保护的重要信息。
因此，如何防止电路的功耗信息泄露是一个亟待解决的技术问题。
发明内容
为克服相关技术中存在的问题，本发明实施例提供一种防止功耗攻击的电路。
根据本发明实施例的第一方面，提供一种防止功耗攻击的电路，所述电路包括：
差分输入转换电路、目标电路以及差分输出转换电路；
所述差分输入转换电路用于将源输入信号转换为所述源输入信号和所述源输入信号的反信号，并将所述源输入信号和所述源输入信号的反信号发送至所述目标电路；
所述目标电路用于利用时钟信号对所述源输入信号和所述源输入信号的反信号处理得到正向输出信号和反向输出信号，以及将所述正向输出信号和所述反向输出信号发送至所述差分输出转换电路；
所述差分输出转换电路用于将正向输出信号和反向输出信号转换为所述正向输出信号，并输出所述正向输出信号。
其中，所述差分输入转换电路包括同相器和反相器；
所述同相器的输入端用于接收所述源输入信号；
所述反相器的输入端用于接收所述源输入信号；
所述同相器的输出端与所述目标电路的第一输入端相连接；
所述反相器的输出端与所述目标电路的第二输入端相连接；
其中，所述差分输出转换电路包括同相器、反相器和与门；
所述同相器的输入端与所述目标电路的第一输出端相连接；所述第一输入端用于输出所述正向输出信号；
所述反相器的输入端与所述目标电路的第二输出端相连接；所述第二输入端用于输出所述反向输出信号；
所述同相器的输出端与所述与门的第一输入端相连接；
所述反相器的输出端与所述与门的第二输入端相连接。
其中，所述目标电路包括待保护电路和冗余电路；
所述待保护电路包括第一与门；所述冗余电路包括第二与门、第三与门、或门以及时钟；
所述第一与门的第一输入端为所述目标电路的第一输入端；
所述第一与门的第二输入端为所述目标电路的第二输入端；
所述或门的第一输入端为所述目标电路的第三输入端；
所述或门的第二输入端为所述目标电路的第四输入端；
所述第一与门的输出端与第二与门的第一输入端相连接；
所述或门的输出端与所述第三与门的第一输入端相连接；
所述时钟与所述第二与门的第二输入端相连接，所述时钟与所述第三与门的第二输入端相连接；
所述第二与门的输出端和所述第三与门的输出端均为所述目标电路的输出端。
其中，所述目标电路包括待保护电路和冗余电路；
所述待保护电路包括第一与门，所述冗余电路包括第二与门、第三与门、或门以及时钟；
所述或门的第一输入端为所述目标电路的第一输入端；
所述或门的第二输入端为所述目标电路的第二输入端；
所述第一与门的第一输入端为所述目标电路的第三输入端；
所述第一与门的第二输入端为所述目标电路的第四输入端；
所述或门的输出端与第二与门的第一输入端相连接；
所述第一与门的输出端与所述第三与门的第一输入端相连接；
所述时钟与所述第二与门的第二输入端相连接，所述时钟与所述第三与门的第二输入端相连接；
所述第二与门的输出端和所述第三与门的输出端为所述目标电路的输出端。
在本发明实施例的电路中，无论源输入信号如何变化，在时钟信号的一个周期内，目标电路的输出信号存在一次从正向输出信号到反向输出信号的转换，以及一次从反向输出信号到正向输出信号的转换，有效地掩盖了由于信号变化带来的功耗差异，从而起到防止功耗信息泄露的效果。
根据本发明实施例的第二方面，提供一种防止功耗攻击的电路，所述电路包括：
差分输入转换电路以及差分输出转换电路；
所述差分输入转换电路的输入端用于接收源输入信号；
所述差分输入转换电路的正向输出端用于输出所述源输入信号；
所述差分输入转换电路的反向输出端用于输出所述源输入信号的反信号；
所述差分输入转换电路的正向输出端与所述差分输出转换电路的反向输入端相连接；
所述差分输入转换电路的反向输出端与所述差分输出转换电路的正向输入端相连接；
所述差分输出转换电路的输出端用于输出所述差分输出转换电路的正向输入端接收的信号。
其中，所述差分输入转换电路包括同相器和反相器；
所述同相器的输入端用于接收所述源输入信号；
所述反相器的输入端用于接收所述源输入信号；
所述同相器的输出端与所述差分输出转换电路的反向输入端相连接；
所述反相器的输出端与所述差分输出转换电路的同向输入端相连接。
其中，所述差分输出转换电路包括同相器、反相器和与门；
所述同相器的输入端与所述差分输出转换电路的反向输出端相连接；
所述反相器的输入端与所述差分输出转换电路的同向输出端相连接；
所述同相器的输入端用于接收所述差分输入转换电路的反向输出端输出的信号；
所述反相器的输入端用于接收所述差分输入转换电路的正向输出端输出的信号；
所述同相器的输出端与所述与门的第一输入端相连接；
所述反相器的输出端与所述与门的第二输入端相连接。
在本发明实施例中，无论输入信号如何变化，电路的输出信号都会存在一次从正向输出信号到反向输出信号的转换，以及一次从反向输出信号到正向输出信号的转换，有效地掩盖了由于信号变化带来的功耗差异，从而起到防止功耗信息泄露的效果。其次，本发明实施例还可以抵消高电平和低电平本身带来的电平差异。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明实施例。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明实施例的原理。
图1是根据一示例性实施例示出的一种防止功耗攻击的电路的框图；
图2是根据一示例性实施例示出的一种差分输入转换电路的框图；
图3是根据一示例性实施例示出的一种差分输出转换电路的框图；
图4是根据一示例性实施例示出的一种目标电路的框图；
图5是根据一示例性实施例示出的一种目标电路的框图；
图6是根据一示例性实施例示出的一种防止功耗攻击的电路的框图。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明实施例相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明实施例的一些方面相一致的装置和方法的例子。
图1是根据一示例性实施例示出的一种防止功耗攻击的电路的框图，如图1所示，该电路包括：差分输入转换电路1、目标电路2以及差分输出转换电路3；
差分输入转换电路1的输出端与目标电路2的输入端相连接，目标电路2的输出端与差分输出转换电路3的输入端相连接。
差分输入转换电路1用于将接收的源输入信号转换为源输入信号和源输入信号的反信号，并将转换得到的源输入信号和源输入信号的反信号发送至目标电路2；
目标电路2用于利用时钟信号对源输入信号和源输入信号的反信号处理得到正向输出信号和反向输出信号，以及将正向输出信号和反向输出信号发送至差分输出转化电路3；
差分输出转换电路3用于将正向输出信号和反向输出信号转换为正向输出信号，并输出正向输出信号。
在本发明实施例中，差分输入转换电路1通过差分输入转换电路1的输入端接收源输入信号，然后将源输入信号转换为两路输入信号，分别为源输入信号和源输入信号的反信号；之后通过差分输入转换电路1的输出端输出源输入信号和源输入信号的反信号。
由于差分输入转换电路1的输出端与目标电路2的输入端相连接，因此，目标电路2会通过目标电路2的输入端接收到差分输入转换电路1的输出端输出的源输入信号和源输入信号的反信号，然后利用时钟信号对源输入信号和源输入信号的反信号进行处理，得到两路输出信号，分别为正向输出信号和反向输出信号，之后通过目标电路2的输出端输出正向输出信号和反向输出信号。
由于目标电路2的输出端与差分输出转换电路3的输入端相连接，因此，差分输出转换电路3会通过差分输出转换电路3的输入端接收到目标电路2的输出端输出的正向输出信号和反向输出信号，并将正向输出信号和反向输出信号转换为正向输出信号，之后通过差分输出转换电路3的输出端输出正向输出信号。
在本发明实施例的电路中，无论源输入信号如何变化，在时钟信号的一个周期内，如图1所示的目标电路2的输出信号存在一次从正向输出信号到反向输出信号的转换，以及一次从反向输出信号到正向输出信号的转换，有效地掩盖了由于信号变化带来的功耗差异，从而起到防止功耗信息泄露的效果。其次，本发明实施例还可以抵消高电平和低电平本身带来的电平差异。
在本发明另一实施例中，参见图2，差分输入转换电路1包括同相X1和反相器Y1；
同相器X1的输入端用于接收源输入信号；
反相器Y1的输入端用于接收源输入信号；
同相器X1的输出端与目标电路2的第一输入端相连接；
反相器Y1的输出端与目标电路2的第二输入端相连接；
在本发明实施例中，同相器X1的输入端接收到的是源输入信号，因此，同相器X1的输出端输出的也是源输入信号。
反相器Y1的输入端接收到的是源输入信号，反相器B1的输出端输出的是源输入信号的反信号。
由于同相器X1的输出端与目标电路2的第一输入端相连接；反相器Y1的输出端与目标电路2的第二输入端相连接；因此，目标电路2的第一输入端接收到的是源输入信号，以及，目标电路2的第二输入端接收到的是源输入信号的反信号。
例如，在图2所示的差分输入转换电路1中，源输入信号为A，同相器X1的输出端输出的是源输入信号A，反相器Y1的输出端输出的是源输入信号A的反信号！A。且同向器X1的输出端输出的源输入信号A以及反相器Y1的输出端输出的源输入信号A的反信号！A均为目标电路2的输入信号。
在本发明又一实施例中，参见图3，差分输出转换电路3包括同相器X2、反相器Y2和与门Z1；
同相器X2的输入端与目标电路2的第一输出端相连接；目标电路2的第一输入端用于输出正向输出信号；
反相器Y2的输入端与目标电路2的第二输出端相连接；目标电路2的第二输入端用于输出反向输出信号；
同相器X2的输出端与与门Z1的第一输入端相连接；
反相器B2的输出端与与门Z1的第二输入端相连接。
在本发明实施例中，同相器X2的输入端接收到的是正向输出信号，因此，同相器X2的输出端输出的也是正向输出信号；
反相器Y2的输入端接收到的是反向输出信号，因此反相器B2的输出端输出的是正向输出信号。
由于同相器X2的输出端与与门Z1的第一输入端相连接；反相器B2的输出端与与门Z1的第二输入端相连接；因此，与门Z1的第一输入端接收到的是正向输出信号，且，与门Z1的第二输入端接收到的也是正向输出信号，进而与门Z1的输出端输出的是正向输出信号。
例如，在图3所示的差分输出转换电路3中，同相器X2的输入端接收的是目标电路2的第一输出端输出的正向输出信号C，反相器Y2的输入端接收的是目标电路2的第二输出端输出的反向输出信号！C。因此，同相器X2的输出端输出的是正向输出信号C，反相器Y2的输出端输出的也是正向输出信号C，由于同相器X2的输出端输出的正向输出信号C与反相器Y2的输出端输出的正向输出信号C均为与门Z1的输入信号，因此，与门Z1的输出端输出的信号为正向输出信号C。
在本发明又一实施例中，参见图4，目标电路2包括待保护电路和冗余电路；
待保护电路包括第一与门D，冗余电路包括第二与门E、第三与门F、或门G以及时钟CLK；
第一与门D的第一输入端为目标电路2的第一输入端；
第一与门D的第二输入端为目标电路2的第二输入端；
或门G的第一输入端为目标电路2的第三输入端；
或门G的第二输入端为目标电路2的第四输入端；
第一与门D的输出端与第二与门E的第一输入端相连接；
或门G的输出端与第三与门F的第一输入端相连接；
时钟CLK与第二与门E的第二输入端相连接，时钟CLK与第三与门F的第二输入端相连接；
第二与门E的输出端和第三与门F的输出端均为目标电路2的输出端。
本发明实施例是对待保护电路第一与门D增加了冗余电路，但图4所示的目标电路2的作用与第一与门D单独所构成的电路的作用相同。
本发明实施例中包括两个源输入信号，分别为第一源输入信号和第二源输入信号，且在第一源输入信号和第二源输入信号这两个输入信号中，经过差分输入转换电路1转换得到的第一源输入信号和第二源输入信号作为第一与门D的两个输入信号，经过差分输入转换电路1转换得到的第一源输入信号的反信号和第二源输入信号的反信号作为或门G的两个输入信号。
时钟信号CLK作为第二与门E的一个输入信号以及作为第三与门F的一个输入信号。
第二与门E的输出信号为图4所示的目标电路2的正向输出信号，第三与门F的输出信号为图4所示的目标电路2的反向输出信号。
如此在时钟信号的一个周期内，无论源输入信号如何变化，如图4所示的目标电路2的输出信号存在一次从正向输出信号到反向输出信号的转换，以及一次从反向输出信号到正向输出信号的转换，有效地掩盖了由于信号变化带来的功耗差异，从而起到防止功耗信息泄露的效果。
其中，图4所示的目标电路2的真值表参见如下表1所示，其中A为第一源输入信号，B为第二源输入信号，！A为第一源输入信号的反信号，！B为第二源输入信号的反信号，CLK为时钟信号，C为正向输出信号，！C为反向输出信号。
表1
A B ！A ！B CLK C ！C
0 0 1 1 0 0 1
0 1 1 0 0 0 1
1 0 0 1 0 0 1
1 1 0 0 0 1 0
0 0 1 1 1 0 0
0 1 1 0 1 0 0
1 0 0 1 1 0 0
1 1 0 0 1 0 0
在本发明又一实施例中，参见图5，目标电路2包括待保护电路和冗余电路；
待保护电路包括或门H，冗余电路包括第一与门K、第二与门I、第三与门J、以及时钟CLK；
或门H的第一输入端为目标电路2的第一输入端；
或门H的第二输入端为目标电路2的第二输入端；
第一与门K的第一输入端为目标电路2的第三输入端；
第一与门K的第二输入端为目标电路2的第四输入端；
或门H的输出端与第二与门I的第一输入端相连接；
第一与门K的输出端与第三与门J的第一输入端相连接；
时钟CLK与第二与门I的第二输入端相连接，时钟CLK与第三与门J的第二输入端相连接；
第二与门I的输出端和第三与门J的输出端为目标电路2的输出端。
本发明实施例是对待保护电路或门H增加了冗余电路，但图5所示的目标电路2的作用于或门H所单独构成的电路的作用相同。
本发明实施例中包括两个源输入信号，分别为第一源输入信号和第二源输入信号，且在第一源输入信号和第二源输入信号这两个输入信号中，经过差分输入转换电路1转换得到的第一源输入信号和第二源输入信号作为或门H的两个输入信号，经过差分输入转换电路1转换得到的第一源输入信号的反信号和第二源输入信号的反信号作为第一与门K的两个输入信号，
时钟信号作为第二与门I的一个输入信号以及作为第三与门J的一个输入信号。
第二与门I的输出信号为图5所示的目标电路2的正向输出信号，第三与门J的输出信号为图5所示的目标电路2的反向输出信号。
如此在时钟信号的一个周期内，无论源输入信号如何变化，如图5所示的目标电路2的输出信号存在一次从正向输出信号到反向输出信号的转换，以及一次从反向输出信号到正向输出信号的转换，有效地掩盖了由于信号变化带来的功耗差异，从而起到防止功耗信息泄露的效果。
其中，图5所示的目标电路2的真值表参见如下表2所示，其中A为第一源输入信号，B为第二源输入信号，！A为第一源输入信号的反信号，！B为第二源输入信号的反信号，CLK为时钟信号，C为正向输出信号，！C为反向输出信号。
表2
A B ！A ！B CLK C ！C
0 0 1 1 0 0 1
0 1 1 0 0 1 0
1 0 0 1 0 1 0
1 1 0 0 0 1 0
0 0 1 1 1 0 0
0 1 1 0 1 0 0
1 0 0 1 1 0 0
1 1 0 0 1 0 0
图6是根据一示例性实施例示出的一种防止功耗攻击的电路的框图，如图6所示，该电路包括：差分输入转换电路1以及差分输出转换电路3；
差分输入转换电路1的输入端11用于接收源输入信号；
差分输入转换电路1的正向输出端12用于输出源输入信号；
差分输入转换电路1的反向输出端13用于输出源输入信号的反信号；
差分输入转换电路1的正向输出端12与差分输出转换电路3的反向输入端31相连接；
差分输入转换电路1的反向输出端13与差分输出转换电路3的正向输入端32相连接；
差分输出转换电路3的输出端33用于输出差分输出转换电路3的正向输入端32接收的信号。
图6所示的电路的作用与非门单独所构成的电路的作用相同。
在本发明实施例的电路中，假设输入信号为正向信号，差分输入转换电路1将正向信号转化为一个正向信号和一个反向信号；差分输入转换电路1的正向输出端12输出正向信号，差分输入转换电路1的反向输出端13输出反向信号，
由于差分输入转换电路1的正向输出端12与差分输出转换电路3的反向输入端31连接，且差分输入转换电路1的反向输出端13与差分输出转换电路3的正向输入端32连接，
如此，差分输出转换电路3的正向输入端32接收到的是反向信号，差分输出转换电路3的反向输入端31接收到的是正向信号，这样，差分输出转换电路3的输出端33输出的是反向信号。如此实现从正向信号到反向信号的转换。
也即，在上述转换过程中，无论输入信号如何变化，如图6所示的电路的输出信号都会存在一次从正向输出信号到反向输出信号的转换，以及一次从反向输出信号到正向输出信号的转换，有效地掩盖了由于信号变化带来的功耗差异，从而起到防止功耗信息泄露的效果。
其中，图6所示的电路的真值表参见如下表3所示。A为差分输入转换电路1的正向输出端12输出的正向信号，！A为差分输入转换电路1的反向输出端13输出反向信号，C为差分输出转换电路3的反向输入端31接收到的正向信号，！C差分输出转换电路3的正向输入端32接收到的反向信号。
表3
A ！A C ！C
0 1 1 0
1 0 0 1
在本发明另一实施例中，差分输入转换电路1包括同相器和反相器；同相器的输入端用于接收源输入信号；反相器的输入端用于接收源输入信号；同相器的输出端与差分输出转换电路3的反向输入端相连接；反相器的输出端与差分输出转换电路3的同向输入端相连接。
在本发明又一实施例中，差分输出转换电路3包括同相器、反相器和与门；同相器的输入端与差分输出转换电路3的反向输出端相连接；反相器的输入端与差分输出转换电路3的同向输出端相连接；同相器的输入端用于接收差分输入转换电路1的反向输出端输出的信号；反相器的输入端用于接收差分输入转换电路1的正向输出端输出的信号；同相器的输出端与与门的第一输入端相连接；反相器的输出端与与门的第二输入端相连接。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明实施例的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明实施例的一般性原理并包括本发明实施例未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明实施例的真正范围和精神由所附的权利要求指出。
应当理解的是，本发明实施例并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明实施例的范围仅由所附的权利要求来限制。

Claims (8)

1.一种防止功耗攻击的电路，其特征在于，所述电路包括：
差分输入转换电路、目标电路以及差分输出转换电路；
所述差分输入转换电路用于将源输入信号转换为所述源输入信号和所述源输入信号的反信号，并将所述源输入信号和所述源输入信号的反信号发送至所述目标电路；
所述目标电路用于利用时钟信号对所述源输入信号和所述源输入信号的反信号处理得到正向输出信号和反向输出信号，以及将所述正向输出信号和所述反向输出信号发送至所述差分输出转换电路；
所述差分输出转换电路用于将正向输出信号和反向输出信号转换为所述正向输出信号，并输出所述正向输出信号。
2.根据权利要求1所述的电路，其特征在于，所述差分输入转换电路包括同相器和反相器；
所述同相器的输入端用于接收所述源输入信号；
所述反相器的输入端用于接收所述源输入信号；
所述同相器的输出端与所述目标电路的第一输入端相连接；
所述反相器的输出端与所述目标电路的第二输入端相连接。
3.根据权利要求1所述的电路，其特征在于，所述差分输出转换电路包括同相器、反相器和与门；
所述同相器的输入端与所述目标电路的第一输出端相连接；所述第一输入端用于输出所述正向输出信号；
所述反相器的输入端与所述目标电路的第二输出端相连接；所述第二输入端用于输出所述反向输出信号；
所述同相器的输出端与所述与门的第一输入端相连接；
所述反相器的输出端与所述与门的第二输入端相连接。
4.根据权利要求1所述的电路，其特征在于，所述目标电路包括待保护电路和冗余电路；
所述待保护电路包括第一与门；所述冗余电路包括第二与门、第三与门、或门以及时钟；
所述第一与门的第一输入端为所述目标电路的第一输入端；
所述第一与门的第二输入端为所述目标电路的第二输入端；
所述或门的第一输入端为所述目标电路的第三输入端；
所述或门的第二输入端为所述目标电路的第四输入端；
所述第一与门的输出端与第二与门的第一输入端相连接；
所述或门的输出端与所述第三与门的第一输入端相连接；
所述时钟与所述第二与门的第二输入端相连接，所述时钟与所述第三与门的第二输入端相连接；
所述第二与门的输出端和所述第三与门的输出端均为所述目标电路的输出端。
5.根据权利要求1所述的电路，其特征在于，所述目标电路包括待保护电路和冗余电路；
所述待保护电路包括第一与门，所述冗余电路包括第二与门、第三与门、或门以及时钟；
所述或门的第一输入端为所述目标电路的第一输入端；
所述或门的第二输入端为所述目标电路的第二输入端；
所述第一与门的第一输入端为所述目标电路的第三输入端；
所述第一与门的第二输入端为所述目标电路的第四输入端；
所述或门的输出端与第二与门的第一输入端相连接；
所述第一与门的输出端与所述第三与门的第一输入端相连接；
所述时钟与所述第二与门的第二输入端相连接，所述时钟与所述第三与门的第二输入端相连接；
所述第二与门的输出端和所述第三与门的输出端为所述目标电路的输出端。
6.一种防止功耗攻击的电路，其特征在于，所述电路包括：
差分输入转换电路以及差分输出转换电路；
所述差分输入转换电路的输入端用于接收源输入信号；
所述差分输入转换电路的正向输出端用于输出所述源输入信号；
所述差分输入转换电路的反向输出端用于输出所述源输入信号的反信号；
所述差分输入转换电路的正向输出端与所述差分输出转换电路的反向输入端相连接；
所述差分输入转换电路的反向输出端与所述差分输出转换电路的正向输入端相连接；
所述差分输出转换电路的输出端用于输出所述差分输出转换电路的正向输入端接收的信号。
7.根据权利要求6所述的电路，其特征在于，所述差分输入转换电路包括同相器和反相器；
所述同相器的输入端用于接收所述源输入信号；
所述反相器的输入端用于接收所述源输入信号；
所述同相器的输出端与所述差分输出转换电路的反向输入端相连接；
所述反相器的输出端与所述差分输出转换电路的同向输入端相连接。
8.根据权利要求6所述的电路，其特征在于，所述差分输出转换电路包括同相器、反相器和与门；
所述同相器的输入端与所述差分输出转换电路的反向输出端相连接；
所述反相器的输入端与所述差分输出转换电路的同向输出端相连接；
所述同相器的输入端用于接收所述差分输入转换电路的反向输出端输出的信号；
所述反相器的输入端用于接收所述差分输入转换电路的正向输出端输出的信号；
所述同相器的输出端与所述与门的第一输入端相连接；
所述反相器的输出端与所述与门的第二输入端相连接。
CN201710197739.XA 2017-03-29 2017-03-29 一种防止功耗攻击的电路 Active CN107040364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710197739.XA CN107040364B (zh) 2017-03-29 2017-03-29 一种防止功耗攻击的电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710197739.XA CN107040364B (zh) 2017-03-29 2017-03-29 一种防止功耗攻击的电路

Publications (2)

Publication Number Publication Date
CN107040364A CN107040364A (zh) 2017-08-11
CN107040364B true CN107040364B (zh) 2020-05-08

Family

ID=59534634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710197739.XA Active CN107040364B (zh) 2017-03-29 2017-03-29 一种防止功耗攻击的电路

Country Status (1)

Country Link
CN (1) CN107040364B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108306637B (zh) * 2018-01-24 2021-09-21 北京时代民芯科技有限公司 一种采用双路电压控制压控振荡器的电荷泵锁相环

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753357A (zh) * 2005-08-18 2006-03-29 复旦大学 应用于des加密芯片的差分功耗分析屏蔽电路
CN202189369U (zh) * 2011-07-18 2012-04-11 中国电力科学研究院 一种防御功耗攻击的集成电路
CN103795527A (zh) * 2014-03-03 2014-05-14 重庆大学 防止基于功耗分析攻击aes算法的软件掩码防护方案

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007048430A1 (en) * 2005-10-28 2007-05-03 Telecom Italia S.P.A. A method for scalar multiplication in elliptic curve groups over binary polynomial fields for side-channel attack-resistant cryptosystems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1753357A (zh) * 2005-08-18 2006-03-29 复旦大学 应用于des加密芯片的差分功耗分析屏蔽电路
CN202189369U (zh) * 2011-07-18 2012-04-11 中国电力科学研究院 一种防御功耗攻击的集成电路
CN103795527A (zh) * 2014-03-03 2014-05-14 重庆大学 防止基于功耗分析攻击aes算法的软件掩码防护方案

Also Published As

Publication number Publication date
CN107040364A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN111724150B (zh) 一种业务请求的处理方法及装置
US8938792B2 (en) Device authentication using a physically unclonable functions based key generation system
US6260152B1 (en) Method and apparatus for synchronizing data transfers in a logic circuit having plural clock domains
CN107911104B (zh) 时钟门控电路
CN112152776A (zh) 抵抗针对加密操作的硬件侧信道攻击的对策
US10917251B2 (en) Apparatus and method for generating hybrid static/dynamic entropy physically unclonable function
US20140254792A1 (en) Masked Nonlinear Feedback Shift Register
US10853300B2 (en) Low latency statistical data bus inversion for energy reduction
US7895327B2 (en) Device, system, and method of obfuscating data processed within an integrated circuit
US10326586B2 (en) Encryption/decryption apparatus and power analysis protecting method thereof
CN107040364B (zh) 一种防止功耗攻击的电路
CN110543766B (zh) 一种数据处理器抗控制流攻击方法
US20150381154A1 (en) Flip-flop circuit
US20050288925A1 (en) Checking of a bit flow
Keren et al. Relations between the entropy of a source and the error masking probability for security-oriented codes
Karageorgos et al. Chip-to-chip authentication method based on SRAM PUF and public key cryptography
US20090089347A1 (en) Method and device for generating a random number in a USB (Universal Serial Bus) peripheral
US7876893B2 (en) Logic circuit and method for calculating an encrypted result operand
TW201445965A (zh) 密碼裝置以及密鑰保護方法
US8750497B2 (en) Cryptographic device for implementing S-box
US7538698B2 (en) Apparatus and method of generating DBI signal in semiconductor integrated circuit
CN105322920B (zh) 乱数产生器及其乱数产生方法
Mayhew et al. Implementation of a decoupling based power analysis attack countermeasure
US11556674B2 (en) Synchronization circuit for threshold implementation of S-box
Kulkarni et al. A design and implementation of ring oscillator physically unclonable function using the xilinx fpga

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant