CN107040217B - 一种k波段的折叠式双平衡有源混频器 - Google Patents

一种k波段的折叠式双平衡有源混频器 Download PDF

Info

Publication number
CN107040217B
CN107040217B CN201710240670.4A CN201710240670A CN107040217B CN 107040217 B CN107040217 B CN 107040217B CN 201710240670 A CN201710240670 A CN 201710240670A CN 107040217 B CN107040217 B CN 107040217B
Authority
CN
China
Prior art keywords
transistor
circuit
signal
capacitor
positive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710240670.4A
Other languages
English (en)
Other versions
CN107040217A (zh
Inventor
何进
彭尧
陈鹏伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN201710240670.4A priority Critical patent/CN107040217B/zh
Publication of CN107040217A publication Critical patent/CN107040217A/zh
Application granted granted Critical
Publication of CN107040217B publication Critical patent/CN107040217B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1441—Balanced arrangements with transistors using field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1458—Double balanced arrangements, i.e. where both input signals are differential

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Superheterodyne Receivers (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及混频器技术，特别涉及一种K波段的折叠式双平衡有源混频器，包括第一平衡‑不平衡转换器T1、第二平衡‑不平衡转换器T2、第一跨导放大电路、第二跨导放大电路、第一电流源电路、第二电流源电路、开关级电路、负载级电路、第一缓冲电路和第二缓冲电路。该混频器解决了传统混频器结构噪声、增益和线性度间的折中问题，有效提升混频器的整体性能指标。提高了增益并减小噪声；获得了较理想的开关性能和较大的输出摆幅空间，扩展了电路的线性度；通过消除寄生电容的影响，使增益和噪声性能进一步提高。且电路在驱动后级50欧姆负载时能够不衰减信号幅度。

Description

一种K波段的折叠式双平衡有源混频器
技术领域
本发明属于混频器技术领域，尤其涉及一种K波段的折叠式双平衡有源混频器。
背景技术
随着智能交通的迅速发展，雷达传感器在汽车驾驶辅助系统中的运用越来越广泛，24GHz雷达传感器以其波束角度小、灵敏度高、体积小巧等优势迅速成为汽车驾驶辅助系统中应用最为广泛的雷达传感器。混频器作为雷达传感器系统中负责频率变换的关键模块，具有十分重要的地位，其性能优劣直接决定着整体系统的性能。设计出高性能的混频器，对于现代汽车雷达传感器系统的发展具有十分重要的意义。
混频器的设计一般采用双平衡有源结构，但传统的双平衡电路呈多层堆叠式结构，占用了较多的电压空间，难以进行低电压低功耗设计。混频器的噪声和线性度主要由跨导级电路决定，为改善噪声和线性度，需要提供电路较大的偏置电流，但大电流会在负载级产生较大压降，导致开关级晶体管进入线性区，电路无法正常工作；使用源极电感负反馈技术可在不引入热噪声的情况下有效提高线性度，但会显著的减小增益；增大本振信号摆幅可以提高增益，但大本振信号会通过晶体管寄生电容间接引入闪烁噪声，同时产生更严重的本振信号串扰。可以看到，传统的双平衡电路结构在噪声、增益和线性度间面临艰难的折中问题，难以满足高性能设计。
发明内容
本发明的目的是提供一种提高了增益并减小噪声，既获得较理想的开关性能和较大的输出摆幅空间，还扩展了电路的线性度，同时消除寄生电容的影响，使增益和噪声性能进一步提高的混频器。
为实现上述目的，本发明采用的技术方案是：一种K波段的折叠式双平衡有源混频器，包括第一平衡-不平衡转换器T1、第二平衡-不平衡转换器T2、第一跨导放大电路、第二跨导放大电路、第一电流源电路、第二电流源电路、开关级电路、负载级电路、第一缓冲电路和第二缓冲电路；
第一平衡-不平衡转换器输出一端为正向本振电压信号LO+，另一端为反向本振电压信号LO-；
第二平衡--不平衡转换器输出一端为正向射频电压信号RF+，另一端为反向射频电压信号RF-；
第一跨导放大电路和第二跨导放大电路分别接入正向射频电压信号RF+和反向射频电压信号RF-，且分别转换为正向射频电流信号和反向射频电流信号，并耦合至开关级电路；
第一电流源电路和第二电流源电路向开关级电路输出直流电流；
开关级电路分别接入正向本振电压信号LO+和反向本振电压信号LO-控制其导通和截止，对正向射频电流信号和反向射频电流信号进行周期性换向，产生正向中频电流信号和反向中频电流信号并输入至负载级电路；
负载级电路接入电源电压VDD，并将正向中频电流信号和反向中频电流信号转换为正向中频电压信号IF+和反向中频电压信号IF-，实现混频；
第一缓冲电路和第二缓冲电路分别接入正向中频电压信号IF+和反向中频电压信号IF-进行缓冲放大成为输出信号。
在上述的K波段的折叠式双平衡有源混频器中，第一跨导放大电路包括晶体管M1、M2和电容C1，晶体管M1和M2的栅极接入正向射频电压信号RF+，两者的漏级相连，并与电容C1的一端相连，晶体管M1和M2的源极分别接地和电源电压VDD；第二跨导放大电路包括晶体管M3、M4和电容C2，晶体管M3和M4的栅极接入反向射频电压信号RF-，两者的漏级相连，并与电容C2的一端相连，晶体管M3和M4的源极分别接地和电源电压VDD。
在上述的K波段的折叠式双平衡有源混频器中，第一电流源电路包括晶体管M9，第二电流源电路包括晶体管M10，晶体管M9源极接地，漏级与电容C1一端相连并与开关级电路连接；晶体管M10源极接地，漏级与电容C2一端相连并与开关级电路连接。
在上述的K波段的折叠式双平衡有源混频器中，开关级电路包括晶体管M5、M6、M7和M8，电感L1和L2，电容C3，晶体管M5和M8的栅极接入正向本振电压信号LO+，晶体管M6和M7的栅极接入反向本振电压信号LO-；晶体管M5和M6的源极相连，并与电感L1的一端相连，晶体管M7和M8的源极相连，并与电感L2的一端相连；晶体管M5和M7的漏极相连，并与负载级电路连接，晶体管M6和M8的漏极相连，并与负载级电路连接；电感L1和L2的电感值相等，两者的另一端相连并与电容C3的一端连接，电容C3的另一端接地。
在上述的K波段的折叠式双平衡有源混频器中，负载级电路包括晶体管M11和M12，电阻RL1和RL2，电阻RL1一端与晶体管M11的漏级相连，作为正向中频电压信号端IF+，电阻RL1的另一端与晶体管M11的源级相连并连接至电源电压VDD；电阻RL2一端与所述晶体管M12的漏级相连，作为反向中频电压信号端IF-，电阻RL2的另一端与晶体管M12的源级相连并连接至电源电压VDD。
在上述的K波段的折叠式双平衡有源混频器中，第一缓冲电路包括晶体管M13和M14，电阻RL3和电容C4，第二缓冲电路包括晶体管M15和M16，电阻RL4和电容C5，晶体管M13和M14的栅极相连，并与正向中频电压信号端IF+连接，电阻RL3一端与晶体管M14漏极相连，另一端与晶体管M14源极相连并连接至电源电压VDD，晶体管M13和M14的漏极相连并与电容C4的一端连接，晶体管M13源极接地，电容C4的另一端作为正向中频输出信号IFoutput+；晶体管M15和M16的栅极相连，并与反向中频电压信号端IF-连接，电阻RL4一端与晶体管M16漏极相连，另一端与晶体管M16源极相连并连接至电源电压VDD，晶体管M15和M16的漏极相连并与电容C5的一端连接，晶体管M15源极接地，电容C5的另一端作为反向中频输出信号IFoutput-。
在上述的K波段的折叠式双平衡有源混频器中，第一平衡-不平衡转换器T1和第二平衡-不平衡转换器T2均采用微带线巴伦并基于0.13um CMOS工艺设计，线圈1采用顶层金属设计，金属厚度为2.5um，线圈2采用第二层金属设计，金属厚度为0.534um，两层金属间距0.9um；第一、第二平衡-不平衡转换器有3个端口分别作为单端输入和两个差分输出端口，且输出端口所在的线圈中点处与地金属层相连。
本发明的有益效果是：跨导级与开关级、负载级处在两条不同的支路，它们的偏置状态相互独立，跨导级支路偏置电流较大以获得大的晶体管跨导参数，提高了增益并减小噪声；开关级、负载级支路偏置电流较小，获得较理想的开关性能和较大的输出摆幅空间，扩展了电路的线性度。开关级引入谐振电感，消除寄生电容的影响，使增益和噪声性能进一步提高。缓冲级采用了互补放大电路结构，使电路在驱动后级50欧姆负载时能够不衰减信号幅度。
附图说明
图1 是本发明一个实施例K波段的折叠式双平衡有源混频器的电路原理图；
图2 是本发明一个实施例射频、本振输入端口回波损耗仿真曲线；
图3 是本发明一个实施例的电压增益、噪声系数和本振信号功率关系曲线；
图4 是本发明一个实施例的输入三阶截断点仿真曲线；
图5 是本发明一个实施例的三端口平衡-不平衡转换器的3D模型图。
具体实施方式
下面结合附图对本发明的实施方式进行详细描述。
所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其它工艺的可应用性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
本发明的描述中，需要说明的是，除非另有规定和限定，术语“相连”“连接"应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于相关领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
本实施例采用以下技术方案实现，一种K波段的折叠式双平衡有源混频器，包括第一平衡-不平衡转换器T1、第二平衡-不平衡转换器T2、第一跨导放大电路、第二跨导放大电路、第一电流源电路、第二电流源电路、开关级电路、负载级电路、第一缓冲电路和第二缓冲电路；
第一平衡-不平衡转换器输出一端为正向本振电压信号LO+，另一端为反向本振电压信号LO-；
第二平衡--不平衡转换器输出一端为正向射频电压信号RF+，另一端为反向射频电压信号RF-；
第一跨导放大电路和第二跨导放大电路分别接入正向射频电压信号RF+和反向射频电压信号RF-，且分别转换为正向射频电流信号和反向射频电流信号，并耦合至开关级电路；
第一电流源电路和第二电流源电路向开关级电路输出直流电流；
开关级电路分别接入正向本振电压信号LO+和反向本振电压信号LO-控制其导通和截止，对正向射频电流信号和反向射频电流信号进行周期性换向，产生正向中频电流信号和反向中频电流信号并输入至负载级电路；
负载级电路接入电源电压VDD，并将正向中频电流信号和反向中频电流信号转换为正向中频电压信号IF+和反向中频电压信号IF-，实现混频；
第一缓冲电路和第二缓冲电路分别接入正向中频电压信号IF+和反向中频电压信号IF-进行缓冲放大成为输出信号。
进一步，第一跨导放大电路包括晶体管M1、M2和电容C1，晶体管M1和M2的栅极接入正向射频电压信号RF+，两者的漏级相连，并与电容C1的一端相连，晶体管M1和M2的源极分别接地和电源电压VDD；第二跨导放大电路包括晶体管M3、M4和电容C2，晶体管M3和M4的栅极接入反向射频电压信号RF-，两者的漏级相连，并与电容C2的一端相连，晶体管M3和M4的源极分别接地和电源电压VDD。
进一步，第一电流源电路包括晶体管M9，第二电流源电路包括晶体管M10，晶体管M9源极接地，漏级与电容C1一端相连并与开关级电路连接；晶体管M10源极接地，漏级与电容C2一端相连并与开关级电路连接。
进一步，开关级电路包括晶体管M5、M6、M7和M8，电感L1和L2，电容C3，晶体管M5和M8的栅极接入正向本振电压信号LO+，晶体管M6和M7的栅极接入反向本振电压信号LO-；晶体管M5和M6的源极相连，并与电感L1的一端相连，晶体管M7和M8的源极相连，并与电感L2的一端相连；晶体管M5和M7的漏极相连，并与负载级电路连接，晶体管M6和M8的漏极相连，并与负载级电路连接；电感L1和L2的电感值相等，两者的另一端相连并与电容C3的一端连接，电容C3的另一端接地。
进一步，负载级电路包括晶体管M11和M12，电阻RL1和RL2，电阻RL1一端与晶体管M11的漏级相连，作为正向中频电压信号端IF+，电阻RL1的另一端与晶体管M11的源级相连并连接至电源电压VDD；电阻RL2一端与所述晶体管M12的漏级相连，作为反向中频电压信号端IF-，电阻RL2的另一端与晶体管M12的源级相连并连接至电源电压VDD。
进一步，第一缓冲电路包括晶体管M13和M14，电阻RL3和电容C4，第二缓冲电路包括晶体管M15和M16，电阻RL4和电容C5，晶体管M13和M14的栅极相连，并与正向中频电压信号端IF+连接，电阻RL3一端与晶体管M14漏极相连，另一端与晶体管M14源极相连并连接至电源电压VDD，晶体管M13和M14的漏极相连并与电容C4的一端连接，晶体管M13源极接地，电容C4的另一端作为正向中频输出信号IFoutput+；晶体管M15和M16的栅极相连，并与反向中频电压信号端IF-连接，电阻RL4一端与晶体管M16漏极相连，另一端与晶体管M16源极相连并连接至电源电压VDD，晶体管M15和M16的漏极相连并与电容C5的一端连接，晶体管M15源极接地，电容C5的另一端作为反向中频输出信号IFoutput-。
更进一步，第一平衡-不平衡转换器T1和第二平衡-不平衡转换器T2均采用微带线巴伦并基于0.13um CMOS工艺设计，线圈1采用顶层金属设计，金属厚度为2.5um，线圈2采用第二层金属设计，金属厚度为0.534um，两层金属间距0.9um；第一、第二平衡-不平衡转换器有3个端口分别作为单端输入和两个差分输出端口，且输出端口所在的线圈中点处与地金属层相连。
具体实施时，如图1所示，一种K波段的折叠式双平衡有源混频器，包括第一平衡-不平衡转换器、第二平衡-不平衡转换器、第一跨导放大电路、第二跨导放大电路、第一电流源电路、第二电流源电路、开关级电路、负载级电路、第一缓冲电路和第二缓冲电路，第一平衡-不平衡转换器输出的一端为正向本振电压信号，另一端为反向本振电压信号；第二平衡-不平衡转换器输出的一端为正向射频电压信号，另一端为反向射频电压信号；第一跨导放大电路和第二跨导放大电路分别接入正向射频电压信号和反向射频电压信号；第一电流源电路和第二电流源电路向开关级电路输出直流电流；开关级电路分别接入正向本振电压信号和反向本振电压信号并输入至负载级电路；负载级电路接入电源电压，并将输出信号接入缓冲电路。
而且，第一跨导放大电路包括晶体管M1、M2和电容C1，晶体管M1和M2的栅极接入正向射频电压信号RF+，两者的漏级相连，并与电容C1的一端相连，晶体管M1和M2的源极分别接地和电源电压VDD；第二跨导放大电路包括晶体管M3、M4和电容C2，所述晶体管M3和M4的栅极接入反向射频电压信号RF-，两者的漏级相连，并与电容C2的一端相连，晶体管M3和M4的源极分别接地和电源电压VDD。
而且，第一电流源电路包括晶体管M9，第二电流源电路包括晶体管M10，晶体管M9源极接地，漏级与电容C1一端相连并与开关级电路连接；晶体管M10源极接地，漏级与电容C2一端相连并与开关级电路连接。
而且，开关级电路包括晶体管M5、M6、M7和M8，电感L1和L2，电容C3，晶体管M5和M8的栅极接入正向本振电压信号LO+，晶体管M6和M7的栅极接入反向本振电压信号LO-；晶体管M5和M6的源极相连，并与电感L1的一端相连，晶体管M7和M8的源极相连，并与电感L2的一端相连；晶体管M5和M7的漏极相连，并与负载级电路连接，晶体管M6和M8的漏极相连，并与负载级电路连接；电感L1和L2的电感值相等，两者的另一端相连并与电容C3的一端连接，电容C3的另一端接地。
而且，负载级电路包括晶体管M11和M12，电阻RL1和RL2，电阻RL1一端与晶体管M11的漏级相连，作为正向中频电压信号端IF+，电阻RL1的另一端与晶体管M11的源级相连并连接至电源电压VDD；电阻RL2一端与晶体管M12的漏级相连，作为反向中频电压信号端IF-，电阻RL2的另一端与晶体管M12的源级相连并连接至电源电压VDD。
而且，第一缓冲电路包括晶体管M13和M14，电阻RL3和电容C4，第二缓冲电路包括晶体管M15和M16，电阻RL4和电容C5，晶体管M13和M14的栅极相连，并与正向中频电压信号端IF+连接，电阻RL3一端与晶体管M14漏极相连，另一端与晶体管M14源极相连并连接至电源电压VDD，晶体管M13和M14的漏极相连并与电容C4的一端连接，晶体管M13源极接地，电容C4的另一端作为最终的正向中频输出信号IFoutput+；晶体管M15和M16的栅极相连，并与反向中频电压信号端IF-连接，电阻RL4一端与晶体管M16漏极相连，另一端与晶体管M16源极相连并连接至电源电压VDD，晶体管M15和M16的漏极相连并与电容C5的一端连接，晶体管M15源极接地，电容C5的另一端作为最终的反向中频输出信号IFoutput-。
而且，第一、第二平衡-不平衡转换器T1、T2均采用微带线巴伦形式并基于0.13umCMOS工艺设计，线圈1采用工艺中最顶层金属设计，金属厚度为2.5um，线圈2采用工艺中第二顶层金属设计，厚度为0.534um，两层金属间距0.9um。该平衡--不平衡转换器共有3个端口，分别作为单端输入和两个差分输出端口，并且输出端口所在的线圈中点处与底层地金属相连。
本实施例的工作原理如下：单端射频输入信号通过平衡-不平衡转换器T2转换为差分射频信号并输入至第一跨导放大电路、第二跨导级放大电路；第一、第二跨导放大电路晶体管M1、M2和M3、M4将射频电压信号转换为射频电流信号，分别从电容C1、C2耦合至开关级电路；单端本振输入信号通过平衡-不平衡转换器T1转换为差分本振信号并驱动开关级电路晶体管M5、M8和M6、M7轮流导通和截止，使流入开关级电路的射频电流信号进行周期性换向，并产生所需的中频电流信号；中频电流信号在负载级电路电阻RL1和RL2上产生中频电压信号，并输入至第一、第二缓冲电路；第一、第二缓冲电路晶体管M13、M14和M15、M16将中频电压信号进一步放大，作为最终的输出信号并驱动后级负载。
本实施例的混频器包括第一、第二平衡-不平衡转换器T1、T2，由晶体管M1、M2、M3、M4和电容C1、C2构成的跨导级电路，由晶体管M9、M10构成的电流源电路，由晶体管M5、M6、M7、M8和电感L1、L2及电容C3构成的开关级电路，由晶体管M11、M12和电阻RL1、RL2构成的负载级电路，由晶体管M13、M14、M15、M16和电阻RL3、RL4及电容C4、C5构成的缓冲级电路。
采用第一、第二无源平衡-不平衡转换器完成射频输入端和本振输入端从单端信号至差分信号的转换，节省了电路总功耗，同时平衡-不平衡转换器可在不引入其它无源元件的情况下完成端口阻抗匹配，减小了电路设计复杂度，也能减少版图面积。采用由一个NMOS晶体管和一个PMOS晶体管构成的互补放大电路作为跨导输入级电路，跨导级单独作为一条支路并与开关级和负载级电路分开。这样，由两层晶体管构成的跨导级电路将占用较小的电压空间，可使用较大的偏置电流以增大跨导参数，可有效提升跨导输入级的增益和噪声性能。同时由于跨导级与开关级、负载级处于两条支路，其较大的偏置电流将不会影响开关级和负载级电路工作状态。混频器的开关级、负载级和电流源电路构成一条支路，通过调节电流源电路来控制这一支路的偏置电流。选择较小的偏置电流使得直流状态下的开关级晶体管处于导通和截止的临界点，从而使开关级电路工作于较为理想的开关状态。同时，较小的偏置电流减小了负载级电路消耗的压降，使开关级与负载级电路间存在更大的电压空间，可增大中频电压信号摆幅，减小中频电压信号失真并扩展电路的线性度。由于开关级电路存在大量寄生电容，在开关级晶体管源端引入电感，调节电感值并使其与寄生电容在射频频率处并联谐振，可消除寄生电容与地之间产生的射频低阻抗通路，减小了射频信号泄露和提高电压增益；因为中频信号频率通常较低，本振射频频率较为接近，谐振电感的引入使本振信号对寄生电容的充放电效应也得到有效抑制，减小了充放电效应产生的闪烁噪声。负载级电路采用电阻并联一个PMOS晶体管的形式，PMOS晶体管作为一个电流源用以分担一部分偏置电流并降低流经电阻的电流，进一步减小负载级电路占用的电压空间。这时，可选择适当增加电阻值提高增益，或不变电阻值使电路获得更大的电压空间；缓冲级电路采用由一个NMOS晶体管和一个PMOS晶体管构成的互补放大电路，其较高的跨导参数可产生足够的电流以驱动后级负载并能在驱动负载同时不衰减信号幅度，弥补了传统共漏结构的缓冲电路放大能力弱的缺陷。
如图2所示，本实施例混频器的射频、本振输入端口回波损耗仿真曲线，射频频率24GHz，回波损耗为-26dB，本振频率24.5GHz，回波损耗为-9dB。
如图3所示，本实施例混频器的电压增益、噪声系数和本振信号功率关系曲线，在本振信号功率为-3dBm时，增益和噪声分别达到最优，电压增益为25.5dB，噪声系数为7.3dB。
如图4所示，本实施例混频器的输入三阶截断点仿真曲线，固定本振信号功率-3dBm，混频器的输入三阶截断点为-3.6dBm。
如图5所示，本实施例三端口平衡-不平衡转换器的3D模型图，平衡-不平衡转换器T1、T2采用微带线巴伦形式并基于0.13um CMOS工艺设计，线圈1采用工艺中最顶层金属设计，金属厚度为2.5um，线圈2采用工艺中第二顶层金属设计，厚度为0.534um，两层金属间距0.9um。该平衡--不平衡转换器共有3个端口，分别作为单端输入和两个差分输出端口，并且输出端口所在的线圈中点处与底层地金属相连。
应当理解的是，本说明书未详细阐述的部分均属于现有技术。
虽然以上结合附图描述了本发明的具体实施方式，但是本领域普通技术人员应当理解，这些仅是举例说明，可以对这些实施方式做出多种变形或修改，而不背离本发明的原理和实质。本发明的范围仅由所附权利要求书限定。

Claims (2)

1.一种K波段的折叠式双平衡有源混频器，其特征是，包括第一平衡-不平衡转换器T1、第二平衡-不平衡转换器T2、第一跨导放大电路、第二跨导放大电路、第一电流源电路、第二电流源电路、开关级电路、负载级电路、第一缓冲电路和第二缓冲电路；
第一平衡-不平衡转换器输出一端为正向本振电压信号LO+，另一端为反向本振电压信号LO-；
第二平衡--不平衡转换器输出一端为正向射频电压信号RF+，另一端为反向射频电压信号RF-；
第一跨导放大电路和第二跨导放大电路分别接入正向射频电压信号RF+和反向射频电压信号RF-，且分别转换为正向射频电流信号和反向射频电流信号，并耦合至开关级电路；
第一电流源电路和第二电流源电路向开关级电路输出直流电流；
开关级电路分别接入正向本振电压信号LO+和反向本振电压信号LO-控制其导通和截止，对正向射频电流信号和反向射频电流信号进行周期性换向，产生正向中频电流信号和反向中频电流信号并输入至负载级电路；
负载级电路接入电源电压VDD，并将正向中频电流信号和反向中频电流信号转换为正向中频电压信号IF+和反向中频电压信号IF-，实现混频；
第一缓冲电路和第二缓冲电路分别接入正向中频电压信号IF+和反向中频电压信号IF-进行缓冲放大成为输出信号；
第一跨导放大电路包括晶体管M1、M2和电容C1，晶体管M1和M2的栅极接入正向射频电压信号RF+，两者的漏级相连，并与电容C1的一端相连，晶体管M1和M2的源极分别接地和电源电压VDD；
第二跨导放大电路包括晶体管M3、M4和电容C2，晶体管M3和M4的栅极接入反向射频电压信号RF-，两者的漏级相连，并与电容C2的一端相连，晶体管M3和M4的源极分别接地和电源电压VDD；第一电流源电路包括晶体管M9，第二电流源电路包括晶体管M10，晶体管M9源极接地，漏级与电容C1一端相连并与开关级电路连接；晶体管M10源极接地，漏级与电容C2一端相连并与开关级电路连接；开关级电路包括晶体管M5、M6、M7和M8，电感L1和L2，电容C3，晶体管M5和M8的栅极接入正向本振电压信号LO+，晶体管M6和M7的栅极接入反向本振电压信号LO-；晶体管M5和M6的源极相连，并与电感L1的一端相连，晶体管M7和M8的源极相连，并与电感L2的一端相连；晶体管M5和M7的漏极相连，并与负载级电路连接，晶体管M6和M8的漏极相连，并与负载级电路连接；电感L1和L2的电感值相等，两者的另一端相连并与电容C3的一端连接，电容C3的另一端接地；
负载级电路包括晶体管M11和M12，电阻RL1和RL2，电阻RL1一端与晶体管M11的漏级相连，作为正向中频电压信号端IF+，电阻RL1的另一端与晶体管M11的源级相连并连接至电源电压VDD；电阻RL2一端与所述晶体管M12的漏级相连，作为反向中频电压信号端IF-，电阻RL2的另一端与晶体管M12的源级相连并连接至电源电压VDD；
第一缓冲电路包括晶体管M13和M14，电阻RL3和电容C4，第二缓冲电路包括晶体管M15和M16，电阻RL4和电容C5，晶体管M13和M14的栅极相连，并与正向中频电压信号端IF+连接，电阻RL3一端与晶体管M14漏极相连，另一端与晶体管M14源极相连并连接至电源电压VDD，晶体管M13和M14的漏极相连并与电容C4的一端连接，晶体管M13源极接地，电容C4的另一端作为正向中频输出信号IFoutput+；晶体管M15和M16的栅极相连，并与反向中频电压信号端IF-连接，电阻RL4一端与晶体管M16漏极相连，另一端与晶体管M16源极相连并连接至电源电压VDD，晶体管M15和M16的漏极相连并与电容C5的一端连接，晶体管M15源极接地，电容C5的另一端作为反向中频输出信号IFoutput-。
2.如权利要求1所述的K波段的折叠式双平衡有源混频器，其特征是，第一平衡-不平衡转换器T1和第二平衡-不平衡转换器T2均采用微带线巴伦并基于0.13um CMOS工艺设计，线圈1采用顶层金属设计，金属厚度为2.5um，线圈2采用第二层金属设计，金属厚度为0.534um，两层金属间距0.9um；第一、第二平衡-不平衡转换器有3个端口分别作为单端输入和两个差分输出端口，且输出端口所在的线圈中点处与地金属层相连。
CN201710240670.4A 2017-04-13 2017-04-13 一种k波段的折叠式双平衡有源混频器 Active CN107040217B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710240670.4A CN107040217B (zh) 2017-04-13 2017-04-13 一种k波段的折叠式双平衡有源混频器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710240670.4A CN107040217B (zh) 2017-04-13 2017-04-13 一种k波段的折叠式双平衡有源混频器

Publications (2)

Publication Number Publication Date
CN107040217A CN107040217A (zh) 2017-08-11
CN107040217B true CN107040217B (zh) 2019-08-02

Family

ID=59535933

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710240670.4A Active CN107040217B (zh) 2017-04-13 2017-04-13 一种k波段的折叠式双平衡有源混频器

Country Status (1)

Country Link
CN (1) CN107040217B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107508557A (zh) * 2017-08-24 2017-12-22 中国电子科技集团公司第四十研究所 一种基于多层微带巴伦无源双平衡混频器
CN109995328A (zh) * 2017-12-29 2019-07-09 华为技术有限公司 混频器、发射机、芯片及相关设备
CN107968631B (zh) * 2018-01-26 2023-09-12 广东工业大学 一种应用于k波段的混频器及其下变频混频电路
CN108322228A (zh) * 2018-01-31 2018-07-24 深圳市盛路物联通讯技术有限公司 基于声表面波的物联网射频电路、电路板、芯片及终端
CN109379047A (zh) * 2018-09-11 2019-02-22 天津大学 一种无片上电感低功耗高线性度双平衡混频器
CN109347444A (zh) * 2018-09-15 2019-02-15 天津大学 一种低噪声高转换增益的上变频混频器
CN109743023B (zh) * 2018-12-24 2020-10-30 武汉大学 一种可上下变频复用的24GHz混频器
US11405002B2 (en) * 2020-12-18 2022-08-02 Hangzhou Geo-Chip Technology Co., Ltd. Harmonic rejection mixing circuit device and receiver
CN112910416A (zh) * 2021-01-14 2021-06-04 温州大学 一种应用于汽车雷达的高增益毫米波混频器

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102075145B (zh) * 2011-01-11 2013-06-05 东南大学 一种高线性度折叠镜像混频器
CN102163954B (zh) * 2011-01-30 2013-01-30 东南大学 一种低电压低噪声宽带混频器
CN103986419B (zh) * 2014-05-15 2017-01-04 电子科技大学 一种短波宽带双平衡混频器
CN106385236B (zh) * 2016-10-17 2023-07-28 广西师范大学 一种高线性度高增益的有源混频器及方法

Also Published As

Publication number Publication date
CN107040217A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
CN107040217B (zh) 一种k波段的折叠式双平衡有源混频器
CN103532493B (zh) 一种低功耗高增益宽带混频器
US8121579B2 (en) Active mixer circuit and a receiver circuit or a millimeter-wave communication unit using it
Chiou et al. A 1-V 5-GHz self-bias folded-switch mixer in 90-nm CMOS for WLAN receiver
CN206099903U (zh) 一种高线性度高增益的有源混频器
JP5128680B2 (ja) ミキサ回路
CN107196607A (zh) 一种下变频混频器
WO2009120117A1 (en) A combined mixer and balun design
Nocera et al. Down-converter solutions for 77-GHz automotive radar sensors in 28-nm FD-SOI CMOS technology
CN202026277U (zh) 射频识别中的混频器
CN109379047A (zh) 一种无片上电感低功耗高线性度双平衡混频器
Wu et al. An ultra-wideband distributed active mixer MMIC in 0.18-$\mu $ m CMOS technology
Kim et al. A 77 GHz low LO power mixer with a split self-driven switching cell in 65 nm CMOS technology
Engelmann et al. Design of two Low DC-Power High-Efficiency D-Band Power Amplifiers in 22 nm FDSOI
Rastegar et al. An integrated high linearity CMOS receiver frontend for 24-GHz applications
CN109743023A (zh) 一种可上下变频复用的24GHz混频器
Long et al. A 1 V 900 MHz image-reject downconverter in 0.5/spl mu/m CMOS
CN112332781B (zh) 一种基于变压器和互补共源共栅混合拓扑的宽带混频器
Xu et al. A 77-GHz 1.5-mW down-conversion mixer using active loads technique in 40-nm CMOS for automotive radar application
CN208445533U (zh) 一种温度补偿型移相器
Issakov et al. A 22–39 GHz passive mixer in SiGe: C bipolar technology
Wan et al. A wideband CMOS current-mode down-conversion mixer for multi-standard receivers
Zhang et al. Integrated k-band CMOS passive mixers utilizing balun and polyphase filters
Sah et al. A 12 GHz IF bandwidth low power 5–17 GHz V-band positive transformer-feedback down-conversion mixer
CN117318629B (zh) 混频器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant