CN107017959A - 一种利用对时提高守时精度的方法及装置 - Google Patents

一种利用对时提高守时精度的方法及装置 Download PDF

Info

Publication number
CN107017959A
CN107017959A CN201710174837.1A CN201710174837A CN107017959A CN 107017959 A CN107017959 A CN 107017959A CN 201710174837 A CN201710174837 A CN 201710174837A CN 107017959 A CN107017959 A CN 107017959A
Authority
CN
China
Prior art keywords
deviation
pair
initial
value
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710174837.1A
Other languages
English (en)
Other versions
CN107017959B (zh
Inventor
周立功
陈华峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Zhiyuan Electronics Co Ltd
Original Assignee
Guangzhou Zhiyuan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Zhiyuan Electronics Co Ltd filed Critical Guangzhou Zhiyuan Electronics Co Ltd
Priority to CN201710174837.1A priority Critical patent/CN107017959B/zh
Publication of CN107017959A publication Critical patent/CN107017959A/zh
Application granted granted Critical
Publication of CN107017959B publication Critical patent/CN107017959B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/0635Clock or time synchronisation in a network
    • H04J3/0638Clock or time synchronisation among nodes; Internode synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明公开了一种利用对时提高守时精度的方法及装置,通过计算偏差值、存储偏差值和均匀调整实现对时提高设备守时精度,保证计时偏差正确性和稳定性。本发明提供了一种利用对时提高守时精度的方法,具体包括:根据初始对时信号调整时间,计算初始偏差值;将有效初始偏差值滤波得到初始滤波偏差值,并进行存储;根据新对时信号计算实时偏差值;将实时偏差值滤波得到实时滤波偏差值,并进行存储;判断是否有对时信号输入,若是,则通过两步法计算输出偏差值,并存储在选择器中;根据输出偏差值均匀调整守时偏差值;若否,则根据实时滤波偏差值计算记忆偏差值;根据记忆偏差值均匀调整守时偏差值。

Description

一种利用对时提高守时精度的方法及装置
技术领域
本发明涉及通信技术领域,具体涉及一种利用对时提高守时精度的方法及装置。
背景技术
时间同步技术广泛用于电力系统,特别是数字化电力系统,对于时间同步要求高,一般都要求在线运行和监测设备进行时间同步。同样电力系统也希望设备的守时精度高,可以保证对时信号丢失时不同设备之间时间偏差小,利于异常情况记录的时间值的准确性。
GPS、IRIG-B、PPS等都是常见高精度电子对时系统,时间同步包括绝对时间同步和相对时间同步,一般常见的系统都是采用相对时间同步方案,对时精度都是在微秒级别。常见对时方案利用对时信号进行改变本地时间值,达到和授时系统一样的时间值,当然还包括对时时会有整秒对准。这样可以校准本地时间,使本地时间和标准时间一致,对于一些要求整秒对准的系统,还会进行整秒对准。
常见设备的本地时间守时精度都是比较差的,就算是直接采样硬件方案去计时,如FPGA利用高频晶振计时,由于晶振的偏移,如常见是晶振偏差为±5ppm~±100ppm,等效为一秒的误差为±5μs~±100μs,一天的误差为±432ms~±8640ms,这样一天误差就达到一秒了,时间一长时间就不准确了,守时精度不够。为了提高守时精度,一般都是利用高昂的低偏差的晶振进行计时,如±0.1ppm的晶振,一天的误差为±8.64ms,这种方案的守时精度是提高了,但是要更好的守时精度就必须采用更高精度的晶振。并且现有技术上对于对时只保证对时时间内的精度,丢失对时信号之后不能保证守时精度。
发明内容
本发明提供了一种利用对时提高守时精度的方法及装置,通过计算偏差值、存储偏差值和均匀调整实现对时提高设备守时精度,保证计时偏差正确性和稳定性。
本发明提供了一种利用对时提高守时精度的方法,具体包括:
根据初始对时信号调整时间,计算初始偏差值;
将有效初始偏差值滤波得到初始滤波偏差值,并进行存储;
根据新对时信号计算实时偏差值;
将实时偏差值滤波得到实时滤波偏差值,并进行存储;
判断是否有对时信号输入,
若是,
则通过两步法计算输出偏差值,并存储在选择器中;
根据所述输出偏差值均匀调整守时偏差值;
若否,
则根据所述实时滤波偏差值计算记忆偏差值;
根据所述记忆偏差值均匀调整守时偏差值。
可选的,
步骤所述根据初始对时信号调整时间,计算初始偏差值包括:
通过整秒对准脉冲,其中,秒以下计时清零,秒及秒以上采用对时解码;
根据对时脉冲对比时间值,并计算所述初始偏差值。
可选的,
所述脉冲信号为对时信号直接输入信号。
可选的,
所述脉冲信号为解码得到的整秒脉冲信号。
可选的,
步骤所述将有效初始偏差值滤波得到初始滤波偏差值,并进行存储包括:
判断所述初始偏差值是否在晶振的误差范围内;
若是,
则将所述初始偏差值作为有效初始偏差值进行滤波得到初始滤波偏差值,并进行存储;
若否,
则重新计算得出有效初始偏差值,进行滤波得到初始滤波偏差值,并进行存储。
可选的,
步骤所述根据所述实时滤波偏差值计算记忆偏差值的计算方法为:
通过累加平均算法计算记忆偏差值。
可选的,
所述均匀调整守时偏差值方法为:
根据所述输出偏差值或所述记忆偏差值计算对时时刻;
在所述对时时刻调整本地时钟。
本发明提供了一种利用对时提高守时精度的装置,包括:
第一计算单元,用于计算初始偏差值;
第一存储单元,用于存储初始滤波偏差值;
第二计算单元,用于计算实时偏差值;
第二存储单元,用于存储经滤波得到的实时滤波偏差值;
判断单元,用于判断是否有对时信号输入;
选择单元,用于选择均匀调整守时偏差值的方法。
可选的,
所述第一计算单元包括:
对时子单元,用于通过整秒对准脉冲,其中,秒以下计时清零,秒及秒以上采用对时解码;
第一计算子单元,用于根据对时脉冲对比时间值,并计算所述初始偏差值。
可选的,
所述第一存储单元包括:
第一判断子单元,用于判断所述初始偏差值是否在晶振的误差范围内;
第一选择子单元,用于有效初始偏差值;
第一滤波子单元,用于对所述有效初始偏差值滤波得到初始滤波偏差值;
第一存储子单元,用于存储所述初始滤波偏差值。
下面对本发明提供的一种利用对时提高守时精度的方法及装置所带来的核心有益效果进行描述:
该提高守时精度的方法包括:根据接入的初始对时信号等待整秒对准脉冲调整时间,当第二个对时脉冲输入时,进行时间值对比并计算初始偏差值ΔT(1)。先判断计算得到的初始偏差值ΔT(1)是否在晶振的误差范围内,若不在则为无效的对时信号,重新根据脉冲进行计算,若在则将该初始偏差值赋值给有效初始偏差值,直接进入滤波得到初始滤波偏差值,作为调整时间的偏差值,并进行存储。当新对时信号输入时,计算实时偏差值ΔT(n),同样需要判断该实时偏差值是否在范围内,若不在范围内则为错误的对时脉冲,对该实时偏差值重新赋值,即ΔT'(n)=ΔT(n-1),继续判断ΔT'(n)是否在范围内,若不在继续重新赋值判断,若在,则将该ΔT'(n)赋值给ΔT(n),即有ΔT(n)=ΔT'(n)。将前步骤最后得到的实时偏差值ΔT(n)经过滤波得到实时滤波偏差值ΔTf(n)并进行存储。后面对时和调时的过程需要先判断是否有对时信号输入,若是,则通过前面的两步法计算输出偏差值,并存储在选择器中,供均匀调整守时偏差值;若否,则将实时滤波偏差值代入公式ΔTr(n)=[ΔTr(n-1)+ΔTf(n)]÷2计算记忆偏差值ΔTr(n),再根据记忆偏差值均匀调整守时偏差值。其中,均匀调整守时偏差值需要先根据实时偏差值或记忆偏差值计算对时时刻,并均匀调整本地时钟。该发明在有无对时信号的情况下都能提高守时精度,均匀调整能够保证计时偏差正确性和稳定性,且不会出现时间突变的状况。
附图说明
图1为本发明中一种利用对时提高守时精度的方法实施例的流程图;
图2为本发明中一种利用对时提高守时精度的装置的结构示意图。
具体实施方式
本发明提供了一种利用对时提高守时精度的方法及装置,通过计算偏差值、存储偏差值和均匀调整实现对时提高设备守时精度,保证计时偏差正确性和稳定性。
下面请参阅图1,本发明提供的一种利用对时提高守时精度的方法,包括:
101、根据初始对时信号调整时间,计算初始偏差值;
本实施例中,根据接入的初始对时信号等待整秒对准脉冲调整时间,当第二个对时脉冲输入时,进行时间值对比并计算初始偏差值ΔT(1)。
102、将有效初始偏差值滤波得到初始滤波偏差值,并进行存储;
本实施例中,先判断计算得到的初始偏差值ΔT(1)是否在晶振的误差范围内,若不在则为无效的对时信号,重新根据脉冲进行计算,若在则将该初始偏差值赋值给有效初始偏差值,直接进入滤波得到初始滤波偏差值,作为调整时间的偏差值,并进行存储。
103、根据新对时信号计算实时偏差值;
本实施例中,当新对时信号输入时,根据前面得到的时间和此刻的时间值计算实时偏差值ΔT(n)。
104、将实时偏差值滤波得到实时滤波偏差值,并进行存储;
本实施例中,对上步得到的实时偏差值ΔT(n),同样需要判断该实时偏差值是否在范围内,若不在范围内则为错误的对时脉冲,对该实时偏差值重新赋值,即ΔT'(n)=ΔT(n-1),继续判断ΔT'(n)是否在范围内,若不在继续重新赋值判断,若在,则将该ΔT'(n)赋值给ΔT(n),即有ΔT(n)=ΔT'(n)。将前步骤最后得到的实时偏差值ΔT(n)经过滤波得到实时滤波偏差值ΔTf(n)并进行存储。
105、判断是否有对时信号输入,
若是,则执行106,若否,则执行108;
本实施例中,对时和调时的过程需要先判断是否有对时信号输入,若有则按照步骤101-104求出输出偏差值,若否则通过已经存储的实时滤波偏差值ΔTf(n)计算记忆偏差值ΔTr(n)。
106、通过两步法计算输出偏差值,并存储在选择器中;
107、根据所述输出偏差值均匀调整守时偏差值;
108、根据所述实时滤波偏差值计算记忆偏差值;
109、根据所述记忆偏差值均匀调整守时偏差值。
本实施例中,根据接入的初始对时信号等待整秒对准脉冲调整时间,当第二个对时脉冲输入时,进行时间值对比并计算初始偏差值ΔT(1)。先判断计算得到的初始偏差值ΔT(1)是否在晶振的误差范围内,若不在则为无效的对时信号,重新根据脉冲进行计算,若在则将该初始偏差值赋值给有效初始偏差值,直接进入滤波得到初始滤波偏差值,作为调整时间的偏差值,并进行存储。当新对时信号输入时,计算实时偏差值ΔT(n),同样需要判断该实时偏差值是否在范围内,若不在范围内则为错误的对时脉冲,对该实时偏差值重新赋值,即ΔT'(n)=ΔT(n-1),继续判断ΔT'(n)是否在范围内,若不在继续重新赋值判断,若在,则将该ΔT'(n)赋值给ΔT(n),即有ΔT(n)=ΔT'(n)。将前步骤最后得到的实时偏差值ΔT(n)经过滤波得到实时滤波偏差值ΔTf(n)并进行存储。后面对时和调时的过程需要先判断是否有对时信号输入,若是,则通过前面的两步法计算输出偏差值,并存储在选择器中,供均匀调整守时偏差值;若否,则将实时滤波偏差值代入公式ΔTr(n)=[ΔTr(n-1)+ΔTf(n)]÷2计算记忆偏差值ΔTr(n),再根据记忆偏差值均匀调整守时偏差值。其中,均匀调整守时偏差值需要先根据实时偏差值或记忆偏差值计算对时时刻,并均匀调整本地时钟。该发明在有无对时信号的情况下都能提高守时精度,均匀调整能够保证计时偏差正确性和稳定性,切且不会出现时间突变的状况。
需要说明的是,滤波过程要滤掉周期随机误差,这个周期随机误差为对时信号经过传输之后的对时脉冲不准确,主要是由于环境等因此带来的整秒时刻的周期性抖动。滤波器可根据实际传输环境的模型进行设计,简单可为滑动滤波,稍复杂的可为卡尔曼滤波。在常温环境,并且考虑硬件方案的实现,采用了简单的滑动滤波,对于离散系统特别适用,也能很好滤去周期随机误差。
下面对本发明提供的一种利用对时提高守时精度的方法做进一步说明,步骤101、根据初始对时信号调整时间,计算初始偏差值包括:
通过整秒对准脉冲,其中,秒以下计时清零,秒及秒以上采用对时解码;
根据对时脉冲对比时间值,并计算所述初始偏差值。
本实施例中,接入对时信号时等待整秒对准脉冲,使整秒对准,同时秒以下(毫秒、微妙、纳秒)计时清零,秒及秒以上(年、月、日、时、分)采用对时解码,其中,只要是有效的对时脉冲信号即可,此脉冲信号可以是对时信号直接输入的信号,如PPS,也可以是解码出来的整秒脉冲信号,如IRIG-B。当第二个对时脉冲输入时,会进行时间值对比,并计算初始偏差值ΔT(1),此时T(1)就等于计时时间值,若T(1)时间值大于0.5s则为本地时间慢,设为正向偏差;若T(1)时间值小于0.5s则为本地时间快,设为反向偏差,则:ΔT(1)=(T(1)>0)?-T(1):1-T(1),假设此时本地时间值为T(1),并且以1s作为基准。
下面对本发明提供的一种利用对时提高守时精度的方法做进一步说明,步骤所述将有效初始偏差值滤波得到初始滤波偏差值,并进行存储包括:
判断所述初始偏差值是否在晶振的误差范围内;
若是,
则将所述初始偏差值作为有效初始偏差值进行滤波得到初始滤波偏差值,并进行存储;
若否,
则重新计算得出有效初始偏差值,进行滤波得到初始滤波偏差值,并进行存储。
本实施例中,根据实际使用的晶振精度设置范围,如ΔT(1)可以为±0.0005s=±500μs。判断计算得到的初始偏差值ΔT(1)是否在晶振的误差范围内,若不在该偏差范围内则为无效的对时信号,重新根据脉冲进行计算,若在则将该初始偏差值赋值给有效初始偏差值,直接进入滤波得到初始滤波偏差值。
下面对本发明提供的一种利用对时提高守时精度的方法做进一步说明,步骤108、根据所述实时滤波偏差值计算记忆偏差值的计算方法为:
通过累加平均算法计算记忆偏差值。
本实施例中,每接收新的偏差值进行一次求平均,和前面所有的偏差进行求平均,公式为:ΔTr(n)=[ΔTr(n-1)+ΔTf(n)]÷2,ΔTr(n)为当前n次记忆的偏差值,ΔTr(n-1)为前面的n-1次记忆的偏差值,采用累加平均算法计算记忆偏差值,可以保证保存下来偏差是整个对时过程中稳定的偏差值,并且这种方法实现简易,便于硬件方案实现。
需要说明的是,如果采用记忆最后一次的偏差值也是没有大的问题,只是这种方式的得到的偏差值是瞬时,具有很大的不确定性。由于环境的不确定性,导致晶振也就有不确定性,并且对时信号也会由于环境因素发生微小的改变,这样给对时误差带来的不确定性,瞬时偏差值可能会出现不确定性,因此保存瞬时偏差值会有出现偏差值不准确的现象。
下面对本发明提供的一种利用对时提高守时精度的方法做进一步说明,所述均匀调整守时偏差值方法为:
根据所述输出偏差值或所述记忆偏差值计算对时时刻;
在所述对时时刻调整本地时钟。
本实施例中,前述实施例可知,对时和调时的过程需要先判断是否有对时信号输入,若有则按照步骤101-104求出输出偏差值,若否则通过已经存储的实时滤波偏差值ΔTf(n)计算记忆偏差值ΔTr(n),下面以根据实时滤波偏差值ΔTf(n)计算出选择信号为例,进行说明,假设一秒对时一次,偏差值也为一秒的误差值,为了便于说明,将时间转化为计时计数器的值,假设计时时钟为50ns计时一次,这样1s计时计数器值为Cs=20000000,同理偏差值ΔTf(n)转化为计数器的值为ΔCf(n)=ΔTf(n)×20000000,因此可以计算出ΔCadj(n)=20000000÷ΔCf(n),也就是每隔ΔCadj(n)计数值,进行一次调整,其他情况都是正常的加1。调整时刻采用加2和加0(不变)进行补偿,加2代表多加一次1,加0代表少加一次1,最后以总的调整个数等于ΔCf(n)结束调整。调整时刻是加2,还是加0由于偏差的正负决定,正为本地时钟慢,需要多加,因此为加2;负为本地时钟快,需要少加,因此为加0。采用计时偏差均匀调整让偏差平均到一秒内,每次调整都是按照最小调整时间进行调整,增强计时稳定度,减少了计时突变性,并且实现简易,利于硬件方案进行实现。
本发明提供了一种利用对时提高守时精度的装置实施例,包括:
第一计算单元201,用于计算初始偏差值;
第一存储单元202,用于存储初始滤波偏差值;
第二计算单元203,用于计算实时偏差值;
第二存储单元204,用于存储经滤波得到的实时滤波偏差值;
判断单元205,用于判断是否有对时信号输入;
选择单元206,用于选择均匀调整守时偏差值的方法。
本实施例中,第一计算单元201用于计算初始偏差值,第一存储单元202用于存储初始滤波偏差值,第二计算单元203用于计算实时偏差值,第二存储单元204用于存储经滤波得到的实时滤波偏差值,判断单元205,用于判断是否有对时信号输入,选择单元206用于选择均匀调整守时偏差值的方法。根据接入的初始对时信号等待整秒对准脉冲调整时间,当第二个对时脉冲输入时,进行时间值对比并计算初始偏差值ΔT(1)。先判断计算得到的初始偏差值ΔT(1)是否在晶振的误差范围内,若不在则为无效的对时信号,重新根据脉冲进行计算,若在则将该初始偏差值赋值给有效初始偏差值,直接进入滤波得到初始滤波偏差值,作为调整时间的偏差值,并进行存储。当新对时信号输入时,计算实时偏差值ΔT(n),同样需要判断该实时偏差值是否在范围内,若不在范围内则为错误的对时脉冲,对该实时偏差值重新赋值,即ΔT'(n)=ΔT(n-1),继续判断ΔT'(n)是否在范围内,若不在继续重新赋值判断,若在,则将该ΔT'(n)赋值给ΔT(n),即有ΔT(n)=ΔT'(n)。将前步骤最后得到的实时偏差值ΔT(n)经过滤波得到实时滤波偏差值ΔTf(n)并进行存储。后面对时和调时的过程需要先判断是否有对时信号输入,若是,则通过前面的两步法计算输出偏差值,并存储在选择器中,供均匀调整守时偏差值;若否,则将实时滤波偏差值代入公式ΔTr(n)=[ΔTr(n-1)+ΔTf(n)]÷2计算记忆偏差值ΔTr(n),再根据记忆偏差值均匀调整守时偏差值。其中,均匀调整守时偏差值需要先根据实时偏差值或记忆偏差值计算对时时刻,并均匀调整本地时钟。该发明在有无对时信号的情况下都能提高守时精度,均匀调整能够保证计时偏差正确性和稳定性,且不会出现时间突变的状况。
下面对本发明提供的一种利用对时提高守时精度的装置实施例做进一步说明,第一计算单元201包括:
对时子单元2011,用于通过整秒对准脉冲,其中,秒以下计时清零,秒及秒以上采用对时解码;
第一计算子单元2012,用于根据对时脉冲对比时间值,并计算所述初始偏差值。
本实施例中,对时子单元2011用于通过整秒对准脉冲,其中,秒以下计时清零,秒及秒以上采用对时解码;第一计算子单元2012用于根据对时脉冲对比时间值,并计算所述初始偏差值。接入对时信号时等待整秒对准脉冲,使整秒对准,同时秒以下(毫秒、微妙、纳秒)计时清零,秒及秒以上(年、月、日、时、分)采用对时解码,其中,只要是有效的对时脉冲信号即可,此脉冲信号可以是对时信号直接输入的信号,如PPS,也可以是解码出来的整秒脉冲信号,如IRIG-B。当第二个对时脉冲输入时,会进行时间值对比,并计算初始偏差值ΔT(1),此时T(1)就等于计时时间值,若T(1)时间值大于0.5s则为本地时间慢,设为正向偏差;若T(1)时间值小于0.5s则为本地时间快,设为反向偏差,则:ΔT(1)=(T(1)>0)?-T(1):1-T(1),假设此时本地时间值为T(1),并且以1s作为基准。
下面对本发明提供的一种利用对时提高守时精度的装置实施例做进一步说明,第一存储单元202包括:
第一判断子单元2021,用于判断所述初始偏差值是否在晶振的误差范围内;
第一选择子单元2022,用于有效初始偏差值;
第一滤波子单元2023,用于对所述有效初始偏差值滤波得到初始滤波偏差值;
第一存储子单元2024,用于存储所述初始滤波偏差值。
本实施例中,根据实际使用的晶振精度设置范围,如ΔT(1)可以为±0.0005s=±500μs。判断计算得到的初始偏差值ΔT(1)是否在晶振的误差范围内,若不在该偏差范围内则为无效的对时信号,重新根据脉冲进行计算,若在则将该初始偏差值赋值给有效初始偏差值,直接进入滤波得到初始滤波偏差值。
需要说明的是,本发明在设计上就考虑到了硬件方案的实现,因此在具体实现可采用FPGA进行实现,FPGA时钟频率一般都可大于等于100MHz,本发明FPGA采用200MHz时钟,即每5ns计数一次,根据前面所描述的方法,5ns作为基准,均匀分配到每个时刻上进行调整,对时每个时刻调整就是5ns,因此对于计时的调整,几乎不存在突变性,稳定性也非常高。
对于计时偏差记忆模块,FPGA考虑到掉电丢失的情况,在电路上增加的非易失存储器(如SPI Flash)进行存储计时偏差值,或者给系统CPU进行保存等,这样FPGA掉电之后还是有记忆的偏差值。这样利于掉电之后守时精度还是一样。采用FPGA实现之后即保证对时和没有对时的守时精度,并且FPGA灵活高,可用于任意的设备上,配合系统进行工作。
所属领域的技术人员可以清楚地了解到,为描述的方便和简洁,上述描述的系统,装置和单元的具体工作过程,可以参考前述方法实施例中的对应过程,在此不再赘述。
在本申请所提供的几个实施例中,应该理解到,所揭露的系统,装置和方法,可以通过其它的方式实现。例如,以上所描述的装置实施例仅仅是示意性的,例如,所述单元的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不处理。另一点,所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性,机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的,作为单元显示的部件可以是或者也可以不是物理单元,即可以位于一个地方,或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外,在本发明各个实施例中的各功能单元可以集成在一个处理单元中,也可以是各个单元单独物理存在,也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明披露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种利用对时提高守时精度的方法,其特征在于,包括:
根据初始对时信号调整时间,计算初始偏差值;
将有效初始偏差值滤波得到初始滤波偏差值,并进行存储;
根据新对时信号计算实时偏差值;
将实时偏差值滤波得到实时滤波偏差值,并进行存储;
判断是否有对时信号输入,
若是,
则通过两步法计算输出偏差值,并存储在选择器中;
根据所述输出偏差值均匀调整守时偏差值;
若否,
则根据所述实时滤波偏差值计算记忆偏差值;
根据所述记忆偏差值均匀调整守时偏差值。
2.根据权利要求1所述的一种利用对时提高守时精度的方法,其特征在于,
步骤所述根据初始对时信号调整时间,计算初始偏差值包括:
通过整秒对准脉冲,其中,秒以下计时清零,秒及秒以上采用对时解码;
根据对时脉冲对比时间值,并计算所述初始偏差值。
3.根据权利要求2所述的一种利用对时提高守时精度的方法,其特征在于,
所述脉冲信号为对时信号直接输入信号。
4.根据权利要求2所述的一种利用对时提高守时精度的方法,其特征在于,
所述脉冲信号为解码得到的整秒脉冲信号。
5.根据权利要求2所述的一种利用对时提高守时精度的方法,其特征在于,
步骤所述将有效初始偏差值滤波得到初始滤波偏差值,并进行存储包括:
判断所述初始偏差值是否在晶振的误差范围内;
若是,
则将所述初始偏差值作为有效初始偏差值进行滤波得到初始滤波偏差值,并进行存储;
若否,
则重新计算得出有效初始偏差值,进行滤波得到初始滤波偏差值,并进行存储。
6.根据权利要求1所述的一种利用对时提高守时精度的方法,其特征在于,
步骤所述根据所述实时滤波偏差值计算记忆偏差值的计算方法为:
通过累加平均算法计算记忆偏差值。
7.根据权利要求1所述的一种利用对时提高守时精度的方法,其特征在于,
所述均匀调整守时偏差值方法为:
根据所述输出偏差值或所述记忆偏差值计算对时时刻;
在所述对时时刻调整本地时钟。
8.一种利用对时提高守时精度的装置,其特征在于,包括
第一计算单元,用于计算初始偏差值;
第一存储单元,用于存储初始滤波偏差值;
第二计算单元,用于计算实时偏差值;
第二存储单元,用于存储经滤波得到的实时滤波偏差值;
判断单元,用于判断是否有对时信号输入;
选择单元,用于选择均匀调整守时偏差值的方法。
9.根据权利要求8所述的一种利用对时提高守时精度的装置,其特征在于,
所述第一计算单元包括:
对时子单元,用于通过整秒对准脉冲,其中,秒以下计时清零,秒及秒以上采用对时解码;
第一计算子单元,用于根据对时脉冲对比时间值,并计算所述初始偏差值。
10.根据权利要求9所述的一种利用对时提高守时精度的装置,其特征在于,
所述第一存储单元包括:
第一判断子单元,用于判断所述初始偏差值是否在晶振的误差范围内;
第一选择子单元,用于有效初始偏差值;
第一滤波子单元,用于对所述有效初始偏差值滤波得到初始滤波偏差值;
第一存储子单元,用于存储所述初始滤波偏差值。
CN201710174837.1A 2017-03-22 2017-03-22 一种利用对时提高守时精度的方法及装置 Active CN107017959B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710174837.1A CN107017959B (zh) 2017-03-22 2017-03-22 一种利用对时提高守时精度的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710174837.1A CN107017959B (zh) 2017-03-22 2017-03-22 一种利用对时提高守时精度的方法及装置

Publications (2)

Publication Number Publication Date
CN107017959A true CN107017959A (zh) 2017-08-04
CN107017959B CN107017959B (zh) 2019-05-28

Family

ID=59440842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710174837.1A Active CN107017959B (zh) 2017-03-22 2017-03-22 一种利用对时提高守时精度的方法及装置

Country Status (1)

Country Link
CN (1) CN107017959B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108768576A (zh) * 2018-06-29 2018-11-06 广东星舆科技有限公司 一种获取传感器高精度时间同步数据的方法及装置
CN108959183A (zh) * 2018-06-05 2018-12-07 上海麦歌恩微电子股份有限公司 角度传感器和旋转编码器的前向插值方法
CN109581856A (zh) * 2018-12-13 2019-04-05 国电南瑞科技股份有限公司 一种基于高性能晶振频率校准的对时守时方法
CN111970080A (zh) * 2020-08-28 2020-11-20 石家庄科林电气股份有限公司 一种主从设备的对时方法
CN112003668A (zh) * 2020-08-28 2020-11-27 石家庄科林电气股份有限公司 一种实时动态跟踪的对时方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2169859A2 (en) * 2008-09-30 2010-03-31 Brother Kogyo Kabushiki Kaisha Clock device and computer-readable record medium storing program for implementing the same
CN103138863A (zh) * 2011-12-01 2013-06-05 中兴通讯股份有限公司 时间同步方法及装置
CN103888237A (zh) * 2014-04-04 2014-06-25 瑞斯康达科技发展股份有限公司 一种实现时钟时间同步的方法及装置
CN103970008A (zh) * 2014-05-06 2014-08-06 积成电子股份有限公司 一种基于晶振误差补偿的守时方法
CN104536285A (zh) * 2014-11-25 2015-04-22 许继电气股份有限公司 一种高效率的晶振频率守时方法
US20160027177A1 (en) * 2014-07-22 2016-01-28 Google Inc. Creating Camera Clock Transforms from Image Information

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2169859A2 (en) * 2008-09-30 2010-03-31 Brother Kogyo Kabushiki Kaisha Clock device and computer-readable record medium storing program for implementing the same
CN103138863A (zh) * 2011-12-01 2013-06-05 中兴通讯股份有限公司 时间同步方法及装置
CN103888237A (zh) * 2014-04-04 2014-06-25 瑞斯康达科技发展股份有限公司 一种实现时钟时间同步的方法及装置
CN103970008A (zh) * 2014-05-06 2014-08-06 积成电子股份有限公司 一种基于晶振误差补偿的守时方法
US20160027177A1 (en) * 2014-07-22 2016-01-28 Google Inc. Creating Camera Clock Transforms from Image Information
CN104536285A (zh) * 2014-11-25 2015-04-22 许继电气股份有限公司 一种高效率的晶振频率守时方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108959183A (zh) * 2018-06-05 2018-12-07 上海麦歌恩微电子股份有限公司 角度传感器和旋转编码器的前向插值方法
CN108768576A (zh) * 2018-06-29 2018-11-06 广东星舆科技有限公司 一种获取传感器高精度时间同步数据的方法及装置
CN109581856A (zh) * 2018-12-13 2019-04-05 国电南瑞科技股份有限公司 一种基于高性能晶振频率校准的对时守时方法
CN109581856B (zh) * 2018-12-13 2020-09-29 国电南瑞科技股份有限公司 一种基于高性能晶振频率校准的对时守时方法
CN111970080A (zh) * 2020-08-28 2020-11-20 石家庄科林电气股份有限公司 一种主从设备的对时方法
CN112003668A (zh) * 2020-08-28 2020-11-27 石家庄科林电气股份有限公司 一种实时动态跟踪的对时方法

Also Published As

Publication number Publication date
CN107017959B (zh) 2019-05-28

Similar Documents

Publication Publication Date Title
CN107017959A (zh) 一种利用对时提高守时精度的方法及装置
US9671761B2 (en) Method, time consumer system, and computer program product for maintaining accurate time on an ideal clock
CN105429725B (zh) 一种基于sopc组网的亚微秒级时钟同步方法及系统
CN102449940B (zh) 执行节点之间的时间同步的网络同步方法及装置
CN105743598B (zh) 一种工业以太网时钟同步方法及系统
CN102231907B (zh) 传输系统中的时钟同步方法和装置
CN106160914B (zh) 一种基于干扰观测反馈控制技术的ieee1588时钟同步方法
CN103532652A (zh) 一种时间同步装置和方法
CN105680969A (zh) 一种时钟同步方法及装置
CN103269262B (zh) 一种时间同步装置的守时方法
CN106603183A (zh) 一种时间戳过滤方法及装置
CN108803300B (zh) 基于恒温晶振的时间同步装置守时方法和时间同步装置
CN105306159A (zh) 一种时钟的时间戳补偿方法及装置
CN104639309A (zh) 一种基于irig-b延时自动补偿的方法及其系统
CN107749788B (zh) 一种提高时钟同步精度的方法、装置及设备
US11853116B2 (en) Clock error-bound tracker
KR101716630B1 (ko) 통신 장치 및 통신 방법 및 프로그램을 기록한 컴퓨터 판독가능한 기록 매체
CN113972893A (zh) 一种时钟同步方法、装置、电子设备及存储介质
CN105026938A (zh) 信号处理装置
CN103117845A (zh) 一种透明时钟驻留时间的修正方法、装置及系统
CN107623556A (zh) 通讯系统中时钟同步方法及其系统
CN111585679B (zh) 一种同步网络中时间自同步的方法及设备
EP3972160A1 (en) Time synchronization method, service board, and network device
CN113514858A (zh) 一种基于卫星导航的共视时间同步方法及装置
CN104460310A (zh) 基于北斗二代卫星系统授时机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 510000 room 517, Gao Pu Road, Tianhe Software Park, Tianhe District, Guangzhou, Guangdong, China, 1023

Patentee after: GUANGZHOU ZHIYUAN ELECTRONICS Co.,Ltd.

Address before: 510000 Guangdong city of Guangzhou province Tianhe District No. 1035 Room 204 second Pu Lu

Patentee before: GUANGZHOU ZHIYUAN ELECTRONICS Co.,Ltd.

CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: 510000 room 306, 3rd floor, 43 Sicheng Road, software park, Tianhe District, Guangzhou City, Guangdong Province

Patentee after: GUANGZHOU ZHIYUAN ELECTRONICS Co.,Ltd.

Address before: 510000 room 517, 1023 Gaopu Road, Tianhe Software Park, Tianhe District, Guangzhou City, Guangdong Province

Patentee before: GUANGZHOU ZHIYUAN ELECTRONICS Co.,Ltd.

CP03 Change of name, title or address