CN107017879B - 一种对带副载波调制的高频信号进行副载波解码的系统及方法 - Google Patents

Abstract

本发明公开了一种对带副载波调制的高频信号进行副载波解码的系统及方法，包括功率调整电路、分频器电路、数字锁相环电路、数字译码电路和显示终端，功率调整电路用于对高频信号进行功率放大或衰减，使信号幅度控制在分频器电路所需的功率范围内；分频器电路用于将高频信号的频率降至20MHz左右带副载频信息的中频信号；数字锁相环电路用于对本振源的输出频率进行预置，分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波，再经数字鉴相、环路滤波与可控振荡器形成锁相环路；数字译码电路在环路锁定状态下，取出环路鉴相器输出的误差交流信号，与一个或多个已知副载波信号进行相干滤波，从而实时检测出高频信号中所带的副载频时序信息，并通过显示终端显示。

Description

一种对带副载波调制的高频信号进行副载波解码的系统及 方法

技术领域

本发明涉及解码技术领域，特别涉及一种对带副载波调制的高频信号进行副载波解码的系统及方法。

背景技术

解码是对发射信号编码的正确性进行检测的重要手段，具有广泛的应用背景。传统的解码电路通常采用本地产生相应发射频段的本振源，通过模拟锁相环的方式对输入信号相位进行锁定，环路稳定后取出鉴相器输出的误差交流信号，FFT分析后再通过晶体滤波器进行滤波、解码。

传统方式中实现副载波解码通常采用模拟锁相环的方式对高频信号进行相位锁定，然后提取鉴相器之后的交流分量，通过FFT分析，对其进行窄带滤波后，将相应的副载波信息提取出来。这样带来的问题是由高频本振源搭建锁相环路调试难度非常大，由于工艺等条件限制使得电路一致性不够优良，自激和杂散时常会带来困扰，阻碍了模块化量产的实现。

采用分频方式将高频电路所需完成的功能转化到低中频进行，大大减小了电路设计的复杂性和调试难度。而且随着大规模数字集成电路的迅速崛起，利用数字编程技术在集成芯片上实现多种电路功能已成为重要发展趋势，且模块化编程技术已相当成熟。在此条件下，大规模数字电路促成了对带有副载波调频或调相的高频信号进行副载波解码的设计方式，利用全数字锁相环实现相位锁定并解码，对电路一致性、减小电路规模和设计成本有不可估量的作用。

目前没有发现同本发明类似技术的说明或报道，也尚未收集到国内外类似的资料。

发明内容

为达到进一步简化电路、降低产品成本以及缩短产品调试周期目的，可采用降频数字锁相环解码设计实现对带有副载波调频或调相的高频信号解码，本发明的目的在于提供一种对带副载波调制的高频信号进行副载波解码的系统及方法。利用本发明，可以为副载波解码方式提供另外一种思路，有效降低原射频电路调试难度及电路规模，同时设计简单，通用性强，适用领域广。

为了达到上述发明目的，解决其技术问题所采用的技术方案如下：

本发明公开了一种对带副载波调制的高频信号进行副载波解码的系统，包括功率调整电路、分频器电路、数字锁相环电路、数字译码电路和显示终端，其中：

所述功率调整电路输入端连接高频信号，输出端连接所述分频器电路，用于对输入端接收到的带有副载波调制信息的高频信号进行功率放大或衰减，使其信号幅度控制在所述分频器电路所需的功率范围内，供后级分频器电路使用；

所述分频器电路输入端连接所述功率调整电路，输出端连接所述数字锁相环电路，用于将经所述功率调整电路放大或衰减后的高频信号的频率降至20MHz左右带副载频信息的中频信号，作为后级所述数字锁相环电路的参考信号；

所述数字锁相环电路输入端连接所述分频器电路，输出端连接所述数字译码电路，用于按照需要检测的高频信号分频后的频率，对本振源的输出频率进行预置，分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波，再经数字鉴相、环路滤波与数字可控振荡器形成完整的数字锁相环路；

所述数字译码电路输入端连接所述数字锁相环电路，输出端连接所述显示终端，在环路锁定状态下，取出环路鉴相器输出的误差交流信号，与已知频率、预存在数字芯片中的一个或多个副载波信号进行相干滤波，从而实时检测出高频信号中所携带的副载频时序信息，并通过所述显示终端进行显示。

进一步的，还包括A/D转换器，所述A/D转换器设置于所述分频器电路和数字锁相环电路之间，用于将所述分频器电路输出的中频信号转换为数字参考信号。

进一步的，所述数字锁相环电路包括预置电路单元、本振源单元、正交下变频单元、滤波器单元、正交混频器单元、积分单元、环路滤波单元、可调振荡器单元，其中：

所述预置电路单元与所述本振源单元连接，用于对所述本振源单元中的本振源频率进行预置，使其频率预置在参考信号附近；

所述正交下变频单元输入端连接所述本振源单元和所述A/D转换器，用于将所述本振源单元输出的本振源预置信号与所述分频器单元输出的分频后的中频信号进行正交下变频；

所述滤波器单元与所述正交下变频单元连接，用于将所述正交下变频单元中正交鉴相后的信号进行低通滤波使其成为零中频信号，所述零中频信号作为后级数字锁相环路的鉴相信号；

所述正交混频器单元、积分单元、环路滤波单元、可调振荡器单元依次连接形成数字锁相环路，所述正交混频器单元输入端连接所述滤波器单元和可调振荡器单元，输出端连接所述数字译码电路和积分单元，所述零中频信号与可调振荡器单元进行相位比较后输出的相位差经环路滤波器单元转换成叠加有交流信号的电平信号，直流电平被送至可调振荡器单元的压控端使输出信号相位发生改变从而生成负反馈环路，最终使得振荡源的相位与输入参考信号同步。

进一步的，所述数字译码电路包括若干组串联的相干滤波单元和电平检测单元，所述正交混频器单元输出的交流信号与数字译码电路中的一路或多路已知副载频频率通过所述相干滤波单元进行相干计算，并通过所述电平检测单元进行电平检测，获取某一时刻相应的副载波信息，译码后在所述显示终端进行显示。

进一步的，所述分频器电路采用一个或多个分频器串联而成。

本发明另外公开了一种对带副载波调制的高频信号进行副载波解码的方法，包括以下步骤：

步骤1：功率调整电路对输入端接收到的带有副载波调制信息的高频信号进行功率放大或衰减，使其信号幅度控制在分频器电路所需的功率范围内，供后级分频器电路使用；

步骤2：分频器电路采用一个或多个分频器串联，并将经功率调整电路放大或衰减后的高频信号的频率降至20MHz左右带副载频信息的中频信号，作为后级数字锁相环电路的参考信号；

步骤3：数字锁相环电路按照需要检测的高频信号分频后的频率，对本振源的输出频率进行预置，分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波，再经数字鉴相、环路滤波与数字可控振荡器形成完整的数字锁相环路；

步骤4：数字译码电路在环路锁定状态下，取出环路鉴相器输出的误差交流信号，与已知频率、预存在数字芯片中的一个或多个副载波信号进行相干滤波，从而实时检测出高频信号中所携带的副载频时序信息，并通过所述显示终端进行显示。

进一步的，步骤1中所述高频信号为连续波形式或者脉冲形式。

进一步的，所述高频信号为脉冲形式，则需在有效脉冲宽度之后预留几十微妙，用于后级环路锁定。

进一步的，步骤3具体包括：

对本振源频率进行初始设置，将本振源的频率预置在参考信号附近，并经正交鉴相并抽样滤波后，成为零中频信号，该零中频信号作为后级数字锁相环路的鉴相信号，与可调振荡器进行相位比较后输出的相位差经环路滤波器转换成叠加有交流信号的电平信号；直流电平被送至可调振荡器的压控端使输出信号相位发生改变从而生成负反馈环路，最终使得振荡源的相位与输入参考信号同步，从而完成数字锁相功能。

本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：

本发明采用的解码方法，原理简单清晰，电路设计相对传统解码方式有较大优势，电路直观简洁、一致性好，更容易实现模块化生产，输入频段宽且灵活多变，适应多种信号形式，运用功能强大的数字电路省去了传统方式上的高频本振以及高频锁相的设计，极大降低了电路规模、调试难度和设计成本。本发明可以应用到需要实现对带有副载波调频或调相的高频信号进行副载波解码的电路当中。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍。显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：

图1是本发明一种对带副载波调制的高频信号进行副载波解码的系统的结构框图；

图2是本发明一种对带副载波调制的高频信号进行副载波解码的方法的流程示意图；

图3是本发明一种对带副载波调制的高频信号进行副载波解码的系统的实例图。

【主要符号说明】

1-功率调整电路；

2-分频器电路；

3-A/C转换电路；

4-数字锁相环电路；

41-预置电路单元；

42-本振源单元；

43-正交下变频单元；

44-滤波器单元；

45-正交混频器单元；

46-积分单元；

47-环路滤波单元；

48-可调振荡器单元；

5-数字译码电路；

51-相干滤波单元；

52-电平检测单元；

6-显示终端。

具体实施方式

以下将结合本发明的附图，对本发明实施例中的技术方案进行清楚、完整的描述和讨论，显然，这里所描述的仅仅是本发明的一部分实例，并不是全部的实例，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明的保护范围。

技术原理：

通过线馈或空馈的方式接收到带有副载波调制信息的高频信号，根据该高频信号功率的大小，采用放大、衰减或者自动增益控制等功率调整手段，将信号幅度控制在分频链路所需的功率范围内，之后经分频链路将高频信号降至合理的中频范围。同时，根据所要解码频点计算理论上的中频频率，对本振源频率进行初始设置，经正交鉴相并抽样滤波后，成为零中频信号。该零中频信号作为后级数字锁相环路的鉴相信号，与环路中的可调振荡器进行相位比较后输出的相位差经环路滤波器转换成叠加有交流信号的电平信号。直流电平被送至可调振荡器的压控端使输出信号相位发生改变从而生成负反馈环路，最终使得振荡源的相位与输入参考信号同步，从而完成数字锁相功能。交流信号与数字解码电路中的一路或多路已知副载频频率完成相关计算后，通过电平检测方式获取某一时刻相应的副载波信息，译码后在应用界面上显示。

实施例一

如图1所示，本发明公开了一种对带副载波调制的高频信号进行副载波解码的系统，包括功率调整电路1、分频器电路2、数字锁相环电路4、数字译码电路5和显示终端6，其中：

所述功率调整电路1输入端连接高频信号，输出端连接所述分频器电路2，用于对输入端接收到的带有副载波调制信息的高频信号进行功率放大或衰减，使其信号幅度控制在所述分频器电路2所需的功率范围内，供后级分频器电路2使用；本实施例中，所述输入端高频信号的具体频率不受限制，但是分频后的信号要落在所用数字芯片模拟信号带宽范围内。所述输入端高频信号的信号形式不受限制，可以是连续波形式，也可以是脉冲形式，但脉冲信号维持的时间要大于整个解码时间。解码时间主要由所设计的锁相环锁定时间、数字译码电路采用的相关算法点数、芯片的处理速度和容量等因素决定。

所述分频器电路2输入端连接所述功率调整电路1，输出端连接所述数字锁相环电路4，用于将经所述功率调整电路1放大或衰减后的高频信号的频率降至20MHz左右带副载频信息的中频信号，作为后级所述数字锁相环电路4的参考信号，具体频率范围依据数字芯片所能支持的频率为准；

所述数字锁相环电路4输入端连接所述分频器电路2，输出端连接所述数字译码电路5，本实施例中，以大规模集成电路为设计平台搭建纯数字锁相环电路，并按照需要检测的高频信号分频后的频率，对本振源的输出频率进行预置，分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波，再经数字鉴相、环路滤波与数字可控振荡器形成完整的数字锁相环路；

所述数字译码电路5输入端连接所述数字锁相环电路4，输出端连接所述显示终端6，在环路锁定状态下，取出环路鉴相器输出的误差交流信号，与已知频率、预存在数字芯片中的一个或多个副载波信号进行相干滤波，从而实时检测出高频信号中所携带的副载频时序信息，并通过所述显示终端进行显示。本实施例中，所述副载波信号可以是一个已知的固定频率也可以是多个已知的固定频率的叠加，但是副载波调制的时序和数量可以随机设置。

进一步的，所述解码系统还包括A/D转换器3，所述A/D转换器3设置于所述分频器电路2和数字锁相环电路4之间，用于将所述分频器电路2输出的中频信号转换为数字参考信号。

具体的，所述数字锁相环电路4包括预置电路单元41、本振源单元42、正交下变频单元43、滤波器单元44、正交混频器单元45、积分单元46、环路滤波单元47、可调振荡器单元48，其中：

所述预置电路单元41与所述本振源单元42连接，用于对所述本振源单元42中的本振源频率进行预置，使其频率预置在参考信号附近；

所述正交下变频单元43输入端连接所述本振源单元42和所述A/D转换器3，用于将所述本振源单元42输出的本振源预置信号与所述分频器单元2输出的分频后的中频信号进行正交下变频；

所述滤波器单元44与所述正交下变频单元43连接，用于将所述正交下变频单元43中正交鉴相后的信号进行低通滤波使其成为零中频信号，所述零中频信号作为后级数字锁相环路的鉴相信号；

所述正交混频器单元45、积分单元46、环路滤波单元47、可调振荡器单元48依次连接形成数字锁相环路，所述正交混频器单元45输入端连接所述滤波器单元44和可调振荡器单元48，输出端连接所述数字译码电路6和积分单元46，所述零中频信号与可调振荡器单元48进行相位比较后输出的相位差经环路滤波器单元47转换成叠加有交流信号的电平信号，直流电平被送至可调振荡器单元48的压控端使输出信号相位发生改变从而生成负反馈环路，最终使得振荡源的相位与输入参考信号同步。本实施例中，所述数字锁相环电路使用数字信号处理硬件平台不受限制，根据码元个数、解码时间满足容量使用要求即可。

具体的，所述数字译码电路5包括若干组串联的相干滤波单元51和电平检测单元52，所述正交混频器单元45输出的交流信号与数字译码电路6中的一路或多路已知副载频频率通过所述相干滤波单元51进行相干计算，并通过所述电平检测单元52进行电平检测，获取某一时刻相应的副载波信息，译码后在所述显示终端6进行显示。

优选实施例中，所述分频器电路2采用一个或多个分频器串联而成。经分频后的中频信号范围由所采用数字芯片的采样速率决定。

实施例二

如图2所示，本发明另外公开了一种对带副载波调制的高频信号进行副载波解码的方法，包括以下步骤：

步骤1：功率调整电路1对输入端接收到的带有副载波调制信息的高频信号进行功率放大或衰减，使其信号幅度控制在分频器电路2所需的功率范围内，供后级分频器电路2使用；

步骤2：分频器电路2采用一个或多个分频器串联，并将经功率调整电路1放大或衰减后的高频信号的频率降至20MHz左右带副载频信息的中频信号，作为后级数字锁相环电路4的参考信号；

步骤3：数字锁相环电路4按照需要检测的高频信号分频后的频率，对本振源的输出频率进行预置，分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波，再经数字鉴相、环路滤波与数字可控振荡器形成完整的数字锁相环路；

步骤4：数字译码电路5在环路锁定状态下，取出环路鉴相器输出的误差交流信号，与已知频率、预存在数字芯片中的一个或多个副载波信号进行相干滤波，从而实时检测出高频信号中所携带的副载频时序信息，并通过所述显示终端6进行显示。

一实施例中，步骤1中所述高频信号为连续波形式或者脉冲形式，频率范围可以允许一定的带宽。

优选的，所述高频信号为脉冲形式，则需在有效脉冲宽度之后预留几十微妙，用于后级环路锁定。原因在于，如果高频信号为脉冲形式，为保证副载频信号被完整解调出来，则需注意有效脉冲宽度之后应预留一小段时间(一般为几十微秒，取决于所用数字芯片的处理速度)用于环路锁定。若系统不特别关注脉冲起始时间内的解码信息，则大于环路锁定时间之后的副载波信息可以得到正确解调。

本实施例中，步骤3具体包括：

对本振源频率进行初始设置，将本振源的频率预置在参考信号附近，并经正交鉴相并抽样滤波后，成为零中频信号，该零中频信号作为后级数字锁相环路的鉴相信号，与可调振荡器进行相位比较后输出的相位差经环路滤波器转换成叠加有交流信号的电平信号；直流电平被送至可调振荡器的压控端使输出信号相位发生改变从而生成负反馈环路，最终使得振荡源的相位与输入参考信号同步，从而完成数字锁相功能。

工程实例：

如图3所示，输入信号为经喇叭天线接收到的脉冲形式的10GHz射频信号，包含了三路副载波，分别为F1～F3。由于信号强度偏弱，需先进行功率放大以满足分频链的输入要求，必要时在前端加入相应频段选通滤波器对信号进行选择。射频信号经512次分频后得到20MHz左右的中频信号IF1，然后经AD采样转换为数字信号。按照该中频信号的理论值对NCO1(Numerically Controlled Oscillator，数字控制振荡器)进行频率预置IF1′，这两路频率非常接近的中频信号在FPGA内经I、Q正交鉴相及滤波后将需解调的中频信号降至零中频附近，即两路正交的IF0′、IF0"。零中频信号作为数字锁相环的鉴相参考信号，在鉴相器内与NCO2的输出进行相位比较，环路滤波器将两路信号比较后的相位差转换成电平信号，其中的直流电平接入到NCO2的控制端，控制NCO2输出频率的改变，直到鉴相器两个输入端的射频信号相位一致时，该锁相环路保持稳定。最终使得NCO2的信号相位与IF0保持一致，环路进入锁定状态。此时电平信号中包含有副载波F1～F3的交流信号，分别通过F1～F3自相关计算和电平检测，得到t1～t3的编码次序为F1F3、F3、F1F2。

根据不同的系统要求，可在输出终端用示波器等仪表来检测解码波形或者采用按系统要求进行译码显示。

为保证后级电路正常工作，功率调整电路应视输入功率的大小进行相应的放大或衰减。分频器可以是独立的分频器模块或分频链，也可以是鉴相器内部自带集成分频器，可根据输入频率与中频频率之间的分频比例灵活多变。选择不同的鉴相器和VCO(压控振荡器)、不同的输入频率、不同的分频比可以使输出频段范围覆盖很宽，应用非常广泛。

综上所述，本发明具有设计简单，易于实现、调试难度小的特点，并具有很强的通用性，可广泛应用于各种带有副载波调频或调相的高频信号实时解码电路当中。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (7)

1.一种对带副载波调制的高频信号进行副载波解码的系统，其特征在于，包括功率调整电路、分频器电路、A/D转换器、数字锁相环电路、数字译码电路和显示终端，其中：

所述功率调整电路输入端连接高频信号，输出端连接所述分频器电路，用于对输入端接收到的带有副载波调制信息的高频信号进行功率放大或衰减，使其信号幅度控制在所述分频器电路所需的功率范围内，供后级分频器电路使用；

所述分频器电路输入端连接所述功率调整电路，输出端连接所述A/D转换器，用于将经所述功率调整电路放大或衰减后的高频信号的频率降至20MHz左右带副载频信息的中频信号，作为后级所述数字锁相环电路的参考信号；

所述A/D转换器设置于所述分频器电路和数字锁相环电路之间，用于将所述分频器电路输出的中频信号转换为数字参考信号；

所述数字锁相环电路输入端连接所述A/D转换器，输出端连接所述数字译码电路，用于按照需要检测的高频信号分频后的频率，对本振源的输出频率进行预置，分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波，再经数字鉴相、环路滤波与数字可控振荡器形成完整的数字锁相环路；

所述数字锁相环电路包括预置电路单元、本振源单元、正交下变频单元、滤波器单元、正交混频器单元、积分单元、环路滤波单元、可调振荡器单元，其中：

所述预置电路单元与所述本振源单元连接，用于对所述本振源单元中的本振源频率进行预置，使其频率预置在参考信号附近；

所述正交下变频单元输入端连接所述本振源单元和所述A/D转换器，用于将所述本振源单元输出的本振源预置信号与所述分频器单元输出的分频后的中频信号进行正交下变频；

所述滤波器单元与所述正交下变频单元连接，用于将所述正交下变频单元中正交鉴相后的信号进行低通滤波使其成为零中频信号，所述零中频信号作为后级数字锁相环路的鉴相信号；

所述正交混频器单元、积分单元、环路滤波单元、可调振荡器单元依次连接形成数字锁相环路，所述正交混频器单元输入端连接所述滤波器单元和可调振荡器单元，输出端连接所述数字译码电路和积分单元，所述零中频信号与可调振荡器单元进行相位比较后输出的相位差经环路滤波器单元转换成叠加有交流信号的电平信号，直流电平被送至可调振荡器单元的压控端使输出信号相位发生改变从而生成负反馈环路，最终使得振荡源的相位与输入参考信号同步；

所述数字译码电路输入端连接所述数字锁相环电路，输出端连接所述显示终端，在环路锁定状态下，取出环路鉴相器输出的误差交流信号，与已知频率、预存在数字芯片中的一个或多个副载波信号进行相干滤波，从而实时检测出高频信号中所携带的副载频时序信息，并通过所述显示终端进行显示。

2.根据权利要求1所述的一种对带副载波调制的高频信号进行副载波解码的系统，其特征在于，所述数字译码电路包括若干组串联的相干滤波单元和电平检测单元，所述正交混频器单元输出的交流信号与数字译码电路中的一路或多路已知副载频频率通过所述相干滤波单元进行相干计算，并通过所述电平检测单元进行电平检测，获取某一时刻相应的副载波信息，译码后在所述显示终端进行显示。

3.根据权利要求1所述的一种对带副载波调制的高频信号进行副载波解码的系统，其特征在于，所述分频器电路采用一个或多个分频器串联而成。

4.一种对带副载波调制的高频信号进行副载波解码的方法，其特征在于，包括以下步骤：

步骤1：功率调整电路对输入端接收到的带有副载波调制信息的高频信号进行功率放大或衰减，使其信号幅度控制在分频器电路所需的功率范围内，供后级分频器电路使用；

步骤2：分频器电路采用一个或多个分频器串联，并将经功率调整电路放大或衰减后的高频信号的频率降至20MHz左右带副载频信息的中频信号，作为后级数字锁相环电路的参考信号；

步骤3：数字锁相环电路按照需要检测的高频信号分频后的频率，对本振源的输出频率进行预置，分频后的中频信号与本振源预置信号进行正交下变频、抽取滤波，再经数字鉴相、环路滤波与数字可控振荡器形成完整的数字锁相环路；

步骤4：数字译码电路在环路锁定状态下，取出环路鉴相器输出的误差交流信号，与已知频率、预存在数字芯片中的一个或多个副载波信号进行相干滤波，从而实时检测出高频信号中所携带的副载频时序信息，并通过显示终端进行显示。

5.根据权利要求4所述的一种对带副载波调制的高频信号进行副载波解码的方法，其特征在于，步骤1中所述高频信号为连续波形式或者脉冲形式。

6.根据权利要求5所述的一种对带副载波调制的高频信号进行副载波解码的方法，其特征在于，所述高频信号为脉冲形式，则需在有效脉冲宽度之后预留几十微妙，用于后级环路锁定。

7.根据权利要求4所述的一种对带副载波调制的高频信号进行副载波解码的方法，其特征在于，步骤3具体包括：

对本振源频率进行初始设置，将本振源的频率预置在参考信号附近，并经正交鉴相并抽样滤波后，成为零中频信号，该零中频信号作为后级数字锁相环路的鉴相信号，与可调振荡器进行相位比较后输出的相位差经环路滤波器转换成叠加有交流信号的电平信号；直流电平被送至可调振荡器的压控端使输出信号相位发生改变从而生成负反馈环路，最终使得振荡源的相位与输入参考信号同步，从而完成数字锁相功能。

Images