CN107006122A - 用于控制电容器的等效串联电阻的装置和方法 - Google Patents

用于控制电容器的等效串联电阻的装置和方法 Download PDF

Info

Publication number
CN107006122A
CN107006122A CN201580068420.6A CN201580068420A CN107006122A CN 107006122 A CN107006122 A CN 107006122A CN 201580068420 A CN201580068420 A CN 201580068420A CN 107006122 A CN107006122 A CN 107006122A
Authority
CN
China
Prior art keywords
capacitor
substrate
resistance
hole
resistive pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580068420.6A
Other languages
English (en)
Inventor
Y·K·宋
L·鲁哈纳
J-P·黄
O·J·比奇厄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107006122A publication Critical patent/CN107006122A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231—Capacitors or dielectric substances
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0234—Resistors or by disposing resistive or lossy substances in or near power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0776—Resistance and impedance
    • H05K2201/0792—Means against parasitic impedance; Means against eddy currents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09281—Layout details of a single conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09954—More mounting possibilities, e.g. on same place of PCB, or by using different sets of edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0545—Pattern for applying drops or paste; Applying a pattern made of drops or paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1258—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by using a substrate provided with a shape pattern, e.g. grooves, banks, resist pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供了用于控制电容器的等效串联电阻(ESR)的方法和装置。一种示例性装置包括具有地侧的基板，安装在该基板的地侧上且具有ESR和端子二者的电容器，耦合到这些端子的电阻性图案，以及耦合到该电阻性图案的多个通孔。该电阻性图案被配置成控制该ESR。该电阻性图案可以用电阻膏形成。该电阻性图案可以形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。该电容器可以是表面安装器件。该电阻性图案可以形成为地侧电容器安装焊盘、通孔、或这二者的图案。

Description

用于控制电容器的等效串联电阻的装置和方法
根据35 U.S.C.§119的优先权要求
本专利申请要求于2014年12月19日提交的、题为“用于控制电容器的等效串联电阻的技术(TECHNIQUES FOR CONTROLLING EQUIVALENT SERIES RESISTANCE OF ACAPACITOR)”的美国临时专利申请No.62/094,931的优先权，并且该临时专利申请已被转让给本申请受让人并由此通过援引明确地整体纳入于此
引言
本公开一般涉及电子器件，且尤其但不排他地涉及控制电容器的等效串联电阻的方法、装置和制品。
作为正在进行的研究和开发的结果，构成集成电路(IC)的晶体管的大小越来越小。随着晶体管被做得越来越小，供应给晶体管的电压也减小了。这些电压通常小于大多数国家中可用的墙上插座电压。
因此，集成电路通常耦合到将可用墙上插座电压转换成由集成电路使用的较低目标操作电压的稳压器。稳压器确保可预测的电源被提供给集成电路。这是一个重要的功能，因为晶体管的能力不能够耐受小于或大于目标操作电压的过多电压变化。有时，仅仅比目标操作电压低十分之一伏特就能够由集成电路产生不确定的结果；类似地，仅仅比目标操作电压高十分之一伏特就能够损坏集成电路。
随着IC中的晶体管导通和截止，IC的功率负载快速地变化，这给稳压器提出了附加需求。由于晶体管和稳压器之间的导线中的电感，稳压器和IC之间的距离产生了长响应时间。该电感防止稳压器即时增加集成电路的功率，特别是当晶体管每秒导通和截止数百万次、或者甚至数十亿次的时候。随着稳压器尝试作出响应，可能发生振荡(或回弹)。这些不利影响可以通过使用解耦电容器以向供应给IC的功率提供附加稳定性来缓解。
紧邻IC附连的解耦电容器为IC提供电荷储备。随着对电源的需求快速变化，解耦电容器提供附加的功率并且能够在稍后的时间当功率需求降低时重新充电。由此，解耦电容器允许IC以消费者所需的高频以及高计算速度来操作。然而，随着晶体管尺寸减小以及晶体管密度增加，在IC上找到用于解耦电容器的空间变得困难。
一个常规的配置将解耦电容器直接放置在IC的管芯上。该配置占据了可原本用于有源电路系统的管芯区域。附加地，制造解耦电容器要求附加的制造工艺，这增加了制造IC的成本。
解耦IC的一个替换配置使用IC的封装基板的地侧(land side)上的表面安装电容器。封装基板的地侧是由用于耦合到外部电路的连接器所填充的侧面。由此，将表面安装电容器放置在地侧上并不消耗半导体管芯的有源区域。
然而，常规封装技术不准许控制IC的封装基板上的地侧电容器的等效串联电阻。为了补偿地侧电容器的存在，以及由此控制该地侧电容器的等效串联电阻，常规等效串联电阻控制技术在IC被安装到的电路板上使用多个数目的等效串联电阻受控电容器。这些常规技术是成本高昂的并占据了可原本用于有源电路系统的电路板空间。
相应地，业界长期以来存在对改进常规方法和装备的方法和装备的需要，包括所提供的改进的方法和改进的装备。
概览
本概述提供本教义某些方面的基本理解。本概述并非详细穷尽性的，且既不意图标识所有关键特征，也不意图限定权利要求的范围。
提供了用于控制电容器的等效串联电阻的示例性方法、装置和制品。在一个示例中，一种装置包括具有地侧(land side)的基板，安装在该基板的地侧上且具有等效串联电阻(ESR)和端子的电容器，耦合到这些端子的电阻性图案，以及耦合到该电阻性图案的多个通孔。该电阻性图案被配置成控制该ESR。在一个示例中，电阻性图案由电阻膏形成。在一个示例中，该电阻性图案形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。在一个示例中，该电阻性图案形成为基本上以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。在一个示例中，该电阻性图案具有基本上直角弯曲形状。在一个示例中，该电阻性图案形成为地侧电容器安装焊盘、通孔，或这两者的形状。在一个示例中，该电容器包括至少一个导电安装焊盘、导电引脚或导电焊球。在一个示例中，该电容器是表面安装器件。在一个示例中，该装置进一步包括该装置是其组成部分的基站、该装置是其组成部分的移动设备，或这两者。该装置的至少一部分可被集成到半导体管芯上。在进一步示例中，提供了包括存储于其上的制造设备可执行指令的非瞬态计算机可读介质，这些指令被配置成使制造设备制造该装置的至少一部分。
在另一示例中，提供了用于制造由导电膏形成的电容器焊盘的方法。该方法包括在基板中形成通孔，在该通孔上形成经图案化的抗蚀层，移除毗邻该通孔的经图案化的抗蚀层的一部分以限定毗邻该通孔的腔体，用该导电膏至少部分地填充该腔体，以及将电容器的电触点安装到该导电膏。在一个示例中，该导电膏形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。在一个示例中，该导电膏形成为基本上以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。在一个示例中，该导电膏形成为基本上直角弯曲形状。在一个示例中，该电容器的电触点包括至少一个导电安装焊盘、导电引脚或导电焊球。在一个示例中，该电容器是表面安装器件。在一个示例中，该方法进一步包括将该基板集成到基站中，将该基板集成到移动设备中，或这两者。在进一步示例中，提供了包括存储于其上的制造设备可执行指令的非瞬态计算机可读介质，这些指令被配置成使制造设备执行该方法的至少一部分。
在另一示例中，提供了用于制造电容器焊盘和通孔的方法。该方法包括在基板上形成层压层，该层压层包括限定通孔和电容器焊盘的腔体；在该层压层上形成经图案化的抗蚀层；通过该经图案化的抗蚀层中的图案用导电膏至少部分地填充该腔体；移除该经图案化的抗蚀层；以及将电容器的电触点安装到该导电膏。在一个示例中，该导电膏形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。在一个示例中，该导电膏形成为基本上以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。在一个示例中，该导电膏形成为基本上直角弯曲形状。在一个示例中，该电容器的电触点包括至少一个导电安装焊盘、导电引脚或导电焊球。在一个示例中，该电容器是表面安装器件。在一个示例中，该方法进一步包括将该基板集成到基站中，将该基板集成到移动设备中，或这两者。在进一步示例中，提供了包括存储于其上的制造设备可执行指令的非瞬态计算机可读介质，这些指令被配置成使制造设备执行该方法的至少一部分。
在另一示例中，提供了一种装备。该装备包括具有地侧的基板，安装在该基板的地侧上并具有等效串联电阻(ESR)和端子的电容器，耦合到这些端子并配置成控制该ESR的用于提供电阻的装置，以及耦合到该用于提供电阻的装置的多个通孔。在一个示例中，该用于提供电阻的装置由电阻膏形成。在一个示例中，该用于提供电阻的装置形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。在一个示例中，该用于提供电阻的装置形成为基本以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。在一个示例中，该用于提供电阻的装置具有基本上直角弯曲形状。在一个示例中，该用于提供电阻的装置形成为地侧电容器安装焊盘、通孔，或这两者的形状。在一个示例中，该电容器包括至少一个导电安装焊盘、导电引脚或导电焊球。在一个示例中，该电容器是表面安装器件。在一个示例中，该装备进一步包括该基板是其组成部分的基站、该基板是其组成部分的移动设备，或这两者。该装备的至少一部分可被集成到半导体管芯上。在进一步示例中，提供了包括存储于其上的制造设备可执行指令的非瞬态计算机可读介质，这些指令被配置成使制造设备制造该装置的至少一部分。
在另一示例中提供了一种非瞬态计算机可读介质，其包括存储于其上的配置成使制造设备制造一种装置的制造设备可执行指令，其中该装置包括具有地侧的基板，安装在该基板的地侧上并且具有等效串联电阻(ESR)和端子的电容器，耦合到这些端子的电阻性图案，以及耦合到该电阻性图案的多个通孔。该电阻性图案被配置成控制该ESR。在一个示例中，电阻性图案由电阻膏形成。在一个示例中，该电阻性图案形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。在一个示例中，该电阻性图案形成为基本以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。在一个示例中，该电阻性图案具有基本上直角弯曲形状。在一个示例中，该电阻性图案形成为地侧电容器安装焊盘、通孔，或这两者的形状。在一个示例中，该电容器包括至少一个导电安装焊盘、导电引脚或导电焊球。该装备的至少一部分可被集成到半导体管芯上。
前述内容宽泛地勾勒出本教导的一些特征和技术优点以使详细描述和附图可以被更好地理解。在详细描述中还描述了附加的特征和优点。本构思和所公开的示例可容易地被用作改动或设计用于实施与本教导相同的目的的其他结构的基础。此类等同构造并不脱离权利要求中所阐述的本教导的技术。作为这些教导的特性的发明性特征、连同进一步的目标和优点从详细说明和附图中被更好地理解。每一附图仅出于解说和描述目的来提供，且并不限定本教导。
附图简述
给出了附图以描述本教导的示例，并且附图并不作为限定。
图1描绘了配置成控制等效串联电阻(ESR)的示例性装置。
图2描绘了电阻性图案的不同弧形的四个示例。
图3描绘了配置成控制ESR的另一示例性装置。
图4描绘了ESR测量的阻抗振幅相对于频率的示例性图表。
图5描绘了配置成控制ESR的另一示例性装置。
图6描绘了配置成控制ESR的另一示例性装置。
图7描绘了配置成控制ESR的另一示例性装置。
图8A-8B描绘了用于制造配置成控制ESR的装置的示例性方法，其中电容器焊盘是用电阻膏形成的。
图9A-9B描绘了用于制造配置成控制ESR的装置的示例性方法，其中LSC和LSC通孔是用电阻膏来填充的。
根据惯例，附图中所描绘的特征可能并非按比例绘制。相应地，出于清晰起见，所描绘的特征的尺寸可能被任意放大或缩小。根据惯例，为了清楚起见，某些附图被简化。因此，附图可能未绘制特定装置或方法的所有组件。此外，类似附图标记贯穿说明书和附图标示类似特征。
详细描述
引言
提供了控制电容器(诸如地侧电容器)的等效串联电阻的方法和装置。等效串联电阻(ESR)是受到标准化频率的信号影响的电容器的等效电阻。ESR是标准化频率处的电容器(导线、极板等)的电阻加上泄漏电阻(例如，由于泄漏电流)加上电容器的电容性电抗(例如，介电损耗)的结果。因为电容性电抗随着影响电容器的信号的频率而变化(因为电容性电抗源于电容器的电介质中的延迟极性改变)，所以使用标准化频率。若不使用标准化频率模型，则难以对电容器对于电流的总电阻进行建模。相应地，确定电容性电抗是重要的，因为电容性电抗影响跨电容器的电压降和通过电容器的电流的幅值。这进而影响电容器所耦合到的IC的功率需求，并且由此影响服务IC和电容器的功率分配网络(PDN)的设计。使得PDN设计进一步复杂化是源自由为PDN供电的开关式电源产生的电压波动的效果，因为电压波动改变了电容器的取决于频率的电容性电抗。
本文中公开的示例性装置和/或示例性方法中的至少一者有利地缓解了这些问题和/或解决了行业里长期以来的需求、以及其它先前未标识出的需求，并且缓解了常规方法和常规装置的不足。例如，由所公开的装置的至少一个示例和/或本文中所公开的方法的至少一个示例提供的益处在于：胜过常规设备的PDN性能的改善(例如，减小电压波动)。同样的，由本文中公开的装置的至少一个示例和/或方法的至少一个示例所提供的优点在于：该技术实现了控制电容器的ESR而不增加附加的电阻器集总组件、从IC封装削减焊球、和/或附加的设计规则。进一步，由本文所公开的装置的至少一个示例和/或方法的至少一个示例所提供的优点在于：该技术能够严格地控制配置成控制电容器的ESR的电阻的变化(包括工艺变化)。此外，本文中所公开的装置的至少一个示例能够容易地在倒装芯片规模封装和/或倒装球栅阵列封装中采用。作为另一示例，由所公开的装置的至少一个示例和/或本文中所公开的方法的至少一个示例提供的优点在于：减小PDN中的阻抗峰值而不改变记录地侧组件的过程。
在本申请的文本和附图中公开了示例。可以设计替换示例而不会脱离本公开的范围。另外，当前教导的常规元素可能不被详细描述、或者可能被省去以免湮没当前教导的诸方面。
缩写和术语
以下的示例性缩写、示例性首字母缩写和示例性术语列表被提供以辅助理解本公开，并且不限定本公开的范围或诸权利要求的范围。
Al-铝
BGA-球栅阵列
Cu-铜
DFR-干膜抗蚀剂
ESR-等效串联电阻
eWLB-嵌入式晶片球栅阵列
FCBGA-倒装球栅阵列
FCCSP-倒装芯片规模封装
FCLGA-倒装面栅阵列
IC-封装
地侧-IC封装的底侧(例如，至少一个电触点(诸如焊球或引脚)能够藉由其将IC的管芯耦合到卡座和/或电路板的IC封装通孔的一侧)
LSC-地侧电容器(例如，附连在IC封装的地侧上的电容器)
PDN-功率递送网络
POR-记录计划
PPG-聚丙烯乙二醇
PTH-镀敷穿孔
SAP-半加成工艺
mSAP-经修改的半加成工艺
SMT-表面安装
Sn-锡
SR-阻焊
如本文中所使用的，术语“示例性”意指“用作示例、实例或解说”。描述为“示例性”的任何示例不必被解释为优于或胜过其他示例。同样，术语“示例”并不要求所有示例都包括所讨论的特征、优点、或工作模式。术语“在一个示例中”、“示例”、“在一个特征中”和/或“特征”在本说明书中的使用并非必然引述相同特征和/或示例。此外，特定特征和/或结构可与一个或多个其他特征和/或结构组合。此外，由此描述的装置的至少一部分可被配置成执行由此描述的方法的至少一部分。
应该注意，术语“连接”、“耦合”、及其任何变体意指在元件之间的直接或间接的任何连接或耦合，且可涵盖两个元件之间存在中间元件，这两个元件经由该中间元件被“连接”或“耦合”在一起。元件之间的耦合和连接可为物理的、逻辑的、或其组合。元件可例如通过使用一根或多根导线、电缆、印刷电连接、电磁能量、以及类似物被“连接”或“耦合”在一起。在可行的情况下，电磁能量可具有在射频、微波频率、可见光频率、不可见光频率等处的波长。这些是若干非限定和非穷尽性示例。
术语“信号”可包括任何信号，诸如数据信号、音频信号、视频信号、多媒体信号、模拟信号、数字信号、以及类似信号。本文所描述的信息和信号可使用各种各样的不同技艺和技术中的任一种来表示。例如，至少部分地取决于具体应用、至少部分地取决于期望设计、至少部分地取决于相应的技术、和/或至少部分地取决于类似因素，本文中对数据、指令、工艺步骤、命令、信息、信号、比特、码元、以及类似物的引述可由电压、电流、电磁波、磁场、磁粒子、光场、以及光粒子、和/或其任何可行组合来表示。
使用诸如“第一”、“第二”等之类的指定的引述并不限定那些元素的数量或次序。确切而言，这些指定被用作区别两个或更多个元素或者元素实例的便捷方法。因此，对第一元素和第二元素的引述并不意味着仅能采用两个元素，或者第一元素必须必然地位于第二元素之前。同样，除非另外声明，否则元素集合可包括一个或多个元素。另外，在说明书或权利要求中使用的“A、B、或C中的至少一者”或“A、B、或C中的一个或多个”或“包括A、B、和C的组中的至少一个”形式的术语可被解读为“A或B或C或这些元素的任何组合”。例如，此术语可以包括A、或者B、或者C、或者A和B、或者A和C、或者A和B和C、或者2A、或者2B、或者2C、等等。
本文所使用的术语仅出于描述特定示例的目的，而并不旨在限定。如本文所使用的，单数形式的“一”、“某”和“该”也包括复数形式，除非上下文另有明确指示。此外，术语“包括”、“具有”、“具备”和“包含”指明特征、整数、步骤、操作、元素、组件以及类似物的存在，但并不排除另一特征、整数、步骤、操作、元素、组件以及类似物的存在和/或添加。
在本文中所使用的空间描述(例如，“顶”、“中间”、“底”、“左”、“中心”、“右”、“上”、“下”、“垂直”、“水平”，等等)仅仅用于解说目的而不是限定性描述符。藉此所述结构的可行实现在空间上可按提供藉此所述功能的任何可行取向来布置。此外，本文中在使用术语“毗邻”以描述集成电路元件之间的空间关系时，毗邻集成电路元件不需要直接物理接触，并且其它集成电路元件可位于毗邻集成电路元件之间。
在至少一个示例中，所提供的装置可以是电子设备的一部分和/或耦合至该电子设备，该电子设备诸如但不限于以下至少一者：移动设备、基站、导航设备(例如，全球定位系统接收机)、无线设备、相机、音频播放器、摄录相机、和/或游戏控制台。
术语“移动设备”可描述但不限于以下至少一者：移动电话、移动通信设备、寻呼机、个人数字助理、个人信息管理器、个人数据助理、移动手持式计算机、便携型计算机、平板计算机、无线设备、无线调制解调器、通常由个人携带且具有通信能力(例如，无线、蜂窝、红外、短程无线电等)的其他类型的便携式电子设备、和/或能够接收无线通信信号的任何其他设备。此外，术语“用户装备”(UE)、“移动终端”、“用户设备”、“移动设备”和“无线设备”可以是可互换的。
附图描述
图1描绘了配置成控制等效串联电阻(ESR)的示例性装置100。图1描绘了IC管芯可以安装于其上的集成电路(IC)封装基板105的一侧(例如，地侧)。IC封装基板105包括电触点，诸如所描绘的能够将IC的管芯上的电路耦合到电路板的导电焊球110。在一个替换性配置中，导电焊球110被能够将IC的管芯上的电路耦合到电路板和/或卡座的导电引脚所代替。
在一个示例中，IC封装基板105的地侧的一部分包括电容器，例如安装在IC封装基板105的地侧上的地侧电容器(LSC)115。LSC具有用焊盘140、145和电阻性图案150电耦合到相应通孔130、135的第一端子120和第二端子125。在图1中，通孔130、135被描绘为垂直于IC封装基板105的地侧。LSC115能够被安装在与IC封装基板105的平面基本平行并且包括所描绘的导电焊球110、导电安装焊盘和/或导电引脚中的至少一者的平面中。在一个示例中，示为LSC 115的电容器是表面安装技术(SMT)电容器。
在一个示例中，IC封装基板105的地侧的一部分被削减电触点以为LSC 115提供空间。在图1中，所削减的部分替代了3x3电触点阵列的空间。图1中描绘的所削减的部分是解说性的，并且不限定本公开的范围或诸权利要求的范围。
电阻性图案150与LSC 115串联耦合并且通过向为IC管芯供电的功率分配网络提供阻尼电阻来控制(例如，缓解)LSC 115的ESR。为了提供阻尼电阻，该电阻性图案用具有已知的每单位面积电阻(即，表面电阻率)的材料(诸如包含诸如铜、银、铝、粘合剂、和键合剂之类的材料的电阻膏)来制造。电阻膏可具有比铜更高的电阻率。
电阻性图案150的形状和体积提供了所提供的阻尼电阻的可变性，以使得阻尼电阻能够与LSC 115相匹配。电阻性图案150可具有各种各样的形状，诸如基本上直角弯曲形状。图1描绘了电阻性图案150被形成为基本上以一轴为中心的基本上半圆形状。电阻性图案150的基本上半圆形状可具有范围从大致零度到大致135度的弧形。电阻性图案150是用于提供电阻的装置的示例。
图2描绘了电阻性图案150的不同弧形的四个示例200、220、240、260。在第一示例200中，电阻性图案150的弧形大致为零度。换言之，电阻性图案150位于第一端子120、第二端子125和焊盘140、145之间的堆叠中。在一个示例中，通孔130、通孔135、焊盘140、焊盘145中的至少一者、或其组合可以是电阻性图案150的至少一部分。
在第二示例220中，电阻性图案150的弧形大致为45度。在第二示例220中，电阻性图案150具有比第一示例200的电阻性图案150更长的弧线。由此，当电阻性图案150的表面电阻在第一示例200和第二实例220中相同时，第二示例220的电阻性图案150具有比第一示例200的电阻性图案150更高的电阻。
在第三示例240中，电阻性图案150的弧形大致为90度。在第四示例260中，电阻性图案150的弧形大致为135度。
在图3中描绘的另一示例性装置300中，电阻性图案150基本上以轴305为中心，并且电阻性图案150沿从轴305延伸的半径310改变其横截面。图3中描绘的电阻性图案150的形状是一个示例，且不限定本公开的范围或诸权利要求的范围。在诸示例中，电阻性图案150可以具有与图3中所描绘的形状不同的形状。LSC 115可以基本上围绕轴305的任何可行角度耦合到电阻性图案150。由此，图3中描绘的电阻性图案150可以提供各种各样不同的阻尼电阻，其中所提供的阻尼电阻取决于相对于电阻性图案150安装LSC 115的角度。例如，在图3中，虚线描绘了LSC 115相对于电阻性图案150的替换安装位置315。替换安装位置315是一个示例，且并不限定本公开的范围或诸权利要求的范围。
图4描绘了两个ESR测量的阻抗振幅(Y轴)相对于频率(X轴)的示例性图表400。第一轨迹405描绘了包括LSC且不使用本文公开的技术的测试电路的固有ESR。第二轨迹410描绘了同一LSC的ESR，但是其中测试电路使用所公开的ESR控制技术来修改。如能够从这些轨迹的差别中看出的，电阻性图案150的受控电阻(本示例中为约250毫欧姆)提供了与固有ESR(约为30毫欧姆)串联的附加ESR。结果是测试电路的峰值电感较低，且第二轨迹410更平坦(即，比第一轨迹405在频率改变上有更少变化)。由此，当测试电路使用所公开的ESR控制技术来修改时，为测试电路供电的PDN将具有更佳的性能。
图5描绘了配置成控制等效串联电阻(ESR)的示例性装置500。在IC封装基板上，ESR能够被有利地控制。装置500包括IC封装的诸部分，诸如FCBGA、FCCSP、FCLGA等。装置500包括基板(核心)505(诸如IC封装基板(也被称作中介体))，在其上可以有由导体(例如，铝、铜)形成的至少一个可任选的重分布层510、515。重分布层510、515将IC 520的触点电延伸到基板505上的其他位置(例如，以寻求较低密度的占用面积)。至少一个通孔525可以通过基板505或基板上的绝缘层，从而电流可以在装置500的不同层之间流动。装置500的不同层可以包括绝缘层，诸如钝化层或聚合物层(例如，PPG 530、SR 535)。重分布层510、515和通孔525能够将管芯520上的电路电耦合到电触点540，诸如配置成将IC封装电耦合到电路板和/或卡座的焊球、引脚和/或焊盘。
重分布层510、515和通孔525可以将管芯520和/或电触点540电耦合到由电阻膏形成的焊盘545。焊盘545可以电耦合到LSC 555的端子550。焊盘545向为IC管芯520供电的功率分配网络提供阻尼电阻。为了提供阻尼电阻，焊盘545可以用诸如本文中描述的材料来制造。在一个示例中，焊盘545在与基板505共面的平面中被至少部分地形成为电阻性图案150的形状。焊盘545是用于提供电阻的装置的示例。
图6描绘了配置成控制等效串联电阻(ESR)的示例性装置600。在IC封装基板上，ESR能够被有利地控制。装置600包括IC封装的诸部分，诸如FCBGA、FCCSP等。装置600包括基板(核心)605(诸如IC封装基板(也被称作中介体))，在其上可以有由导体(例如，铝、铜)形成的至少一个可任选的重分布层610、615。重分布层610、615将IC 620的触点电延伸到基板605上的其他位置(例如，以寻求较低密度的占用面积)。至少一个通孔625可以通过基板505或基板上的绝缘层，从而电流可以在装置600的不同层之间流动。装置600的不同层可以包括绝缘层，诸如钝化层或聚合物层(例如，PPG 630、SR 635)。重分布层610、615和通孔625能够将管芯620上的电路电耦合到电触点640，诸如配置成将IC封装电耦合到电路板和/或卡座的焊球、引脚和/或焊盘。
在图6的示例中，重分布层610、615、通孔625、电阻膏通孔660或其可行组合可以将管芯620和/或电触点640电耦合到由导体(例如，铝、铜)形成的焊盘645。焊盘645可以电耦合到LSC 655的端子650。电阻膏通孔660向为IC管芯620供电的功率分配网络提供阻尼电阻。为了提供阻尼电阻，电阻膏通孔660可以用诸如本文中描述的材料来制造。通孔660是用于提供电阻的装置的示例。
图7描绘了配置成控制等效串联电阻(ESR)的示例性装置700。在IC封装基板上，ESR能够被有利地控制。装置700包括IC封装的诸部分，诸如FCBGA、FCCSP等。装置700包括基板(核心)705(诸如IC封装基板(也被称作中介体))，在其上可以有由导体(例如，铝、铜)形成的至少一个可任选的重分布层710、715。重分布层710、715将IC 720的触点电延伸到基板705上的其他位置(例如，以寻求较低密度的占用面积)。至少一个通孔725可以通过基板505或基板上的绝缘层，从而电流可以在装置700的不同层之间流动。装置700的不同层可以包括绝缘层，诸如钝化层或聚合物层(例如，PPG 730、SR 735)。重分布层710、715和通孔725能够将管芯720上的电路电耦合到电触点740，诸如配置成将IC封装电耦合到电路板和/或卡座的焊球、引脚和/或焊盘。
在图7的示例中，重分布层710、715、通孔725、电阻膏通孔770或其可行组合可以将管芯720和/或电触点740电耦合到由电阻膏形成的焊盘745。焊盘745可以电耦合到LSC 755的端子750。电阻膏通孔760和焊盘745向为IC管芯720供电的功率分配网络提供阻尼电阻，该阻尼电阻控制ESR。为了提供阻尼电阻，电阻膏通孔760和焊盘745可以用诸如本文中描述的材料来制造。在一个示例中，焊盘745在与基板705共面的平面中被至少部分地形成为电阻性图案150的形状。焊盘745和电阻膏通孔760是用于提供电阻的装置的示例。
图8A-8B描绘了用于制造配置成控制诸如举例而言装置500的等效串联电阻(ESR)的装置的示例性方法800。在示例性方法800中，地侧电容器焊盘由电阻膏形成。
在框805，在基板(核心)505上形成至少一个导电层(例如，铜、铝)。重分布层(例如，重分布层510、515)可以随后从该至少一个导电层形成。
在框810，该至少一个导电层可以被图案化，孔洞可以被钻出(例如，用激光)，和/或通孔可以随后使用mSAP和/或SAP来形成在基板505中。
在框815，可以形成PPG层，且外层可以被图案化。在PPG层中可以钻出孔洞以用于通孔形成。
在框820，干膜抗蚀层(DFR)850被形成在基板505上并被图案化。通孔可以使用DFR850、通过将导体沉积通过由经图案化的DFR 850限定的腔体来形成。在框820，可任选地，DFR 850不限定用来形成耦合到通孔525的通孔的腔体。
在框825，DFR 850被图案化以限定其内可以形成耦合到LSC的焊盘(诸如焊盘545)的腔体。任选地，第二层DFR 850可以在框825中图案化DFR 850之前被沉积。
在框830，可以用电阻膏形成可以耦合到LSC的焊盘，诸如焊盘545。该焊盘可以通过在经图案化的DFR 850上沉积电阻膏来形成。过量的电阻膏随后可以例如通过从DFR 850的表面刮下任何过量的膏来移除。
在框835，电阻膏被固化(若必需)，且DFR被移除。
在框840，LSC(例如，LSC 555)被安装在由电阻膏形成的焊盘上。任选地，应用SR作为保护层。同样任选地，在与通孔或焊盘电接触的基板505上形成电触点(例如，电触点540)，诸如配置成将IC封装电耦合到电路板和/或卡座的焊球、引脚和/或焊盘。
前述步骤不限制诸示例。在可行的情况下，这些步骤可被组合和/或次序可被重新安排。
图9A-9B描绘了用于制造配置成控制诸如举例而言如装置700的等效串联电阻(ESR)的装置的示例性方法900。在示例性方法900中，LSC和LSC通孔用电阻膏来填充。
在框905，在基板(核心)705上形成至少一个导电层(例如，铜、铝)。重分布层(例如，重分布层710、715)可以随后从该至少一个导电层形成。
在框910，该至少一个导电层可以被图案化，可以钻出孔洞(例如，用激光)，和/或通孔可以使用mSAP和/或SAP来形成在基板705中。
在框915，可以形成PPG层，且外层可以被图案化。在PPG层中可以钻出孔洞以用于通孔形成。
在框920，第一干膜抗蚀层(DFR)950被形成在基板705上并被图案化。通孔可以使用第一DFR 950、通过将导体沉积通过由经图案化的第一DFR 950限定的腔体来形成。通孔(例如，通孔760)和焊盘745可以通过将电阻膏沉积在经图案化的第一DFR 950上来形成。过量的电阻膏随后可以例如通过从第一DFR 950的表面刮下任何过量的膏来移除。
在框925，第一DFR 950被移除。
在框930，第二干膜抗蚀层(DFR)955被形成在基板705上并被图案化以限定通孔(诸如通孔725)可以被形成于其内的腔体。该通孔可以被形成在该腔体中。
在框935，第二DFR 955被移除且SR被应用为保护层。
在框940，LSC(例如，LSC 755)被安装在由电阻膏形成的焊盘(例如，焊盘745)上。任选地，SR被应用作为保护层。同样任选地，在与通孔或焊盘电接触的基板705上形成电触点(例如，电触点740)，诸如配置成将IC封装电耦合到电路板和/或卡座的焊球、引脚和/或焊盘。
前述步骤不限制诸示例。在可行的情况下，这些步骤可被组合和/或次序可被重新安排。
此外，本领域技术人员将领会，本文中公开的示例中描述的示例性逻辑块、模块、电路和算法步骤可被实现为电子硬件、计算机软件、或两者的组合，若可行的话。为清楚地解说硬件与软件的这一可互换性，示例性组件、框、模块、电路、和步骤在此是以其功能性的形式作一般化描述的。此类功能性是被实现为硬件还是软件取决于具体应用和施加于整体系统的设计约束。技术人员可针对每种特定应用以不同方式来实现所描述的功能性，但此类实现决策不应被解读为致使脱离本发明的范围。
结合本文中所公开的示例描述的方法、序列和/或算法中的至少一部分可直接在硬件中、在由处理器执行的软件中、或者在这两者的组合中。在一示例中，处理器包括多个分立的硬件组件。软件模块可驻留在RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动盘、CD-ROM、和/或本领域中所知的任何其他形式的存储介质中。示例性存储介质(例如，存储器)可被耦合至处理器以使得该处理器能从/向该存储介质读写信息。在替换方案中，存储介质可以与处理器集成。
此外，许多示例以将由例如计算设备的元件执行的动作序列的形式来描述。本文中描述的动作能由专用电路(例如，专用集成电路(ASIC))、由正被一个或多个处理器执行的程序指令、或由这两者的组合来执行。另外，本文描述的动作序列可被认为是完全在任何形式的计算机可读存储介质内，其内存储有一经执行就将使相关联的处理器(诸如，专用处理器)执行本文中描述的功能的至少一部分的相应计算机指令集。由此，诸方面可以有数种不同形式，所有这些形式都已被构想成在本公开的范围内。此外，对于本文中所描述的每个示例，任何此类示例的对应电路可在本文中被描述为例如“配置成执行所描述的动作的逻辑”。
所公开的设备和方法可被设计并且可被配置在以图形数据库系统2(GDSII)兼容格式、开放艺术系统交换标准(OASIS)兼容格式、和/或GERBER(例如，RS-274X等)兼容格式的计算机可执行文件中，该计算机可执行文件存储在非瞬态(即，非瞬时)计算机可读介质上。该文件可被提供给制造处理者，制造处理者用光刻设备基于该文件来制造集成器件。可使用沉积技术(诸如物理气相沉积(PVD，例如溅镀)、等离子体增强型化学气相沉积(PECVD)、热化学气相沉积(热CVD)、和/或旋涂)来执行对材料的沉积以形成本文所描述的结构的至少一部分。蚀刻材料以形成本文所描述的结构的至少一部分可使用诸如等离子蚀刻之类的蚀刻技术来执行。在一示例中，集成器件在半导体晶片上。半导体晶片可被切割为半导体管芯并被封装在半导体芯片中。可在本文中描述的设备(例如，移动设备)中采用半导体芯片。
一个示例可包括存储指令的非瞬态(即，非瞬时)机器可读介质和/或非瞬态(即，非瞬时)计算机可读介质，这些指令在由处理器(诸如，专用处理器)执行时将处理器和任何其他协作设备转换为配置成执行于此描述的至少一部分功能和于此描述的方法的机器(例如，专用处理器)。在一个示例中，所存储的指令的执行可以将处理器和任何其他协作设备转换为于此描述的装置的至少一部分。非瞬态(即，非瞬时)机器可读介质尤其排除瞬态传播信号。
本申请中已描述或描绘的任何内容都不旨在指定任何组件、步骤、特征、对象、益处、优点、或等同物奉献给公众，无论这些组件、步骤、特征、对象、益处、优点或等同物是否记载在权利要求中。
虽然本公开描述了诸示例，但是可对本文所公开的示例作出改变和修改而不会脱离所附权利要求定义的范围。本公开无意被仅限定于具体公开的示例。

Claims (30)

1.一种装置，包括：
具有地侧的基板；
安装在所述基板的所述地侧上且具有等效串联电阻(ESR)和端子的电容器；
耦合到所述端子的电阻性图案；以及
耦合到所述电阻性图案的多个通孔，
其中所述电阻性图案被配置成控制所述ESR。
2.如权利要求1所述的装置，其特征在于，所述电阻性图案是由电阻膏形成的。
3.如权利要求1所述的装置，其特征在于，所述电阻性图案形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。
4.如权利要求1所述的装置，其特征在于，所述电阻性图案形成为基本上以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。
5.如权利要求1所述的装置，其特征在于，所述电阻性图案具有基本上直角弯曲形状。
6.如权利要求1所述的装置，其特征在于，所述电阻性图案形成为地侧电容器安装焊盘、通孔、或这二者的形状。
7.如权利要求1所述的装置，其特征在于，所述电容器包括至少一个导电安装焊盘、导电引脚或导电焊球。
8.如权利要求1所述的装置，其特征在于，所述电容器是表面安装器件。
9.如权利要求1所述的装置，其特征在于，进一步包括所述装置是其组成部分的基站、所述装置是其组成部分的移动设备、或这二者。
10.一种用于制造由导电膏形成的电容器焊盘的方法，包括：
在基板中形成通孔；
在所述通孔上形成经图案化的抗蚀层；
移除毗邻所述通孔的所述经图案化的抗蚀层的一部分以限定毗邻所述通孔的腔体；
用导电膏至少部分地填充所述腔体；以及
将电容器的电触点安装到所述导电膏。
11.如权利要求10所述的方法，其特征在于，所述导电膏形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。
12.如权利要求10所述的方法，其特征在于，所述导电膏形成为基本上以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。
13.如权利要求10所述的方法，其特征在于，所述导电膏形成为基本上直角弯曲形状。
14.如权利要求10所述的方法，其特征在于，所述电容器的电触点包括至少一个导电安装焊盘、导电引脚或导电焊球。
15.如权利要求10所述的方法，其特征在于，所述电容器是表面安装器件。
16.如权利要求10所述的方法，其特征在于，进一步包括将所述基板集成到基站中，将所述基板集成到移动设备中，或这二者。
17.一种用于制造电容器焊盘和通孔的方法，包括：
在基板上形成层压层，所述层压层包括限定所述通孔和所述电容器焊盘的腔体；
在所述层压层上形成经图案化的抗蚀层，其中所述经图案化的抗蚀层具有图案；
通过所述经图案化的抗蚀层中的图案，用导电膏来至少部分地填充所述腔体；
移除所述经图案化的抗蚀层；以及
将电容器的电触点安装到所述导电膏。
18.如权利要求17所述的方法，其特征在于，所述导电膏形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。
19.如权利要求17所述的方法，其特征在于，所述导电膏形成为基本上以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。
20.如权利要求17所述的方法，其特征在于，所述导电膏形成为基本上直角弯曲形状。
21.如权利要求17所述的方法，其特征在于，所述电容器的电触点包括至少一个导电安装焊盘、导电引脚或导电焊球。
22.如权利要求17所述的方法，其特征在于，所述电容器是表面安装器件。
23.如权利要求17所述的方法，其特征在于，进一步包括将所述基板集成到基站中，将所述基板集成到移动设备中，或这二者。
24.一种装备，包括：
具有地侧的基板；
安装在所述基板的所述地侧上且具有等效串联电阻(ESR)和端子的电容器；
用于提供电阻的装置，其中所述用于提供电阻的装置耦合到所述端子并配置成控制所述ESR；以及
耦合到所述用于提供电阻的装置的多个通孔。
25.如权利要求24所述的装备，其特征在于，所述用于提供电阻的装置由电阻膏形成。
26.如权利要求24所述的装备，其特征在于，所述用于提供电阻的装置形成为具有范围从大致45度到大致135度的弧度的基本上半圆形。
27.如权利要求24所述的装备，其特征在于，所述用于提供电阻的装置形成为基本上以一轴为中心且沿从该轴延伸的半径改变横截面的基本上半圆形。
28.如权利要求24所述的装备，其特征在于，所述用于提供电阻的装置具有基本上直角弯曲形状。
29.如权利要求24所述的装备，其特征在于，所述用于提供电阻的装置形成为地侧电容器安装焊盘、通孔、或这二者的形状。
30.如权利要求24所述的装备，其特征在于，进一步包括所述基板是其组成部分的基站、所述基板是其组成部分的移动设备，或这二者。
CN201580068420.6A 2014-12-19 2015-12-18 用于控制电容器的等效串联电阻的装置和方法 Pending CN107006122A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201462094931P 2014-12-19 2014-12-19
US62/094,931 2014-12-19
US14/617,864 US20160183386A1 (en) 2014-12-19 2015-02-09 Techniques for controlling equivalent series resistance of a capacitor
US14/617,864 2015-02-09
PCT/US2015/066698 WO2016100829A2 (en) 2014-12-19 2015-12-18 Techniques for controlling equivalent series resistance of a capacitor

Publications (1)

Publication Number Publication Date
CN107006122A true CN107006122A (zh) 2017-08-01

Family

ID=55085932

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580068420.6A Pending CN107006122A (zh) 2014-12-19 2015-12-18 用于控制电容器的等效串联电阻的装置和方法

Country Status (3)

Country Link
US (1) US20160183386A1 (zh)
CN (1) CN107006122A (zh)
WO (1) WO2016100829A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776095B (zh) * 2018-12-19 2022-09-01 日商東芝股份有限公司 印刷基板

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472425B2 (en) * 2015-03-19 2016-10-18 Qualcomm Incorporated Power distribution improvement using pseudo-ESR control of an embedded passive capacitor
US10912199B1 (en) * 2019-10-03 2021-02-02 Kioxia Corporation Resistive PCB traces for improved stability
KR20210145999A (ko) * 2020-05-26 2021-12-03 에스케이하이닉스 주식회사 반도체 장치의 커패시터 및 이의 분포 모델 회로
US20240107665A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Providing a lower inductance path in a routing substrate for a capacitor, and related electronic devices and fabrication methods

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379189A (en) * 1992-11-03 1995-01-03 Smiths Industries Limited Company Electrical assemblies
US6104258A (en) * 1998-05-19 2000-08-15 Sun Microsystems, Inc. System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US20030057470A1 (en) * 2001-09-12 2003-03-27 Murata Manufacturing Co., Ltd Circuit substrate
US20030072140A1 (en) * 2001-10-12 2003-04-17 Intel Corporation Resistive element apparatus and method
US20060087012A1 (en) * 2004-10-21 2006-04-27 Dong Zhong System to control effective series resistance of power delivery circuit
CN101341633A (zh) * 2005-10-18 2009-01-07 新加坡科技研究局 电容器互联器
CN101369487A (zh) * 2007-06-13 2009-02-18 阿维科斯公司 可控等效串联电阻的去耦电容器
US20130037944A1 (en) * 2011-08-09 2013-02-14 Samsung Electronics Co., Ltd. Chip Stack Packages Having Aligned Through Silicon Vias of Different Areas

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2272108B (en) * 1992-11-03 1995-10-18 Smiths Industries Plc Electrical assemblies
US6215373B1 (en) * 1998-05-19 2001-04-10 Sun Microsystems, Inc. Method for edge termination of parallel conductive planes including estimating the characteristic impedance of the structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5379189A (en) * 1992-11-03 1995-01-03 Smiths Industries Limited Company Electrical assemblies
US6104258A (en) * 1998-05-19 2000-08-15 Sun Microsystems, Inc. System and method for edge termination of parallel conductive planes in an electrical interconnecting apparatus
US20030057470A1 (en) * 2001-09-12 2003-03-27 Murata Manufacturing Co., Ltd Circuit substrate
US20030072140A1 (en) * 2001-10-12 2003-04-17 Intel Corporation Resistive element apparatus and method
US20060087012A1 (en) * 2004-10-21 2006-04-27 Dong Zhong System to control effective series resistance of power delivery circuit
CN101341633A (zh) * 2005-10-18 2009-01-07 新加坡科技研究局 电容器互联器
CN101369487A (zh) * 2007-06-13 2009-02-18 阿维科斯公司 可控等效串联电阻的去耦电容器
US20130037944A1 (en) * 2011-08-09 2013-02-14 Samsung Electronics Co., Ltd. Chip Stack Packages Having Aligned Through Silicon Vias of Different Areas

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI776095B (zh) * 2018-12-19 2022-09-01 日商東芝股份有限公司 印刷基板

Also Published As

Publication number Publication date
WO2016100829A3 (en) 2016-08-25
US20160183386A1 (en) 2016-06-23
WO2016100829A2 (en) 2016-06-23

Similar Documents

Publication Publication Date Title
CN109863589B (zh) 界面结构及其形成方法
CN107006122A (zh) 用于控制电容器的等效串联电阻的装置和方法
US8536678B2 (en) Through substrate via with embedded decoupling capacitor
CN104969312B (zh) 无基板分立耦合电感器结构
JP5090749B2 (ja) 半導体パッケージ及びその製造方法
JP6280244B2 (ja) 構成可能／制御可能等価直列抵抗を有する埋込みパッケージ基板キャパシタ
CN107924907A (zh) 具有无源器件的低剖面封装
EP3146562B1 (en) Embedded package substrate capacitor
CN104600974A (zh) 复合电子组件和上面安装有该复合电子组件的板
CN104811159A (zh) 复合电子组件和其上安装有该复合电子组件的板
US10867740B2 (en) Inductor apparatus and method of fabricating
CN107735860A (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
CN106663670B (zh) 包括嵌入式电容器的封装基板
CN105305996A (zh) 复合电子组件及具有该复合电子组件的板
US20150237714A1 (en) Plane connected embedded substrate capacitor
AU2012201295B2 (en) Multi plate board embedded capacitor and methods for fabricating the same
US9837209B2 (en) Capacitor structure for wideband resonance suppression in power delivery networks
US10141353B2 (en) Passive components implemented on a plurality of stacked insulators
US20140085851A1 (en) Small form factor stacked electrical passive devices that reduce the distance to the ground plane
US9461607B2 (en) Balance filter
US20190172638A1 (en) Process for making a low-profile choke
CN109564901A (zh) 玻璃上无源器件(pog)结构的面栅阵列(lga)封装

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170801

WD01 Invention patent application deemed withdrawn after publication