CN106972853A - 一种隔离电路 - Google Patents

一种隔离电路 Download PDF

Info

Publication number
CN106972853A
CN106972853A CN201710386724.8A CN201710386724A CN106972853A CN 106972853 A CN106972853 A CN 106972853A CN 201710386724 A CN201710386724 A CN 201710386724A CN 106972853 A CN106972853 A CN 106972853A
Authority
CN
China
Prior art keywords
capacitor
isolation
input
amplifier
main isolating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710386724.8A
Other languages
English (en)
Inventor
董志伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rong Pai Semiconductor (shanghai) Co Ltd
Original Assignee
Rong Pai Semiconductor (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rong Pai Semiconductor (shanghai) Co Ltd filed Critical Rong Pai Semiconductor (shanghai) Co Ltd
Priority to CN201710386724.8A priority Critical patent/CN106972853A/zh
Publication of CN106972853A publication Critical patent/CN106972853A/zh
Priority to US15/990,571 priority patent/US10812027B2/en
Priority to US17/025,565 priority patent/US11431302B2/en
Priority to US17/390,560 priority patent/US12028028B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements
    • H03K19/017509Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种隔离电路,包括:主隔离电容器,第二电容器和第一放大器,其中,所述主隔离电容器具有一端和另一端;所述主隔离电容器的另一端连接所述第二电容器的一端和所述第一放大器的输入端;所述第二电容器的另一端连接第二接地端;并且其中,所述第二电容器和第一放大器处于第二管芯中。通过本发明的一个或多个实施方式,可以实现较高的隔离电压,并且由于电路和隔离电容由CMOS工艺制成,不存在光耦的老化问题,性能随温度变化,电性能差等问题,因此质量稳定,寿命长,成本低。

Description

一种隔离电路
技术领域
本发明涉及电路领域,更具体地,涉及高压电路领域的隔离电路。
背景技术
光耦是以光为媒介来传输信号的器件,通常把发光器与接收器(光敏半导体管)封装在同一管壳内。当输入端加电流信号时发光器发出光线,接收器接收到光线之后就产生光电流,从输出端输出,从而实现了“电—光—电”转换。以光为媒介把输入端信号耦合到输出端的光电耦合器,光电耦合器是五十年以前的技术,它第一次实现了由一个器件来实现信号隔离,它在电力控制电路上获得广泛的应用。
但是,光耦的缺点在于:因为发光二极管的电性能随温度变化,所以光耦的电性能随温度变化,不稳定。此外,因为发光二极管和隔离的塑料有老化问题,所以光耦隔离器也有性能老化问题。更进一步地,光耦还存在共模抑制比低的问题,因为发光二极管和接受电路之间有寄生电容,当两边有很大的共模电压变化时,如30kV/us,寄生电容的电流会让发光二极管发光而形成误操作。最后,另外基于光耦的原理,有速度低,功耗高,不容易集成等缺点。
发明内容
本发明的目的在于提供一种能够克服现有技术中耦合器缺点的隔离电路。
根据本发明的一个方面,提供一种隔离电路,包括:主隔离电容器(C1),第二电容器(C2)和第一放大器(AMP1),其中,所述主隔离电容器(C1)具有一端和另一端;所述主隔离电容器(C1)的另一端连接所述第二电容器(C2)的一端和所述第一放大器(AMP1)的输入端;所述第二电容器(C2)的另一端连接第二接地端(GND2);并且其中,所述第二电容器(C2)和第一放大器(AMP1)处于第二管芯中。
根据本发明的一个实施方式,进一步包括第一缓冲器(11),所述第一缓冲器(11)的输出端连接到所述主隔离电容器(C1)的一端,所述第一缓冲器(11)位于第一管芯中。
根据本发明的一个实施方式,其中,所述主隔离电容器(C1)处于所述第一管芯中。
根据本发明的一个实施方式,其中,所述主隔离电容器(C1)处于所述第二管芯中。
根据本发明的一个实施方式,其中,所述主隔离电容器(C1)包括串联的第一主隔离电容器(C11)和第二主隔离电容器(C12),所述第一主隔离电容器(C11)处于第一管芯中,所述第二主隔离电容器(C12)处于第二管芯中。
根据本发明的一个实施方式,其中,所述第一主隔离电容器(C11)和第二主隔离电容器(C12)的电容值相等。
根据本发明的一个实施方式,进一步包括第四电容器(C4)和第一附加隔离电容器(C3),其中所述第一放大器(AMP1)的输入端包括第一输入端和第二输入端,所述主隔离电容器(C1)的另一端连接到所述第二电容器(C2)的一端和所述第一放大器(AMP1)的第一输入端;所述第四电容器(C4)的一端与所述第二电容器(C2)的另一端连接并且连接到第二接地端(GND2),所述第四电容器(C4)的另一端连接到所述第一附加隔离电容器(C3)的一端和所述第一放大器(AMP1)的第二输入端;所述第一附加隔离电容(C3)的另一端连接到第一接地端(GND1)。
根据本发明的一个实施方式,进一步包括第二附加隔离电容器(C5),第六电容器(C6)以及第二放大器(AMP2),其中所述第二放大器(AMP2)包括第一输入端和第二输入端,所述第二放大器(AMP2)的第一输入端连接到所述第四电容器(C4)的另一端和所述第一附加隔离电容器(C3)的一端;所述第二附加隔离电容器(C5)包括一端和另一端,所述第二附加隔离电容器(C5)的另一端连接到所述第二放大器(AMP2)的第二输入端以及所述第六电容器(C6)的一端,所述第六电容器(C6)的另一端连接到第二接地端(GND2)。
根据本发明的一个实施方式,进一步包括所述第二缓冲器(12),所述第二缓冲器(12)输出端连接到所述第二附加隔离电容器(C5)的一端。
根据本发明的一个实施方式,进一步包括第一检测器(L1),所述第一检测器(L1)的第一输入端连接到所述主隔离电容器(C1)的另一端以及所述第二电容器(C2)的一端;所述第一检测器(L1)的输出端连接到所述第一放大器(AMP1)的输入端,并且其中,所述第一检测器(L1)处于所述第二管芯中。
根据本发明的一个实施方式,进一步包括第四电容器(C4)和第一附加隔离电容器(C3),所述第四电容器(C4)的一端与所述第二电容器(C2)的另一端连接并且连接到第二接地端(GND2),所述第四电容器(C4)的另一端连接到所述第一附加隔离电容器(C3)的一端和所述第一检测器(L1)的第二输入端;所述第一附加隔离电容器(C3)的另一端连接到第一接地端(GND1)。
根据本发明的一个实施方式,进一步包括:第二附加隔离电容器(C5),第六电容器(C6),第二检测器(L2)以及第二放大器(AMP2),其中所述第二检测器(L2)的第一输入端连接到述第四电容器(C4)的另一端和所述第一附加隔离电容器(C3)的一端;所述第二附加隔离电容器(C5)包括一端和另一端,所述第二附加隔离电容器(C5)的另一端连接到所述第二检测器(L2)的第二输入端以及所述第六电容器(C6)的一端,所述第六电容器(C6)的另一端连接到第二接地端(GND2);所述第二检测器(L2)的输出端连接到所述第二放大器(AMP2)的输入端。
根据本发明的一个实施方式,进一步包括第二缓冲器(12),所述第二缓冲器(12)的输出端连接到所述第二附加隔离电容器(C5)的一端。
根据本发明的一个实施方式,其中,所述第一接地端(GND1)为第一管芯的接地端,所述第二接地端(GND2)为所述第二管芯的接地端。
根据本发明的一个实施方式,其中,所述检测器(L1、L2)为锁存器。
根据本发明的一个实施方式,其中,所述主隔离电容器(C1)与所述第二电容器(C2)之间的比值为1:0至1:1000。
根据本发明的一个实施方式,其中,所述主隔离电容器(C1)与所述第二电容器(C2)之间的比值为1:100。
根据本发明的一个实施方式,其中,所述主隔离电容器(C1)与所述第二电容器(C2)之间的比值等于所述第一附加隔离电容器(C3)与所述第四电容器(C4)之间的比值。
根据本发明的一个实施方式,其中,所述第二附加隔离电容器(C5)与所述第六电容器(C6)之间的比值等于所述第一附加隔离电容器(C3)与所述第四电容器(C4)之间的比值。
根据本发明的一个实施方式,其中,所述主隔离电容器(C1)、所述第一附加隔离电容器(C3)和第二附加隔离电容器(C5)的电容值相等;以及所述第二电容器(C2),第四电容器(C4)和第六电容器(C6)的电容值相等。
通过本发明的一个或多个实施方式,可以实现较高的隔离电压,并且由于器件为二氧化硅器件,不存在光耦的老化问题,因此质量稳定,寿命长,成本低。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1为根据本发明一个实施方式的隔离电路的电路图;
图2为根据本发明一个实施方式的隔离电路的电路图变形;
图3为根据本发明一个实施方式的隔离电路的电路图变形;
图4为根据本发明一个实施方式的隔离电路的电路图变形;
图5为根据本发明一个实施方式的用于降低共模噪声的隔离电路的电路图;
图6为根据本发明另一个实施方式的具有双通道的隔离电路的电路图;
图7为根据本发明另一个实施方式的隔离电路的电路图;
图8为根据本发明一个优选实施方式的用于降低共模噪声的隔离电路的电路图;
图9为根据本发明的一个优选实施方式的隔离电路图中不同节点的信号波形示意图;以及
图10为根据本发明另一个优选实施方式的具有双通道的隔离电路的电路图.
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
图1为根据本发明一个实施方式的隔离电路的电路图。
如图1所示,根据本发明一个实施方式的电路图包括:第一缓冲器11,主隔离电容器C1,第二电容器C2和第一放大器AMP1,其中,所述第一缓冲器11的输出端连接到所述主隔离电容器C1的一端;所述主隔离电容器C1的另一端连接所述第二电容器C2的一端和所述第一放大器AMP1的输入端;所述第二电容器C2的另一端连接第二接地端GND2;并且其中,所述第一缓冲器11处于第一管芯中,第二电容器C2和第一放大器AMP1处于第二管芯中。
尽管图1中示出了第一缓冲器11,但需要理解的是,第一缓冲器11并不是必须的,其仅仅在于对信号执行整波、滤波等操作,例如去除输入信号中的噪声等。为简化起见,下面的描述将结合缓冲器进行描述,但这并不意味着必然包括缓冲器。
如图1所示,缓冲器11的输入端可以是本隔离器电路的输入端,而放大器AMP1的输出端可以是本隔离器电路的输出端。
需要理解的是,本发明所述的“连接”,可以是直接连接,即两个部件之间通过导线直接连接在一起;也可以是间接连接,即两个部件之间通过中间部件连接在一起。
图2为根据本发明一个实施方式的隔离电路的电路图变形。
根据本发明的一个实施方式,主隔离电容器C1可以处于所述第一管芯中。
如图2所示,所述第一缓冲器11的输出端连接到所述主隔离电容器C1的一端;所述主隔离电容器C1的另一端连接所述第二电容器C2的一端和所述第一放大器AMP1的输入端;所述第二电容器C2的另一端连接第二接地端GND2;并且其中,所述第一缓冲器11和主隔离电容器C1处于第一管芯中,第二电容器C2和第一放大器AMP1处于第二管芯中。
图3为根据本发明一个实施方式的隔离电路的电路图变形。
根据本发明的一个实施方式,主隔离电容器C1可以处于所述第二管芯中。
如图3所示,所述第一缓冲器11的输出端连接到所述主隔离电容器C1的一端;所述主隔离电容器C1的另一端连接所述第二电容器C2的一端和所述第一放大器AMP1的输入端;所述第二电容器C2的另一端连接第二接地端GND2;并且其中,所述第一缓冲器11处于第一管芯中,第二电容器C2、主隔离电容器C1和第一放大器AMP1处于第二管芯中。
主隔离电容器C1既可以在输入端管芯(第一管芯),又可以在输出端管芯中(第二管芯)中,这给设计带来了很多方便,设计师可以把输入和输出电路设计在同一管芯中,然后根据市场需求让输入电路工作或输出电路工作。这给设计和市场带来更多的灵活性。
图4为根据本发明一个实施方式的隔离电路的电路图变形。
如图4所示,根据本发明的一个实施方式,其中,所述主隔离电容器C1可以包括串联的第一主隔离电容器C11和第二主隔离电容器C12,所述第一主隔离电容器C11可以处于第一管芯中,所述第二主隔离电容器C12可以处于第二管芯中。
图4中尽管未示出主隔离电容器C1,但需要理解的是,第一主隔离电容器C11和第二主隔离电容器C12共同组成了该主隔离电容器C1。
优选地,第一主隔离电容器C11和第二主隔离电容器C12的电容值相等。
将主隔离电容器C1划分为两个连接的隔离电容器并分别处于不同的管芯中,这样有利于增加设计的灵活性,同时可以提高隔离电压。
此外,放大器AMP1优选地是数字放大器。本发明可以采用任何适当的数字放大器。
图1至图4描述了单端输入的情形。然而,如图1所示,第一管芯和第二管芯之间可能存在共模噪声,而该共模噪声和真正的有用信号之间是无法区分的,当共模噪声显著增大,例如达到有用信号的一定比例或者达到和有用信号同样的水平(例如1V/ns)时,噪声信号则会产生比较显著的影响,从而导致出现信号失真或丢失等问题。因此,需要采取一定的措施来消除该共模噪声。接下来描述差分输入的情形。
图5为根据本发明一个实施方式的用于降低共模噪声的隔离电路的电路图。
如图5所示,根据本发明的一个实施方式,进一步包括第四电容器C4和第一附加隔离电容器C3,其中所述第一放大器AMP1的输入端包括第一输入端和第二输入端,所述主隔离电容器C1的另一端连接到所述第二电容器C2的一端和所述第一放大器AMP1的第一输入端;所述第四电容器C4的一端与所述第二电容器C2的另一端连接并且连接到第二接地端GND2,所述第四电容器C4的另一端连接到所述第一附加隔离电容器C3的一端和所述第一放大器AMP1的第二输入端;所述第一附加隔离电容C3的另一端连接到第一接地端GND1。
如图5所示,假设输入的波形为方波(例如信号“-1”),经过缓冲器11之后,波形未变,但噪声被去除。通过隔离电容器C1之后,信号发生分压和衰减。然后再经过放大器AMP1之后,恢复为原先的信号。需要理解的是,图5中仅仅为一个示例性的展示,具体的信号波形图将在图9中进行详细描述。
上面的实施方式中,示出的电路仅仅包括一个通道,即输入端为缓冲器11的输入端子,而输出端为第一放大器AMP1的输出端子。
本发明还可以包括多个通道,下面将以两个通道为例来说明本发明中多通道的情况。
图6为根据本发明另一个实施方式的具有双通道的隔离电路的电路图。
如图6所示,根据本发明的一个实施方式,本发明的隔离电路进一步包括第二缓冲器12、第二附加隔离电容器C5,第六电容器C6以及第二放大器AMP2,其中所述第二放大器AMP2包括第一输入端和第二输入端,所述第二放大器AMP2的第一输入端连接到第一附加隔离电容器C3的一端和第四电容器C4的另一端,即连接到所述第一放大器AMP1的第二输入端;所述第二缓冲器12的输出端连接到所述第二附加隔离电容器C5的一端,所述第二附加隔离电容器C5的另一端连接到所述第二放大器AMP2的第二输入端以及所述第六电容器C6的一端,所述第六电容器C6的另一端连接到第二接地端GND2。
从图6中可以看出,第二缓冲器12,第二附加隔离电容器C5、第六电容器C6以及第二放大器AMP2构成了第二通道。类似地,还可以存在第三通道等更多通道。每多出一个通道,则该通道中均包括与第二通道对应的元器件,并且公共地连接到第一检测器L1的第二输入端。
优选地,通道为6个,但其他数量的通道也是可行的。
通常,由于主隔离电容器C1和第二电容器C2是电容值很低的电容,C1一般在飞法(fF)级别,而电路一般都有漏电流。即使漏电流处于皮安(pA)级别,电容本身也只能维持到毫秒级别,而不能长时间维持在一定电压,从而不能在输入不变的情况维持输出不变,由此对于电压隔离造成负面影响。
为此,需要稳定主隔离电容器C1的输出,以使得放大器的输出端的信号保持稳定,特别是,期望在较长时间维持特定电压,从而使得在输入不变的情况下维持输出稳定。
图7为根据本发明另一个实施方式的隔离电路的电路图。
如图7所示,在图2-4的基础上,本发明进一步包括第一检测器L1,第一检测器L1的第一输入端连接到第一电容器C1的另一端以及第二电容器C2的一端;第一检测器L1的输出端连接到第一放大器AMP1的输入端。
根据本发明的一个优选实施方式,该第一检测器可以处于第二管芯中。
根据本发明的一个实施方式,本发明可以采用锁存器来执行维持输入信号的稳定。可以采用任何已知或者未来开发的新型锁存器来实现本发明,例如常规的RS锁存器等等。本发明并不局限于任何特定类型的锁存器。
图8为根据本发明一个实施方式的用于降低共模噪声的隔离电路的电路图。
如图8所示,在图7的基础上,根据本发明的一个实施方式,进一步包括第四电容器C4和第一附加隔离电容器C3,所述第四电容器C4的一端与所述第二电容器C2的另一端连接并且连接到第二接地端GND2,所述第四电容器C4的另一端连接到所述第一附加隔离电容器C3的一端和所述检测器L1的第二输入端;所述第一附加隔离电容C3的另一端连接到第一接地端GND1。
与主隔离电容器C1相同,第一附加隔离电容器C3与C1结构相同且位于与C1相同的管芯中,还可以是第一附加隔离电容器C3包括两个串联的电容器,各自位于第一管芯和第二管芯中。优选地,这两个串联的电容器电容值相等。
图9为根据本发明图8所示电路的各个节点的波形示意图。示出了图8中节点A、B、C、D和E处的波形示意图,其中A和B的波形相似或相同,区别在于节点A处的波形可能存在噪声、或非方波信号等情形(这些噪声在图9节点A的波形处未示出),缓冲器的作用在于消除这些噪声。设节点A处的高电平为Vdd,节点B处的高电平因此也是Vdd。
如图9所示,节点A和B的波形图例如是方波信号,经过主隔离电容器C1之后,波形图成为如图9中节点C所示的方波信号,其电平为C1/(C1+C2)*Vdd。经过检测器L1之后到达D点。由于锁存器的存在,其将保持在C点的电平,因此,节点C和D处的电平可以均为C1/(C1+C2)*Vdd。根据本发明另一个实施方式,D处的电平可以有一定的放大,例如D处的电平是C处电平的2-3倍。最后,经过数字放大器(例如放大器AMP1)到达E点,信号经过放大之后,放大为所需的电平以供进一步处理。
上面的实施方式中,示出的电路仅仅包括一个通道,即输入端为缓冲器11的输入端子,而输出端为第一放大器AMP1的输出端子。
本发明还可以包括多个通道,下面将以两个通道为例来说明本发明中多通道的情况。
图10为根据本发明另一个优选实施方式的具有双通道的隔离电路的电路图。
如图10所示,在图10的基础上,本发明的隔离电路进一步包括第二缓冲器12,第二附加隔离电容器C5,第六电容器C6,第二检测器L2以及第二放大器AMP2,其中所述第二检测器L2的第一输入端连接到第一附加隔离电容器C3的一端和第四电容器C4的另一端,即连接到所述第一检测器L1的第二输入端;所述第二缓冲器12的输出端连接到所述第二附加隔离电容器C5的一端,所述第二附加隔离电容器C5的另一端连接到所述第二检测器L2的第二输入端以及所述第六电容器C6的一端,所述第六电容器C6的另一端连接到第二接地端GND2;所述第二检测器L2的输出端连接到所述第二放大器AMP2的输入端。
从图10中可以看出,第二缓冲器12,第二附加隔离电容器C5、第六电容器C6、第二检测器L2以及第二放大器AMP2构成了第二通道。类似地,还可以存在第三通道等更多通道。每多出一个通道,则该通道中均包括与第二通道对应的元器件,并且公共地连接到第一检测器L1的第二输入端。
优选地,通道为6个,但其他数量的通道也是可行的。
需要理解的是,对于图7-图10中的放大器AMP1和AMP2,可以采用单端输入的放大器,也可以采用双输入端的放大器,本领域技术人员可以根据实际需求来选择适合的放大器。
第一接地端GND1和第二接地端GND2是不同的接地端。在实际的产品实施中,可以将第一接地端GND1设置为第一管芯的接地管脚,将第二接地端GND2设置为第二管芯的接地管脚。
根据本发明的一个实施方式,所述主隔离电容器C1与所述第二电容器C2之间的比值C1:C2为1:0至1:1000,优选为1:10至1:1000。
从图1-图10中可以看出,假设输入电平为Vdd,则第二电容器C2处的电平为C1/(C1+C2)*Vdd,因此,第二电容器C2理论上并且最优选地为0,即主隔离电容C1的另一端与第二接地端GND2断开连接。但是,实际上,断开连接也会产生寄生电容。本发明从原理上也可以使得C2的电容值无限地接近于0,因此也处于本发明的保护范围之内。第二电容器C2也可以是电路的输入电容和寄生电容等其他电容的组合。
从性能的角度上来看,本发明优选1:0,这将展现最好的性能。但是,从成本上而言,C1太大则会影响到成本。根据本发明的一个实施方式,优选C1:C2的比值较小。根据本发明的一个优选实施方式,所述主隔离电容器与所述第二电容器之间的比值为C1:C2为1:100。本发明还可以采用其他比例的电容,例如C1:C2为1:10,1:30,1:50,1:150,1:200等。
根据本发明的一个实施方式,所述主隔离电容器C1与所述第二电容器C2之间的比值等于所述第一附加隔离电容C3与所述第四电容器C4之间的比值,即C1:C2=C3:C4。
在上述的实施方式中,可以存在如下可能性,即C1=n*C3,并且C2=n*C4,其中n为任意大于0的数,由此,可以实现C1:C2=C3:C4。优选地,C1=C3,C2=C4,这有利于元器件的批量生产和采购,降低系统成本,并且由于电容器之间的数值相同,也使得系统更稳定。
根据本发明的一个实施方式,其中,所述第二附加隔离电容器C5与所述第六电容器C6之间的比值等于所述第一附加隔离电容C3与所述第四电容器C4之间的比值,即C5:C6=C3:C4。
根据本发明的一个实施方式,优选地,所述主隔离电容器C1、所述第一附加隔离电容器C3和第二附加隔离电容器C4的电容值相等;以及所述第二电容器C2,第四电容器C4和第六电容器C6的电容值相等。
和主隔离电容器C1相同的是,第一附加隔离电容器C3可以位于第一管芯中,或者位于第二管芯中,或者可以包括两个串联的电容,分别位于第一和第二管芯中。
通过本发明的一个或多个实施方式,可以实现较高的隔离电压,并且由于器件为二氧化硅器件,不存在光耦的老化问题,因此质量稳定,寿命长,成本低。
此外,本发明可以通过隔离电容的方式,使得信号能够直接穿过隔离介质,结构简单,损耗小,成本低。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。

Claims (20)

1.一种隔离电路,包括:主隔离电容器(C1),第二电容器(C2)和第一放大器(AMP1),其中,
所述主隔离电容器(C1)具有一端和另一端;
所述主隔离电容器(C1)的另一端连接所述第二电容器(C2)的一端和所述第一放大器(AMP1)的输入端;
所述第二电容器(C2)的另一端连接第二接地端(GND2);
并且其中,所述第二电容器(C2)和第一放大器(AMP1)处于第二管芯中。
2.根据权利要求1所述的隔离电路,进一步包括第一缓冲器(11),所述第一缓冲器(11)的输出端连接到所述主隔离电容器(C1)的一端,所述第一缓冲器(11)位于第一管芯中。
3.根据权利要求1所述的隔离电路,其中,所述主隔离电容器(C1)处于所述第一管芯中。
4.根据权利要求1所述的隔离电路,其中,所述主隔离电容器(C1)处于所述第二管芯中。
5.根据权利要求1所述的隔离电路,其中,所述主隔离电容器(C1)包括串联的第一主隔离电容器(C11)和第二主隔离电容器(C12),所述第一主隔离电容器(C11)处于第一管芯中,所述第二主隔离电容器(C12)处于第二管芯中。
6.根据权利要求5所述的隔离电路,其中,所述第一主隔离电容器(C11)和第二主隔离电容器(C12)的电容值相等。
7.根据权利要求1至6中任意一项所述的隔离电路,进一步包括第四电容器(C4)和第一附加隔离电容器(C3),其中所述第一放大器(AMP1)的输入端包括第一输入端和第二输入端,所述主隔离电容器(C1)的另一端连接到所述第二电容器(C2)的一端和所述第一放大器(AMP1)的第一输入端;所述第四电容器(C4)的一端与所述第二电容器(C2)的另一端连接并且连接到第二接地端(GND2),所述第四电容器(C4)的另一端连接到所述第一附加隔离电容器(C3)的一端和所述第一放大器(AMP1)的第二输入端;所述第一附加隔离电容(C3)的另一端连接到第一接地端(GND1)。
8.根据权利要求7所述的隔离电路,进一步包括第二附加隔离电容器(C5),第六电容器(C6)以及第二放大器(AMP2),其中所述第二放大器(AMP2)包括第一输入端和第二输入端,所述第二放大器(AMP2)的第一输入端连接到所述第四电容器(C4)的另一端和所述第一附加隔离电容器(C3)的一端;所述第二附加隔离电容器(C5)包括一端和另一端,所述第二附加隔离电容器(C5)的另一端连接到所述第二放大器(AMP2)的第二输入端以及所述第六电容器(C6)的一端,所述第六电容器(C6)的另一端连接到第二接地端(GND2)。
9.根据权利要求8所述的隔离电路,进一步包括所述第二缓冲器(12),所述第二缓冲器(12)输出端连接到所述第二附加隔离电容器(C5)的一端。
10.根据权利要求1至6中任意一项所述的隔离电路,进一步包括第一检测器(L1),所述第一检测器(L1)的第一输入端连接到所述主隔离电容器(C1)的另一端以及所述第二电容器(C2)的一端;所述第一检测器(L1)的输出端连接到所述第一放大器(AMP1)的输入端,并且其中,所述第一检测器(L1)处于所述第二管芯中。
11.根据权利要求10所述的隔离电路,进一步包括第四电容器(C4)和第一附加隔离电容器(C3),所述第四电容器(C4)的一端与所述第二电容器(C2)的另一端连接并且连接到第二接地端(GND2),所述第四电容器(C4)的另一端连接到所述第一附加隔离电容器(C3)的一端和所述第一检测器(L1)的第二输入端;所述第一附加隔离电容器(C3)的另一端连接到第一接地端(GND1)。
12.根据权利要求11所述的隔离电路,进一步包括:第二附加隔离电容器(C5),第六电容器(C6),第二检测器(L2)以及第二放大器(AMP2),其中所述第二检测器(L2)的第一输入端连接到述第四电容器(C4)的另一端和所述第一附加隔离电容器(C3)的一端;所述第二附加隔离电容器(C5)包括一端和另一端,所述第二附加隔离电容器(C5)的另一端连接到所述第二检测器(L2)的第二输入端以及所述第六电容器(C6)的一端,所述第六电容器(C6)的另一端连接到第二接地端(GND2);所述第二检测器(L2)的输出端连接到所述第二放大器(AMP2)的输入端。
13.根据权利要求12所述的隔离电路,进一步包括第二缓冲器(12),所述第二缓冲器(12)的输出端连接到所述第二附加隔离电容器(C5)的一端。
14.根据权利要求7或11所述的隔离电路,其中,所述第一接地端(GND1)为第一管芯的接地端,所述第二接地端(GND2)为所述第二管芯的接地端。
15.根据权利要求10-12中任意一项所述的隔离电路,其中,所述检测器(L1、L2)为锁存器。
16.根据权利要求1所述的隔离电路,其中,所述主隔离电容器(C1)与所述第二电容器(C2)之间的比值为1:0至1:1000。
17.根据权利要求16所述的隔离电路,其中,所述主隔离电容器(C1)与所述第二电容器(C2)之间的比值为1:100。
18.根据权利要求7或11所述的隔离电路,其中,所述主隔离电容器(C1)与所述第二电容器(C2)之间的比值等于所述第一附加隔离电容器(C3)与所述第四电容器(C4)之间的比值。
19.根据权利要求8或12所述的隔离电路,其中,所述第二附加隔离电容器(C5)与所述第六电容器(C6)之间的比值等于所述第一附加隔离电容器(C3)与所述第四电容器(C4)之间的比值。
20.根据权利要求8或12所述的隔离电路,其中,
所述主隔离电容器(C1)、所述第一附加隔离电容器(C3)和第二附加隔离电容器(C5)的电容值相等;以及
所述第二电容器(C2),第四电容器(C4)和第六电容器(C6)的电容值相等。
CN201710386724.8A 2017-05-26 2017-05-26 一种隔离电路 Pending CN106972853A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710386724.8A CN106972853A (zh) 2017-05-26 2017-05-26 一种隔离电路
US15/990,571 US10812027B2 (en) 2017-05-26 2018-05-25 Isolation circuit
US17/025,565 US11431302B2 (en) 2017-05-26 2020-09-18 Isolation circuit
US17/390,560 US12028028B2 (en) 2017-05-26 2021-07-30 Isolation circuit systems and methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710386724.8A CN106972853A (zh) 2017-05-26 2017-05-26 一种隔离电路

Publications (1)

Publication Number Publication Date
CN106972853A true CN106972853A (zh) 2017-07-21

Family

ID=59327341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710386724.8A Pending CN106972853A (zh) 2017-05-26 2017-05-26 一种隔离电路

Country Status (1)

Country Link
CN (1) CN106972853A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110022145A (zh) * 2018-01-10 2019-07-16 荣湃半导体(上海)有限公司 一种锁存器及隔离电路
CN110098831A (zh) * 2019-06-11 2019-08-06 深圳市红芯微科技开发有限公司 一种隔离电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080279288A1 (en) * 2007-05-11 2008-11-13 Philip John Crawley Digital Isolator Interface with Process Tracking
US20160190918A1 (en) * 2014-12-31 2016-06-30 Dominique Ho Isolator with reduced susceptibility to parasitic coupling
CN207117597U (zh) * 2017-05-26 2018-03-16 荣湃半导体(上海)有限公司 一种隔离电路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080279288A1 (en) * 2007-05-11 2008-11-13 Philip John Crawley Digital Isolator Interface with Process Tracking
US20160190918A1 (en) * 2014-12-31 2016-06-30 Dominique Ho Isolator with reduced susceptibility to parasitic coupling
CN207117597U (zh) * 2017-05-26 2018-03-16 荣湃半导体(上海)有限公司 一种隔离电路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张毅刚,彭喜元编著: "单片机原理与应用设计", 哈尔滨:哈尔滨工业大学出版社, pages: 195 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110022145A (zh) * 2018-01-10 2019-07-16 荣湃半导体(上海)有限公司 一种锁存器及隔离电路
CN110022145B (zh) * 2018-01-10 2024-04-19 荣湃半导体(上海)有限公司 一种锁存器及隔离电路
CN110098831A (zh) * 2019-06-11 2019-08-06 深圳市红芯微科技开发有限公司 一种隔离电路
CN110098831B (zh) * 2019-06-11 2024-02-09 深圳市红芯微科技开发有限公司 一种隔离电路

Similar Documents

Publication Publication Date Title
US9819522B2 (en) Circuits for efficient detection of vector signaling codes for chip-to-chip communication
US8405461B2 (en) Light receiving circuit with differential output
CN103236430B (zh) 全集成cmos射频前端电路
CN106972853A (zh) 一种隔离电路
CN104935322B (zh) 可配置偏置三通
CN107222195A (zh) 一种隔离电路
CN207117597U (zh) 一种隔离电路
CN104868949A (zh) 一种应用于跨阻放大电路的光电流监控电路
CN207766248U (zh) 一种隔离电路
CN201830234U (zh) 一种带隔离的电子式互感器模拟信号接口调理电路
CN104375162A (zh) 一种加载信号调理电路的多道脉冲幅度分析器
CN107918439A (zh) Apd暗电流补偿模拟前端电路及apd暗电流补偿方法
CN106787683A (zh) 一种自适应电流电压转换电路
US9246601B2 (en) Optical receiver
CN205670806U (zh) 一种光接收机模块
CN102244499A (zh) 一种高灵敏度跨阻放大器前端电路
CN206370152U (zh) 红外接收电路
CN106341088A (zh) 电流前置放大器、时间分辨读出电路及时间分辨探测装置
US20150029634A1 (en) Network signal processing circuit
CN107846248A (zh) 一种用于微波光子系统的超宽带多通道光电一体化探测器
CN104980113A (zh) 高精度光电流监视电路及前置放大器
CN109474244A (zh) 一种带栅压反馈的宽频带高增益rgc型跨阻放大器
CN107104643B (zh) 减小光电二极管寄生电容电路
CN209627330U (zh) 提升跨阻放大电路中rssi脚抗噪能力的电路
CN106130491B (zh) 一种实现tia自动匹配输出阻抗的电路

Legal Events

Date Code Title Description
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination