CN106961445B - 基于fpga硬件并行流水线的报文解析装置 - Google Patents

基于fpga硬件并行流水线的报文解析装置 Download PDF

Info

Publication number
CN106961445B
CN106961445B CN201710297097.0A CN201710297097A CN106961445B CN 106961445 B CN106961445 B CN 106961445B CN 201710297097 A CN201710297097 A CN 201710297097A CN 106961445 B CN106961445 B CN 106961445B
Authority
CN
China
Prior art keywords
module
protocol
parsing
message
packet parsing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710297097.0A
Other languages
English (en)
Other versions
CN106961445A (zh
Inventor
董永吉
李玉峰
于松林
黄万伟
王文功
袁征
张霞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
PLA Information Engineering University
Original Assignee
PLA Information Engineering University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by PLA Information Engineering University filed Critical PLA Information Engineering University
Priority to CN201710297097.0A priority Critical patent/CN106961445B/zh
Publication of CN106961445A publication Critical patent/CN106961445A/zh
Application granted granted Critical
Publication of CN106961445B publication Critical patent/CN106961445B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/22—Parsing or analysis of headers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0876—Network utilisation, e.g. volume of load or congestion level
    • H04L43/0894—Packet rate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/18—Protocol analysers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/50—Queue scheduling
    • H04L47/62—Queue scheduling characterised by scheduling criteria
    • H04L47/6245—Modifications to standard FIFO or LIFO

Abstract

本发明涉及一种基于FPGA硬件并行流水线的报文解析方法及其装置，该方法包含：测量网络接口下实时数据流的流量参数；并将数据报文分配到并行FIFO队列中等待处理；根据流量参数动态选取解析时钟频率；并提取前端五元组信息；根据选取的解析时钟频率进行多级流水线报文解析，若协议报文解析正常，则通过依次轮询各个流水线进行协议报文输出，否则，将未能识别的协议报文进行异常分析，并调整调度后进行协议报文输出。本发明以高速并行流水线结构为基础，提高报文解析处理的速率，以流量检测来动态改变工作频率，大大降低系统功耗开销，打破传统网络固化封闭的模式，提升链路资源的利用率，降低基础网络建设成本。

Description

基于FPGA硬件并行流水线的报文解析装置
技术领域
本发明属于网络通信技术领域，特别涉及一种基于FPGA硬件并行流水线的报文解析装置。
背景技术
庞大的互联网用户、新应用的不断涌现及快速增长的网络带宽导致IP骨干网内网络业务急剧增加，骨干路由器每秒需要转发的报文数量也随之剧增，如何提高路由器的IP转发处理能力直接影响着我国互联网的发展状况。作为路由器进行IP转发处理的基础，灵活的报文解析技术可以方便地构建底层异构物理网络拓扑的连接，实现不同协议承载的数据报文能够在互联网中快速的传输，打破传统网络固化封闭的模式，提升链路资源的利用率，降低基础网络建设成本，进而有力推进网络基础设施建设。
为了能够实时线速地处理海量的业务，高转发性能的路由器是必不可少的。例如，现今骨干网络互联的核心路由器的接口速率已经达到了40Gbps(OC-768)， 100Gbps(OC-1920)，甚至400Gbps(OC-7680)。这样的链路速率要求路由器等网络节点设备每秒钟解析并转发处理千万个以上的数据报文，同时由于网络流量工程(traffic engineering)、虚拟专用网技术(virtual private network, VPN)的发展，大量可嵌套夹层协议出现，极大加剧了高速路由器解析数据报文的难度。针对这一情况，Cisco设计了可以线速处理40Gbps链路速率的高速路由器，支持至少2层虚拟局域网协议(virtual local area network,VLAN)和4层多协议标签交换协议(multi-protocol label switching,MPLS)的协议解析；Juniper也生产了可以支持2层VLAN和5层MPLS协议解析的高速路由器，但是在遇到复杂的多层协议嵌套时，两者都无法通过可编程或可重构技术实现报文协议的灵活解析。而且随着新技术和新应用的不断涌现，用户对网络的应用需求也更加多样化，无论公有或是私有网络的构建，都需要路由器的报文解析能力能够随着网络需求的变化动态调整，进而满足各种网络服务对基础网络的需求。因此，面向核心路由器IP转发的高速报文解析技术已经逐渐发展成为互联网发展的新瓶颈。在报文解析中，频率越高解析能力越强，频率较低则报文解析能力越弱。在不同环境，不同时间段，网络流量大小也不同，但是设备报文解析是却仍按照特定的频率来进行解析，不能根据网络中实际传输报文的大小进行动态调整，造成大量的资源和功率浪费。
发明内容
针对现有技术中的不足，本发明提供一种基于FPGA硬件并行流水线的报文解析方法及其装置，以高速并行流水线结构为基础，提高报文解析处理的速率，以流量检测来动态改变工作频率，大大降低系统功耗开销。
按照本发明所提供的设计方案，一种基于FPGA硬件并行流水线的报文解析方法，FPGA硬件并行流水线包含多级FPGA可编程硬件流水线，每级FPGA 可编程硬件流水线包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针；基于FPGA硬件并行流水线的报文解析方法包含如下内容：
测量网络接口下实时数据流的流量参数；并将数据报文分配到并行FIFO队列中等待处理；
根据流量参数动态选取解析时钟频率；并提取前端五元组信息，包含源IP、目的IP、源端口、目的端口及协议字段；
根据选取的解析时钟频率进行多级流水线报文解析，若协议报文解析正常，则通过依次轮询各个流水线进行协议报文输出，否则，将未能识别的协议报文进行异常分析，并调整调度后进行协议报文输出。
上述的，多级流水线报文解析，包含如下内容：首先，查找存储单元中的协议识别规则，根据协议识别规则判定协议类型；然后，逻辑处理单元通过控制数据报文顺序进行报文解析，子节点指针中的子节点用来标识下一个待处理的协议解析节点在流水线中的位置。
上述的，将未能识别的协议报文进行异常分析，还包含：通过在线编程解析对流水线解析能力进行调整。
优选的，在线编程解析，包含如下内容：根据未能识别的协议报文的解析过程，生成具备协议识别能力的协议节点，将该协议节点均衡映射到流水线上，同时建立报文解析关联；将指针节点标识下一个待处理的协议解析节点。
上述的，通过网络流量速率检测器测量网络接口下实时数据流的流量大小。
上述的，将数据报文按照均匀概率分配到并行FIFO队列中等待处理，并行 FIFO队列之间相互独立完成数据报文到达速率与解析速率的匹配。
上述的，按照与到达次序一致的协议报文输出顺序进行协议报文输出。
一种基于FPGA硬件并行流水线的报文解析装置，包含：流量测评模块、并行队列处理模块、解析频率选取模块、五元组提取模块、报文解析模块、异常分析模块及报文输出模块，
流量测评模块，用于测量网络接口下实时数据流的流量参数，并将该流量参数反馈至解析频率选取模块；
并行队列处理模块，用于将数据报文按照均匀概率分配到并行FIFO队列中等待处理，并行FIFO队列之间相互独立完成数据报文到达速率与解析速率的匹配；
解析频率选取模块，用于根据流量测评模块反馈的流量参数动态选取解析时钟频率；
五元组提取模块，用于提取前端五元组信息，包含源IP、目的IP、源端口、目的端口及协议字段；
报文解析模块，包含多级FPGA可编程硬件流水线单元，多级FPGA可编程硬件流水线单元根据解析频率选取模块选取的解析时钟频率进行多级流水线报文解析，并将解析结果相应反馈至异常分析模块或报文输出模块；
异常分析模块，用于根据报文解析模块的反馈对未能识别协议报文进行异常分析，并将异常分析后的协议报文推送至报文输出模块；
报文输出模块，用于接收报文解析模块及异常分析模块反馈的报文数据，通过依次轮询报文解析模块中的各个流水线单元，按照与报文到达次序一致的顺序进行协议报文输出。
上述的报文解析装置中，多级FPGA可编程硬件流水线单元中，每级FPGA 可编程硬件流水线均包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针，协议识别规则用于判定协议类型，子节点指针中的子节点用于标识下一个待处理的协议解析节点在流水线中的位置。
上述的报文解析装置中，所述的异常分析模块还包含在线编程单元，所述的在线编程单元用于根据未能识别协议报文的解析过程，生成具备协议识别能力的协议节点，将该协议节点映射到流水线中并同时建立解析关联，指针节点标识下一个待处理的协议解析节点。
本发明的有益效果：
本发明基于FPGA并行流水线查找实现高速报文解析处理，并通过实时检测系统中流量的大小，动态改变系统工作频率，进而提供低功耗的高速报文解析功能；解决现有的传统报文解析技术中频率越高解析能力越强，频率较低报文解析能力越弱；及在不同环境，不同时间段，网络流量大小不同，但是设备报文解析是却仍按照特定的频率来进行解析，不能根据网络中实际传输报文的大小进行动态调整而造成大量的资源和功率浪费等问题，可以方便地构建底层异构物理网络拓扑的连接，实现不同协议承载的数据报文能够在互联网中快速的传输，打破传统网络固化封闭的模式，提升链路资源的利用率，降低基础网络建设成本，进而有力推进网络基础设施建设。
附图说明：
图1为本发明的方法流程示意图；
图2为本发明实施例中报文解析实现原理图；
图3为本发明实施例中流水线解析流程示意图；
图4为本发明实施例中在线编程示意图；
图5为本发明的装置示意图。
具体实施方式：
为使本发明的目的、技术方案和优点更加清楚、明白，下面结合附图和技术方案对本发明作进一步详细的说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。
实施例，参见图1和2所示，一种基于FPGA硬件并行流水线的报文解析方法，FPGA硬件并行流水线包含多级FPGA可编程硬件流水线，每级FPGA 可编程硬件流水线包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针；该报文解析方法实现过程包含如下内容：
101、测量网络接口下实时数据流的流量参数；并将数据报文分配到并行 FIFO队列中等待处理；
102、根据流量参数动态选取解析时钟频率；并提取前端五元组信息，包含源IP、目的IP、源端口、目的端口及协议字段；
103、根据选取的解析时钟频率进行多级流水线报文解析，若协议报文解析正常，则通过依次轮询各个流水线进行协议报文输出，否则，将未能识别的协议报文进行异常分析，并调整调度后进行协议报文输出。
所述方法还可以包括下述特点：
进一步地，多级流水线报文解析，参见图3所示，包含如下内容：首先，查找存储单元中的协议识别规则，根据协议识别规则判定协议类型；然后，逻辑处理单元通过控制数据报文顺序进行报文解析，子节点指针中的子节点用来标识下一个待处理的协议解析节点在流水线中的位置。
进一步地，将未能识别的协议报文进行异常分析，还包含：通过在线编程解析对流水线解析能力进行调整。
进一步地，在线编程解析，参见图4所示，包含如下内容：根据未能识别的协议报文的解析过程，生成具备协议识别能力的协议节点，将该协议节点均衡映射到流水线上，同时建立报文解析关联；将指针节点标识下一个待处理的协议解析节点。
进一步地，通过网络流量速率检测器测量网络接口下实时数据流的流量大小。
进一步地，将数据报文按照均匀概率分配到并行FIFO队列中等待处理，并行FIFO队列之间相互独立完成数据报文到达速率与解析速率的匹配。
进一步地，按照与到达次序一致的协议报文输出顺序进行协议报文输出。
本发明实施例还提供一种基于FPGA硬件并行流水线的报文解析装置，包含：流量测评模块、并行队列处理模块、解析频率选取模块、五元组提取模块、报文解析模块、异常分析模块及报文输出模块，
流量测评模块，用于测量网络接口下实时数据流的流量参数，并将该流量参数反馈至解析频率选取模块；
并行队列处理模块，用于将数据报文按照均匀概率分配到并行FIFO队列中等待处理，并行FIFO队列之间相互独立完成数据报文到达速率与解析速率的匹配；
解析频率选取模块，用于根据流量测评模块反馈的流量参数动态选取解析时钟频率；
五元组提取模块，用于提取前端五元组信息，包含源IP、目的IP、源端口、目的端口及协议字段；
报文解析模块，包含多级FPGA可编程硬件流水线单元，多级FPGA可编程硬件流水线单元根据解析频率选取模块选取的解析时钟频率进行多级流水线报文解析，并将解析结果相应反馈至异常分析模块或报文输出模块；
异常分析模块，用于根据报文解析模块的反馈对未能识别协议报文进行异常分析，并将异常分析后的协议报文推送至报文输出模块；
报文输出模块，用于接收报文解析模块及异常分析模块反馈的报文数据，通过依次轮询报文解析模块中的各个流水线单元，按照与报文到达次序一致的顺序进行协议报文输出。
所述装置还可以包含下述特点：
进一步地，多级FPGA可编程硬件流水线单元中，每级FPGA可编程硬件流水线均包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针，协议识别规则用于判定协议类型，子节点指针中的子节点用于标识下一个待处理的协议解析节点在流水线中的位置。
进一步地，所述的异常分析模块还包含在线编程单元，所述的在线编程单元用于根据未能识别协议报文的解析过程，生成具备协议识别能力的协议节点，将该协议节点映射到流水线中并同时建立解析关联，指针节点标识下一个待处理的协议解析节点。
以在线视频直播应用为例，具体的来说明报文解析的工作过程，首先使用流量测评模块测得网络接口下视频数据流的速率为500Mbps，同时将将数据流按照均匀的概率分配到并行FIFO中等待处理，并将测得的参数反馈给解析频率选取模块，即频率选择器。然后，频率选择器根据反馈来的参数判断该参数所对应报文解析的频率，该流量参数在300-600Mbps的取值范围中，对应的报文解析频率为200Mhz。若流量参数在600-900Mbps，则对应的报文解析频率为 220Mhz。同时提取出前段数据流中的五元组信息，包含源IP、目的IP、源端口、目的端口及协议字段。接着，所选取的报文解析时钟频率200Mhz进行多级流水线报文解析，具体如下：(1)若报文解析正常，则通过依次轮询的各个流水线进行协议报文输出。其中每级FPGA可编程硬件流水线均包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针，协议识别规则用于判定协议类型，子节点指针中的子节点用于标识下一个待处理的协议解析节点在流水线中的位置。(2)若报文解析不正常，将未能识别的协议报文进行异常分析，生成具备协议识别能力的协议节点，将该协议节点均衡映射到流水线上，同时建立报文解析关联，将指针节点标识下一个待处理的协议解析节点，并调整调度后进行协议报文输出。最后，接收多级流水线报文解析后的报文数据，通过依次轮询报文解析模块中的各个流水线单元，按照与报文到达次序一致的顺序进行协议报文输出。
本发明基于FPGA并行流水线查找来实现高速报文解析处理，并通过实时检测系统中流量的大小，动态改变系统工作频率，进而提供低功耗的高速报文解析功能。流量测评模块用来检测进入系统中流量的大小；解析频率选取模块根据流量测评模块中实时流量的大小来动态调整解析工作的频率；并行队列处理模块把报文概率均匀的分配到并行FIFO中等待处理，并行FIFO之间相互独立，共同完成报文到达速率和报文解析处理速率的匹配；五元组提取模块在前端处理等待队列模块中提取五元组(源IP，目的IP，源端口，目的端口，协议字段)；报文解析模块通过多级并行流水线进行报文解析；异常分析模块处理报文解析模块中未能识别的协议报文，并将进一步分析后的报文推送回报文输出模块，在报文输出模块中进行报文输出的调度调整后输出，同时将未识别报文的解析结果反馈到在线编程单元中，通过在线可编程解析控制对流水线解析能力进行实时调整；报文输出模块是报文解析模块与异常分析模块的后级处理单元，通过依次轮询并行流水线的各个窗口并输出报文，尽力保证解析后报文输出顺序和进入时一致。与传统的报文解析技术进行对比分析，发现传统的报文解析技术无法实时动态的调整系统工作频率，导致功耗的浪费；本发明以高速并行流水线结构设计为研究基础，进一步提高报文解析处理的速率，以流量检测来动态改变工作频率，大大降低系统功耗开销。
本领域普通技术人员可以理解上述方法中的全部或部分步骤可通过程序来指令相关硬件完成，所述程序可以存储于计算机可读存储介质中，如：只读存储器、磁盘或光盘等。可选地，上述实施例的全部或部分步骤也可以使用一个或多个集成电路来实现，相应地，上述实施例中的各模块/单元可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。本发明不限制于任何特定形式的硬件和软件的结合。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (3)

1.一种基于FPGA硬件并行流水线的报文解析装置，其特征在于，包含：流量测评模块、并行队列处理模块、解析频率选取模块、五元组提取模块、报文解析模块、异常分析模块及报文输出模块，
流量测评模块，用于测量网络接口下实时数据流的流量参数，并将该流量参数反馈至解析频率选取模块；
并行队列处理模块，用于将数据报文按照均匀概率分配到并行FIFO队列中等待处理，并行FIFO队列之间相互独立完成数据报文到达速率与解析速率的匹配；
解析频率选取模块，用于根据流量测评模块反馈的流量参数动态选取解析时钟频率；
五元组提取模块，用于提取前端五元组信息，包含源IP、目的IP、源端口、目的端口及协议字段；
报文解析模块，包含多级FPGA可编程硬件流水线单元，多级FPGA可编程硬件流水线单元根据解析频率选取模块选取的解析时钟频率进行多级流水线报文解析，并将解析结果相应反馈至异常分析模块或报文输出模块；
异常分析模块，用于根据报文解析模块的反馈对未能识别协议报文进行异常分析，并将异常分析后的协议报文推送至报文输出模块；
报文输出模块，用于接收报文解析模块及异常分析模块反馈的报文数据，通过依次轮询报文解析模块中的各个流水线单元，按照与报文到达次序一致的顺序进行协议报文输出。
2.根据权利要求1所述的基于FPGA硬件并行流水线的报文解析装置，其特征在于，多级FPGA可编程硬件流水线单元中，每级FPGA可编程硬件流水线均包含存储单元和逻辑处理单元，存储单元用于存放具备协议解析能力的标准化的协议解析树节点，逻辑处理单元用于控制数据报文顺序的查找并完成数据报文的协议解析，其中，协议解析节点中包括协议识别规则及子节点指针，协议识别规则用于判定协议类型，子节点指针中的子节点用于标识下一个待处理的协议解析节点在流水线中的位置。
3.根据权利要求1所述的基于FPGA硬件并行流水线的报文解析装置，其特征在于，所述的异常分析模块还包含在线编程单元，所述的在线编程单元用于根据未能识别协议报文的解析过程，生成具备协议识别能力的协议节点，将该协议节点映射到流水线中并同时建立解析关联，指针节点标识下一个待处理的协议解析节点。
CN201710297097.0A 2017-04-28 2017-04-28 基于fpga硬件并行流水线的报文解析装置 Active CN106961445B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710297097.0A CN106961445B (zh) 2017-04-28 2017-04-28 基于fpga硬件并行流水线的报文解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710297097.0A CN106961445B (zh) 2017-04-28 2017-04-28 基于fpga硬件并行流水线的报文解析装置

Publications (2)

Publication Number Publication Date
CN106961445A CN106961445A (zh) 2017-07-18
CN106961445B true CN106961445B (zh) 2019-10-29

Family

ID=59484637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710297097.0A Active CN106961445B (zh) 2017-04-28 2017-04-28 基于fpga硬件并行流水线的报文解析装置

Country Status (1)

Country Link
CN (1) CN106961445B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107733736A (zh) * 2017-09-23 2018-02-23 中国人民解放军信息工程大学 一种低功耗的高速网络报文检测方法及装置
CN107707548B (zh) * 2017-09-30 2020-06-23 北京东土军悦科技有限公司 Tlv报文解析方法、装置、电子设备及存储介质
US10764211B2 (en) * 2018-10-19 2020-09-01 Avago Technologies International Sales Pte. Limited Flexible switch logic
CN109327403B (zh) * 2018-12-04 2022-08-16 锐捷网络股份有限公司 一种流控方法、装置、网络设备及存储介质
CN110650064B (zh) * 2019-09-09 2022-05-03 电子科技大学 一种通用且可配置的网络流量测量系统
CN110677358A (zh) * 2019-09-25 2020-01-10 杭州迪普科技股份有限公司 一种报文处理方法及一种网络设备
CN111131159A (zh) * 2019-11-22 2020-05-08 中国人民解放军国防科技大学 一种报文解析器及其设计方法
CN110958146B (zh) * 2019-11-29 2021-03-02 中国舰船研究设计中心 一种基于fpga的以太网数据实时分析设备
CN111031044A (zh) * 2019-12-13 2020-04-17 浪潮(北京)电子信息产业有限公司 一种报文解析硬件装置及报文解析方法
CN111464456B (zh) * 2020-03-31 2023-08-29 杭州迪普科技股份有限公司 一种流量控制方法及装置
CN112822722B (zh) * 2020-12-30 2022-09-23 联想未来通信科技(重庆)有限公司 一种数据报文的传输方法和装置
CN112732241B (zh) * 2021-01-08 2022-04-01 烽火通信科技股份有限公司 一种多级并行高速处理下的可编程解析器及其解析方法
CN114157731B (zh) * 2021-10-29 2024-04-12 合肥华控天芯科技有限公司 一种基于FPH-trie树和动态优先级调度的FC-AE协议解析仪
CN114567688B (zh) * 2022-03-11 2023-01-24 之江实验室 一种基于fpga的协同网络协议解析方法和装置
CN115277880B (zh) * 2022-06-17 2024-04-19 奇安信科技集团股份有限公司 网络报文解析方法及装置
CN114816434B (zh) * 2022-06-28 2022-10-04 之江实验室 一种面向可编程交换的硬件解析器及解析器实现方法
CN115408243A (zh) * 2022-09-07 2022-11-29 南京安元科技有限公司 一种工作流引擎执行过程链路跟踪方法及系统
CN115190056B (zh) * 2022-09-08 2022-12-23 杭州海康威视数字技术股份有限公司 一种可编排的流量协议识别与解析方法、装置及设备
CN115599638B (zh) * 2022-12-01 2023-03-10 浙江锐文科技有限公司 一种在智能网卡/dpu内对多服务大流量功耗优化方法及装置
CN116962220A (zh) * 2023-09-05 2023-10-27 之江实验室 一种全维可定义智信网络装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072176A (zh) * 2007-04-02 2007-11-14 华为技术有限公司 一种报文处理的方法和系统
CN101751111A (zh) * 2008-12-17 2010-06-23 华为技术有限公司 调整芯片功耗的方法和装置
CN102075423A (zh) * 2011-01-10 2011-05-25 中国人民解放军国防科学技术大学 基于硬件多级表的输出流量控制方法
CN102075404A (zh) * 2009-11-19 2011-05-25 华为技术有限公司 一种报文检测方法及装置
CN104753931A (zh) * 2015-03-18 2015-07-01 中国人民解放军信息工程大学 一种基于正则表达式的深度报文检测方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072176A (zh) * 2007-04-02 2007-11-14 华为技术有限公司 一种报文处理的方法和系统
CN101751111A (zh) * 2008-12-17 2010-06-23 华为技术有限公司 调整芯片功耗的方法和装置
CN102075404A (zh) * 2009-11-19 2011-05-25 华为技术有限公司 一种报文检测方法及装置
CN102075423A (zh) * 2011-01-10 2011-05-25 中国人民解放军国防科学技术大学 基于硬件多级表的输出流量控制方法
CN104753931A (zh) * 2015-03-18 2015-07-01 中国人民解放军信息工程大学 一种基于正则表达式的深度报文检测方法

Also Published As

Publication number Publication date
CN106961445A (zh) 2017-07-18

Similar Documents

Publication Publication Date Title
CN106961445B (zh) 基于fpga硬件并行流水线的报文解析装置
CN108965171A (zh) 工业无线wia-pa网络与时间敏感网络转换方法及装置
CN108270699B (zh) 报文处理方法、分流交换机及聚合网络
WO2018036100A1 (zh) 一种数据报文转发的方法及装置
CN106341330A (zh) 一种sdn控制器的拓扑发现方法及系统
CN101873229B (zh) 基于snmp的网络拓扑发现方法及装置
US20190319876A1 (en) Flexible software-defined networking (sdn) protocol for service provider networks
CN104717150B (zh) 交换装置及丢包方法
EP2173069A1 (en) Path selection method and network system, path computation element
CN103780425B (zh) 用于配置软件定义网络的方法和控制器设备
CN107453884A (zh) 一种网络设备的服务质量检测方法和装置
CN102946349B (zh) 一种基于OSPF协议的以太网E-Line业务链路发现方法及装置
CN104883303B (zh) 一种sdn架构中多流表网络路由追踪的方法
CN107347033A (zh) 一种sdn架构中实现快速保护倒换的方法及装置
CN103685058B (zh) 控制流数据的服务质量的方法和OpenFlow控制器
CN110120894A (zh) 一种吞吐量测试的处理方法和装置
KR20160122226A (ko) 통신 시스템, 제어 장치, 통신 제어 방법 및 프로그램
CN104641607B (zh) 一种用于做出超低延迟处理决策的方法及装置
CN103685041B (zh) 一种基于比特粒度可编程的路由器及路由方法
CN109219155A (zh) 移动环境设备中的连接状态优化
CN105794156A (zh) 通信系统、通信方法、网络信息组合装置以及网络信息组合程序
CN101808005B (zh) 网络质量评估方法、装置及系统
CN105515850B (zh) 利用OpenFlow控制器和配置点实现对ForCES转发件的控制管理方法
CN101621456B (zh) 网络内部节点间信令处理的方法及系统
CN106911571B (zh) 一种基于网络处理器的远端pw bfd描述符学习方法及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant