CN106959413A - 数字组合逻辑电路输出发生线与短接故障的检测方法 - Google Patents

数字组合逻辑电路输出发生线与短接故障的检测方法 Download PDF

Info

Publication number
CN106959413A
CN106959413A CN201710033946.1A CN201710033946A CN106959413A CN 106959413 A CN106959413 A CN 106959413A CN 201710033946 A CN201710033946 A CN 201710033946A CN 106959413 A CN106959413 A CN 106959413A
Authority
CN
China
Prior art keywords
product
output
short circuit
circuit
product term
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710033946.1A
Other languages
English (en)
Other versions
CN106959413B (zh
Inventor
罗文强
王伦耀
夏银水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo University
Original Assignee
Ningbo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo University filed Critical Ningbo University
Priority to CN201710033946.1A priority Critical patent/CN106959413B/zh
Publication of CN106959413A publication Critical patent/CN106959413A/zh
Application granted granted Critical
Publication of CN106959413B publication Critical patent/CN106959413B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其先获取两个数字组合逻辑电路各自的乘积项构成的集合；然后对全集与第一个集合进行乘积项集合之间的不相交锐积运算，对得到的结果与第二个集合进行乘积项集合之间的不相交锐积运算，对第二次得到的结果与第一次得到的结果进行乘积项集合之间的不相交锐积运算，第三次得到的结果中的乘积项作为测试输入组合；再将测试输入组合加到两个数字组合逻辑电路的输入端，判定两个数字组合逻辑电路是否发生线“与”短接故障；优点是适用于计算机快速计算实现，适合两个大的数字组合逻辑电路输出发生线“与”短接故障的检测。

Description

数字组合逻辑电路输出发生线与短接故障的检测方法
技术领域
本发明涉及一种数字组合逻辑电路短接故障的检测方法，尤其是涉及一种数字组合逻辑电路输出发生线“与”短接故障的检测方法。
背景技术
随着集成电路集成度的不断增加，集成电路内部的连接变得越来越复杂，使得集成电路生产过程中的连接错误变得不可避免，从而导致集成电路逻辑功能错误。因而电路故障测试已成为集成电路设计与生成过程中一个非常重要的内容。由于现有的集成电路的结构非常复杂，因此人工手动完成一个电路故障测试已经变得越来越不可能，而更多的是借助计算机来完成电路故障测试工作，并已经成为电子设计自动化(EDA，ElectronicsDesign Automation)中的一个重要内容。在电路故障测试中，可以借助计算机生成相应的测试输入，这些测试输入作用在待测集成电路的输入端，然后通过比对实际输出与预想中的设计结果的差别来判断集成电路是否存在逻辑功能错误。
以两个数字组合逻辑电路输出发生短接，且短接结果为线“与”的短接故障检测为例。图1给出了两个数字组合逻辑电路输出发生线“与”短接的示意图，图1中的两个方块表示两个数字组合逻辑电路，这两个数字组合逻辑电路的逻辑功能分别用f(X)和g(X)表示，f(X)的输出用f表示，g(X)的输出用g表示，这两个数字组合逻辑电路的n(n≥1)个输入变量集合用X表示，图1中的虚框表示因封装等原因使得虚框内电路不可见。从图1中可以看出，显然，当f和g没有发生短接时，f和f'的输出应该是一致的，但是考虑到电路在制造过程中，因为某种原因可能会使f被g短接，短接点为a，并且f与g短接后形成线“与”关系，即f变成了f'＝f·g。为了判别是否存在这类的短接，导致电路逻辑功能错误，需要选择一些适当的测试输入组合T，当输入的n个输入变量集合为XT时，XT属于T，那么满足f(XT)的原来的输出f为1而g(XT)的输出g为0，这样只要存在电路f(X)和g(X)的输出为线“与”型短接时，就可以通过观察f'的值与预想中的f值是否一致，进而判断电路是否存在故障。
假设f(X)的电路如图2a所示，f(X)对应的逻辑表达式为g(X)的电路如图2b所示，g(X)对应的逻辑表达式为其中，x1,x2,x3,x4为四个输入变量，为x3的反，为x1的反。现假设图2a所示的电路的输出f与图2b所示的电路的输出g发生了短接，如图2c所示，且短接点a具有线“与”特点。为了检测这类故障，在理论上可以借助来得到测试输入组合T，其中，表示g(X)的反，表示f(X)对g(X)的e导数。考虑到可将转化为
对于小电路，符合的测试输入组合T比较容易得到。如为了检测图2a所示的电路的输出f与图2b所示的电路的输出g是否发生线“与”短接，可以用卡诺图来求得满足的测试输入组合T。先得到如图3a所示的g(X)的卡诺图，然后对g(X)取反得到如图3b所示的的卡诺图，再得到如图3c所示的f(X)的卡诺图。取图3b所示的的卡诺图和图3c所示的f(X)的卡诺图中取值都为“1”的公共部分，即对图3b所示的的卡诺图和图3c所示的f(X)的卡诺图进行逻辑“与”，结果如图3d所示。由图3d可得，其中，为x4的反，“-”表示该变量在乘积项中没有出现。显然当输入为{11-0,1-01}时，f为1，g为0，而实际得到的输出f'＝f.g＝1·0＝0，与预测的f为1不符，进而可以判别出电路发生故障。
虽然在理论上给出了检测两个数字组合逻辑电路输出发生线“与”的测试输入组合T的产生方法，但是在实际应用时，如何产生符合的测试输入组合T，则面临着很多困难，尤其是f(X)和g(X)对应的电路的输入变量比较多的情况下，可能根本无法在有限的时间内得到测试输入组合T，即对于大电路，利用求解测试输入组合T实际不可行。其原因在于，的实质是在求解一个逻辑函数的补集和两个逻辑函数的交集，如采用图3a至图3d的图形方法来处理，对于输入变量数小于5的逻辑函数很有效，但对于输入变量数大于5的逻辑函数则不适合；又如采用常用的方法，就是将f(X)和g(X)展开为最小项的形式，这种方法对于输入变量数小于20个的电路来说，会比较方便，但是对于输入变量数大于30个以上的电路，可能无法处理或者处理的效率很低下，这是因为：当f(X)和g(X)的输入变量有n个时，它们包含的最小项的个数与2n成正相关，而当n>30或更大时，最小项的个数以亿计了，庞大的最小项的数量，使得计算机无法有效进行运算，即无法产生测试输入组合T，进而无法判断相应的短接故障。
发明内容
本发明所要解决的技术问题是提供一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其通过利用数字组合逻辑电路对应的逻辑函数之间的不相交锐积操作，实现逻辑函数的逻辑“反”操作和逻辑函数之间的逻辑“与”操作，获得用于故障检测的测试输入组合，进而能够有效判断相应的短接故障，且适合两个大的数字组合逻辑电路输出发生线“与”短接故障的检测。
本发明解决上述技术问题所采用的技术方案为：一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其特征在于包括以下步骤：
①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1；
②将f(X)的p个乘积项构成的集合记为Cf(X)，将g(X)的q个乘积项构成的集合记为Cg(X)；
③令U表示全集；然后对U与Cg(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合中，其中，的初始值为空集，符号为两个布尔逻辑函数乘积项集合之间的不相交锐积运算符号；
④对与Cf(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合Cf(X)_d中，其中，Cf(X)_d的初始值为空集；
⑤对与Cf(X)_d进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合CT中，CT中的乘积项为用于两个数字组合逻辑电路输出发生线“与”短接故障检测的测试输入组合；其中，CT的初始值为空集；
⑥将步骤⑤得到的测试输入组合加到f(X)和g(X)的输入端，若f(X)的输出值与预期值不一致，则判定f(X)和g(X)输出发生线“与”短接故障。
与现有技术相比，本发明的优点在于：本发明方法利用数字组合逻辑电路对应的逻辑函数之间的不相交锐积操作，实现逻辑函数的逻辑“反”操作和逻辑函数之间的逻辑“与”操作，本发明方法在生成测试输入组合时，不涉及待处理电路的卡诺图展开或最小项展开，因此本发明方法的处理速度与待处理电路的输入变量的数量没有直接关系，更适合两个大的数字组合逻辑电路输出发生线“与”短接故障的检测；另外，电路故障检测是现代电子设计自动化(EDA)技术中一个重要内容，本发明方法适合在计算机上编程实现，使得本发明方法很容易与其他电子设计自动化技术实现整合。
附图说明
图1为两个数字组合逻辑电路输出发生线“与”短接的示意图；
图2a为两个数字组合逻辑电路中的其中一个数字组合逻辑电路f(X)的示例示意图；
图2b为两个数字组合逻辑电路中的另一个数字组合逻辑电路g(X)的示例示意图；
图2c为图2a所示的电路的输出f与图2b所示的电路的输出g发生线“与”短接的示意图；
图3a为图2b所示的电路的卡诺图；
图3b为图2b所示的电路的互补卡诺图；
图3c为图2a所示的电路的卡诺图；
图3d为图3b所示的卡诺图和图3c所示的卡诺图进行逻辑“与”的结果示意图；
图4为本发明方法的总体实现框图。
具体实施方式
以下结合附图实施例对本发明作进一步详细描述。
本发明提出的一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其总体实现框图如图4所示，其包括以下步骤：
①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1。
②将f(X)的p个乘积项构成的集合记为Cf(X)，将Cf(X)中的第i个乘积项记为将g(X)的q个乘积项构成的集合记为Cg(X)，将Cg(X)中的第j个乘积项记为其中，1≤i≤p，1≤j≤q。
③令U表示全集；然后对U与Cg(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合中，其中，的初始值为空集，符号为两个布尔逻辑函数乘积项集合之间的不相交锐积运算符号，该运算符号的作用是去掉两个布尔逻辑函数乘积项集合对应的逻辑覆盖中的公共部分，如就是等于在Cf(X)中去除与Cg(X)相交的部分，即也即符号“∪”为集合间“并”运算符号，符号“Θ”为公知的乘积项之间的不相交锐积运算符号，表示Cg(X)中的第1个乘积项，表示Cg(X)中的第2个乘积项，表示Cg(X)中的第3个乘积项，表示Cg(X)中的第q个乘积项。
④对与Cf(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合Cf(X)_d中，其中，Cf(X)_d的初始值为空集。
⑤对与Cf(X)_d进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合CT中，CT中的乘积项为用于两个数字组合逻辑电路输出发生线“与”短接故障检测的测试输入组合；其中，CT的初始值为空集。
⑥将步骤⑤得到的测试输入组合加到f(X)和g(X)的输入端，若f(X)的输出值与预期值不一致，则判定f(X)和g(X)输出发生线“与”短接故障。
以下为对本发明方法进行试验，以验证本发明方法的可行性与有效性。
假设X＝{x1,x2,x3,x4}，x1,x2,x3,x4为X中的四个输入变量，并假设p＝q＝2。假设用数字“1”表示原变量，用数字“0”表示反变量，用“-”表示该变量在乘积项中没有出现，则有：Cf(X)＝{11--,--01}，Cg(X)＝{0---,--11}，全集U＝{----}。通过计算得到 与图3b所示的卡诺图一致， CT与图3d所示的卡诺图一致。当和的输出发生图2c所示的线“与”短接故障时，可以将CT中的测试输入组合加到图2c所示的电路的输入端进行线“与”短接判断。如假设将{110-}加到图2c所示的电路的输入端，则有：的值为“1”，的值为“0”，如果没有发生输出线“与”短接，那么f'的预期值应该与的值一致，即为“1”，但f'的实际输出为f'＝f.g＝1·0＝0，显然与预期值不一样，因此可以判别出电路发生故障。
表1给出了利用本发明方法用于两个数字组合逻辑电路输出发生线“与”短接故障的测试输入组合的生成。表1中的电路f(X)取自MCNC标准测试电路；电路g(X)为截取电路f(X)的展开表达式的前20项，然后随意修改部分乘积项得到；t/ms表示利用本发明方法生成CT的时间，单位为毫秒，“<1”表示生成CT的时间小于1毫秒。从表1中可以看出，本发明方法可以完成输入变量数为66的电路处理，而且处理速度均比较快。
表1本发明用于实验测试的结果

Claims (1)

1.一种数字组合逻辑电路输出发生线“与”短接故障的检测方法，其特征在于包括以下步骤：
①将待检测的两个数字组合逻辑电路分别记为f(X)和g(X)；并设定f(X)展开有p个乘积项，f(X)表示为其p个乘积项的逻辑“或”形式，g(X)展开有q个乘积项，g(X)表示为其q个乘积项的逻辑“或”形式；其中，X表示f(X)和g(X)的输入变量集合，X中至少包含有1个输入变量，p≥1，q≥1；
②将f(X)的p个乘积项构成的集合记为Cf(X)，将g(X)的q个乘积项构成的集合记为Cg(X)；
③令U表示全集；然后对U与Cg(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合中，其中，的初始值为空集，符号为两个布尔逻辑函数乘积项集合之间的不相交锐积运算符号；
④对与Cf(X)进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合Cf(X)_d中，其中，Cf(X)_d的初始值为空集；
⑤对与Cf(X)_d进行两个布尔逻辑函数乘积项集合之间的不相交锐积运算，再将运算结果保存于集合CT中，CT中的乘积项为用于两个数字组合逻辑电路输出发生线“与”短接故障检测的测试输入组合；其中，CT的初始值为空集；
⑥将步骤⑤得到的测试输入组合加到f(X)和g(X)的输入端，若f(X)的输出值与预期值不一致，则判定f(X)和g(X)输出发生线“与”短接故障。
CN201710033946.1A 2017-01-18 2017-01-18 数字组合逻辑电路输出发生线“与”短接故障的检测方法 Active CN106959413B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710033946.1A CN106959413B (zh) 2017-01-18 2017-01-18 数字组合逻辑电路输出发生线“与”短接故障的检测方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710033946.1A CN106959413B (zh) 2017-01-18 2017-01-18 数字组合逻辑电路输出发生线“与”短接故障的检测方法

Publications (2)

Publication Number Publication Date
CN106959413A true CN106959413A (zh) 2017-07-18
CN106959413B CN106959413B (zh) 2019-04-16

Family

ID=59481637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710033946.1A Active CN106959413B (zh) 2017-01-18 2017-01-18 数字组合逻辑电路输出发生线“与”短接故障的检测方法

Country Status (1)

Country Link
CN (1) CN106959413B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871308B1 (en) * 1999-04-21 2005-03-22 Matsushita Electric Industrial Co., Ltd. Semiconductor inspection method
CN1664600A (zh) * 2005-03-30 2005-09-07 中国人民解放军国防科学技术大学 基于二分法的电路连线导通测试方法
CN102185606A (zh) * 2011-03-04 2011-09-14 宁波大学 一种减少数字逻辑电路面积的方法
CN103236837A (zh) * 2013-04-08 2013-08-07 宁波大学 一种数字逻辑电路的子电路提取方法
CN103258079A (zh) * 2013-04-08 2013-08-21 宁波大学 一种数字组合逻辑电路功能等效检测方法
CN104535917A (zh) * 2014-12-23 2015-04-22 宁波大学 一种数字电路故障的快速检测方法
CN104539298A (zh) * 2014-12-23 2015-04-22 宁波大学 一种Reed-Muller逻辑电路极性快速转换方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6871308B1 (en) * 1999-04-21 2005-03-22 Matsushita Electric Industrial Co., Ltd. Semiconductor inspection method
CN1664600A (zh) * 2005-03-30 2005-09-07 中国人民解放军国防科学技术大学 基于二分法的电路连线导通测试方法
CN102185606A (zh) * 2011-03-04 2011-09-14 宁波大学 一种减少数字逻辑电路面积的方法
CN103236837A (zh) * 2013-04-08 2013-08-07 宁波大学 一种数字逻辑电路的子电路提取方法
CN103258079A (zh) * 2013-04-08 2013-08-21 宁波大学 一种数字组合逻辑电路功能等效检测方法
CN104535917A (zh) * 2014-12-23 2015-04-22 宁波大学 一种数字电路故障的快速检测方法
CN104539298A (zh) * 2014-12-23 2015-04-22 宁波大学 一种Reed-Muller逻辑电路极性快速转换方法

Also Published As

Publication number Publication date
CN106959413B (zh) 2019-04-16

Similar Documents

Publication Publication Date Title
US5491639A (en) Procedure for verifying data-processing systems
GB1478438A (en) Testing logic networks
US7222317B1 (en) Circuit comparison by information loss matching
CN112257366A (zh) 一种用于等价性验证的cnf生成方法及系统
Karpovsky Detection and location of input and feedback bridging faults among input and output lines
Li et al. Efficient identification of non-robustly untestable path delay faults
US7149675B2 (en) System and method for automatically mapping state elements for equivalence verification
Geetha et al. Network structure for testability improvement in exclusive-OR sum of products Reed–Muller canonical circuits
CN106959413B (zh) 数字组合逻辑电路输出发生线“与”短接故障的检测方法
KR20030061686A (ko) 하나 이상의 중복 테스트 제거 및 하나 이상의 비효율적테스트 재배열 방법
CN106960072B (zh) 数字组合逻辑电路输出发生线“或”短接故障的检测方法
Yevtushenko et al. Decreasing the length of adaptive distinguishing experiments for nondeterministic merging-free finite state machines
Хаханова Developing method of vector synthesis deductive logic for computer systems fault analysis
CN111797588A (zh) 一种形式验证比较点匹配方法、系统、处理器及存储器
Wu et al. An efficient diagnosis pattern generation procedure to distinguish stuck-at faults and bridging faults
Pomeranz et al. On achieving complete testability of synchronous sequential circuits with synchronizing sequences
Basu et al. Observability-aware directed test generation for soft errors and crosstalk faults
Kohavi Fault diagnosis of logical circuits
Amyeen et al. Implication and evaluation techniques for proving fault equivalence
Tung et al. Verification pattern generation for core-based design using port order fault model
Pomeranz et al. Equivalence and dominance relations between fault pairs and their use in fault pair collapsing for fault diagnosis
Mokhtarnia et al. Automatic test pattern generation through boolean satisfiability for testing bridging faults
CN103399982A (zh) 一种数字硬件电路逻辑错误诊断机制
JP2672893B2 (ja) 故障シミュレーション処理装置
JP2003030270A (ja) 同期式順序回路のプロパティ検証方法および装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant